JP2007258438A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007258438A
JP2007258438A JP2006080804A JP2006080804A JP2007258438A JP 2007258438 A JP2007258438 A JP 2007258438A JP 2006080804 A JP2006080804 A JP 2006080804A JP 2006080804 A JP2006080804 A JP 2006080804A JP 2007258438 A JP2007258438 A JP 2007258438A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
insulating film
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006080804A
Other languages
English (en)
Inventor
Yoshitaka Aiba
喜孝 愛場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006080804A priority Critical patent/JP2007258438A/ja
Publication of JP2007258438A publication Critical patent/JP2007258438A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半田バンプ中の錫(Sn)と配線層を構成する銅(Cu)の相互の拡散を抑止して、配線基板への実装の信頼性及びパッケージ全体の信頼性の向上を図ることができる半導体装置及び当該半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板11と、前記半導体基板11上に配設された配線層15と、前記配線層15を選択的に被覆する絶縁層14と、前記絶縁層14に設けられた開口部に於いて前記配線層15上に配設された金属層16と、前記絶縁層14に設けられた開口部に於いて前記金属層16上に配設された外部接続用電極17とを具備し、前記金属層16は、前記絶縁層14に設けられた開口部に於いて、前記絶縁層14と前記配線層15との間に延在して配設されてなる。
【選択図】図2

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、外部接続用突起電極として半田バンプを備えた半導体装置及びその製造方法に関する。
電子機器に於ける回路基板などへの半導体装置の高密度実装を可能とするため、当該半導体装置の一つの形態として、半導体基板に複数個形成された半導体素子を個々のチップ(個辺)に分割する前の段階に於いて、当該半導体素子上に外部接続用の突起電極(バンプ)を形成し、しかる後当該突起電極の周囲に於ける半導体素子表面に対し樹脂封止を施したパッケージ形態である、所謂ウエハレベルCSP(Chip Size Package)構造が適用されている。
図1に、当該ウエハレベルCSP型の半導体装置の断面構造を示す。
図1を参照するに、当該半導体素子にあっては、シリコン(Si)からなる半導体基板1の上面(回路素子形成面)に、アルミニウム(Al)等からなる電極パッド2が配設されている。
尚、此処では、当該半導体基板1の上面(回路素子形成面)に形成されている、能動素子、受動素子並びに多層配線構造については図示することを省略している。
前記電極パッド2上を除いて、半導体基板1上は、窒化シリコン(SiN)等の無機絶縁膜からなるパッシベーション膜3、及びポリイミド(Polyimide resin)等からなる第1の有機絶縁膜4により被覆されている。
そして、電極パッド2上から第1の有機絶縁膜4上に、銅(Cu)からなる配線層5が配設されている。
当該配線層5には、外部接続用の突起電極6が配置され、当該突起電極6の周囲には配線層5及び第1の有機絶縁膜4を覆って、ポリイミド(Polyimide resin)等からなる第2の有機絶縁膜7が配設されている。
かかる外部接続用の突起電極6は、球状の半田バンプ(半田ボール)からなり、めっき法或いは印刷法等により形成される。
しかしながら、上述の構造にあっては、銅(Cu)からなる配線層5上に、突起電極6を構成する半田バンプが直接形成されているため、当該半田バンプ中の錫(Sn)と配線層5を構成する銅(Cu)との相互の拡散により、銅と錫の化合物層(SnCu合金層)が形成される。かかる化合物層は、半田の濡れ性を確保するために必要であるが、硬く脆い化合物からなる。この為、当該化合物層が厚く成長することにより、半田バンプに於ける接合強度の低下を招き、断線を生ずる恐れがある。
また、かかる半導体装置を、配線基板(図示せず)等に搭載する際に、半田バンプの近傍の第2の有機絶縁膜7に応力が集中し、当該箇所にクラックが発生して半導体装置の配線基板への実装後の接続の信頼性が損なわれる恐れがある。
更に、銅(Cu)原子は錫(Sn)原子よりも拡散速度が速いため、かかる拡散速度の差異に基づいて、銅(Cu)と錫(Sn)の化合物層の直下に位置する銅(Cu)配線層5の表面に、カーケンダルボイドが形成される。
かかるボイドが成長するとクラックに発展し、半田接合が破壊される恐れがある。
本発明は、上記の点に鑑みてなされたものであって、半田バンプ中の錫(Sn)と配線層を構成する銅(Cu)の相互の拡散を抑止して、半導体装置の配線基板への実装の信頼性の向上を図ることができる半導体装置及び当該半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体基板と、前記半導体基板上に配設された配線層と、前記配線層を選択的に被覆する絶縁層と、前記絶縁層に設けられた開口部に於いて前記配線層上に配設された金属層と、前記絶縁層に設けられた開口部に於いて前記金属層上に配設された外部接続用電極とを具備し、前記金属層は、前記絶縁層に設けられた開口部に於いて、前記絶縁層と前記配線層との間に延在して配設されてなることを特徴とする半導体装置が提供される。
本発明の別の観点によれば、半導体基板上に配線層を形成する工程と、前記配線層上に絶縁層を形成する工程と、前記配線層上の絶縁層に開口を形成する工程と、前記開口に対応する配線層の表面に、当該開口内から当該配線層と絶縁層との界面に沿って金属層を形成する工程と、前記金属層上に外部接続用電極を形成する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半田バンプ中の錫(Sn)と配線層を構成する銅(Cu)の相互の拡散を抑止して、半導体装置の配線基板への実装の信頼性の向上を図ることができる半導体装置及び当該半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。
先ず本発明に係る半導体装置の実施の形態について説明し、次いで当該半導体装置の製造方法の実施の形態について説明する。
[半導体装置]
1.半導体装置の第1の実施の形態
本発明に係る半導体装置の第1の実施の形態について、図2乃至図4を参照して説明する。
図2は、本発明の第1の実施の形態に係る半導体装置に於ける半導体素子の断面構造を示す。
図2を参照するに、当該半導体素子にあっては、シリコン(Si)からなる半導体基板11の上面(回路素子形成面)に、アルミニウム(Al)等からなる電極パッド12が配設されている。
尚、此処では、当該半導体基板11の上面(回路素子形成面)に形成されている、能動素子、受動素子並びに多層配線構造については図示することを省略している。
前記電極パッド12上を除いて、半導体基板11上は、窒化シリコン(SiN)等の無機絶縁膜からなるパッシベーション膜13、及びポリイミド(Polyimide resin)等からなる第1の有機絶縁膜14により被覆されている。
ここで、パッシベーション膜13の厚さは、数μmとすることができ、また第1の有機絶縁膜14の厚さは、約5乃至10μmとすることができる。
そして、前記電極パッド12上から第1の有機絶縁膜14上に、銅(Cu)からなる配線層15が配設されている。当該配線層15の厚さは、約5乃至10μmに設定することができる。
本実施例あっては、当該配線層15には、金属層16を介して外部接続用の突起電極17が配置され、当該突起電極17の周囲には配線層15及び第1の有機絶縁膜14などを覆って、ポリイミド(Polyimide resin)等からなる第2の有機絶縁膜18が配設されている。
当該第2の有機絶縁膜18の、第1の有機絶縁膜14上での厚さは、約10乃至20μmとすることができ、また配線層15上での厚さは、約5乃至10μmとすることができる。
かかる構成に於いて、前記配線層15と外部接続用の突起電極17との間に配設される金属層16は、ニッケル(Ni)、 パラジウム(Pd)或いは銀(Ag)から選択される。
また、外部接続用の突起電極17は、球状の半田バンプ(半田ボール)からなり、めっき法或いは印刷法等により形成される。
前記第2の有機絶縁膜18には、これらの金属層16、突起電極17の配設位置に対応して開口18aが設けられており、当該開口18aは配線層15側からその表面側即ち当該配線層15から遠ざかる方向に漸次開口寸法を大とするテーパー形状を有する。
そして、当該第2の有機絶縁膜18に設けられた開口18a部に対応する、前記配線層15には、その表面部に断面が円弧状の凹部15aが設けられ、当該凹部15aにその一部が受容されて金属層16が配設されている。この時、第2の有機絶縁膜18に設けられた開口18a部の開口寸法Aに比して、円弧状の凹部15aの上端部の寸法Bは大きい。
従って、当該金属層16は、第2の有機絶縁膜18に設けられた開口18a部に於いて、当該第2の有機絶縁膜18下に、当該第2の有機絶縁膜18と配線層15とが対向する面に並行な方向に延在して配設されている。
即ち、金属層16は、当該第2の有機絶縁膜18に設けられた開口18aに於ける配線層15側の開口寸法Aよりも大なる寸法Bをもって、当該第2の有機絶縁膜18下に延在して配設されている。
また当該金属層16は、当該第2の有機絶縁膜18に設けられた開口18a内に於いてほぼ平坦な表面を有し、当該表面に於いて前記突起電極17に接続されている。尚、当該金属層16の表面は、第2の有機絶縁膜18の上面を越える高さを有していない。
ここで、前記配線層15の表面部に設けられ断面が円弧状の凹部15aは、その最大深さが2乃至3μmとされ、その上端部の寸法Bは、第2の有機絶縁膜18に設けられた開口18aの開口寸法Aよりも5乃至10μmほど大きなものとされる。また、金属層16の厚さは、3乃至5μmとされる。
更に、突起電極17を構成する半田バンプ(半田ボール)の径は、隣り合う突起電極(半田バンプ(ボール))との間の距離(ピッチ)が約0.5mmの場合、250乃至300μmと設定することができる。
また、突起電極17を構成する半田バンプ(半田ボール)の半田量を少なくする場合には、その径を配線層15の凹部20の開口径と略同一とすることにより対応することができ、一方、半田量を多くする場合には、半田バンプ(半田ボール)の径を、配線層15の凹部15aの開口径よりも大きくすることにより対応することができる。
このように、本発明の第1の実施の形態に係る半導体装置に於ける半導体素子にあっては、配線層15は、当該配線層15を被覆している第2の有機絶縁膜18の開口部18a内に於いて、金属間相互の拡散を抑止する材料からなる金属層16を介して突起電極17を構成する半田バンプ(半田ボール)に接続されている。
従って、配線層15を構成する銅(Cu)と突起電極17を構成する半田バンプ中の錫(Sn)との相互の拡散に基づく硬く脆い化合物層(SnCu合金層)の形成を防止することができ、接合強度の劣化及び断線などの発生を防止することができる。よって、当該半導体装置の実装信頼性を向上させることができる。
また、前記金属層16は、第2の有機絶縁膜18の開口部18aに於いて、当該第2の有機絶縁膜18と配線層15とが対向する面に並行な方向に延在して配設されている。
(図2において点線Sにて囲んだ箇所)従って、突起電極17に外力が加わった場合、当該金属層16の第2の有機絶縁膜18下への延在部には所謂アンカー効果が生じ、突起電極17の剥離・脱落などを防止することができる。従って、当該半導体装置の実装信頼性を向上させることができる。
また、半導体素子の表面は第2の有機絶縁膜18により保護され、当該半導体装置が配線基板などに実装された場合に、突起電極17の根元部分に集中する応力が緩和される。
ところで、図2に示す構成にあっては、金属層16を介しての突起電極17は、直下に電極パッド12が配設されていない配線層15上に形成されているが、本発明はかかる例に限定されず、例えば図3に示す構造であってもよい。
図3は、図2に示す半田バンプの構造の第1の変形例の断面を示し、当該図3に於いて、図2を参照した箇所に対応する箇所には同じ符号を付してその説明を省略する。
図3に示すように、電極パッド12−1に接続された配線層15−1に於いて、当該電極パッド12−1直上の配線層15−1部に、金属層16−1を介して突起電極17−1が配設されている。
かかる構造にあっても、前記図2に示す例に於いて奏される効果と同様の効果を得ることができる。即ち、金属層16を介しての突起電極17は、配線層15に於ける配設位置が特定されない。
また、図2に示す構成にあっては、前記金属層16は、第2の有機絶縁膜18の開口部18aに於いて、当該第2の有機絶縁膜18と配線層15とが対向する面に並行な方向に延在して配設されている。しかしながら、本発明はかかる例に限定されず、例えば図4に示す構造であってもよい。
図4は、図2に示す半田バンプの構造の第2の変形例の断面を示し、当該図4に於いて、前記図2を参照した部位に対応する部位には同じ符号を付してその説明を省略する。
図4に示すように、電極パッド12−1に接続された配線層15−1に於いて、当該電極パッド12−1直上の配線層15−1に、金属層66−1を介して突起電極17−1が形成され、一方直下に電極パッド12−2が配設されていない配線層15−2上には金属層66−2を介して突起電極17−2が形成されている。
かかる構造に於いて、金属層66−1及び66―2は、その上面が略球面状(凸曲面形状)を有し、突起電極17−1及び17−2との接触面積がより大きい。従って、突起電極17−1及び17−2と金属層66−1及び66―2との接続強度を向上させることができ、半導体素子の配線基板に対する実装の信頼性を向上させることができる。
2.半導体装置の第2の実施の形態
次に、図5乃至図7を参照して、本発明に係る半導体装置の第2の実施の形態について説明する。
図5は、本発明の第2の実施の形態に係る半導体装置の半導体素子に形成された半田バンプの断面構造を示す。
図5を参照するに、当該半導体素子にあっては、シリコン(Si)からなる半導体基板21の上面(回路素子形成面)に、アルミニウム(Al)等からなる電極パッド22が配設されている。
尚、此処では、当該半導体基板21の上面(回路素子形成面)に形成されている、能動素子、受動素子並びに多層配線構造については図示することを省略している。
前記電極パッド22上を除いて、半導体基板21上は、窒化シリコン(SiN)等の無機絶縁膜からなるパッシベーション膜23、及びポリイミド(Polyimide resin)等からなる第1の有機絶縁膜24により被覆されている。
ここで、パッシベーション膜23の厚さは、数μmとすることができ、また第1の有機絶縁膜24の厚さは、約5乃至10μmとすることができる。
そして、前記電極パッド22上から第1の有機絶縁膜24上に、銅(Cu)からなる配線層25が配設されている。当該配線層25の厚さは、約5乃至10μmに設定することができる。
本実施例あっては、当該配線層25には、金属層26を介して外部接続用の突起電極27が配置され、当該突起電極27の周囲には配線層25及び第1の有機絶縁膜24などを覆って、ポリイミド(Polyimide resin)等からなる第2の有機絶縁膜28が配設されている。
当該第2の有機絶縁膜28の、第1の有機絶縁膜24上での厚さは、約10乃至20μmとすることができ、また配線層25上での厚さは、約3乃至5μmと、図2に示す例の場合に比し薄く設定する。
かかる構成に於いて、前記配線層25と外部接続用の突起電極27との間に配設される金属層26は、ニッケル(Ni)、 パラジウム(Pd)或いは銀(Ag)から選択される。
また、外部接続用の突起電極27は、球状の半田バンプ(半田ボール)からなり、めっき法或いは印刷法等により形成される。
一方、第2の有機絶縁膜28には、これらの金属層26、突起電極27の配設位置に対応して開口28aが設けられており、当該開口28aは配線層25側からその表面側即ち当該配線層25から遠ざかる方向に漸次開口寸法を大とするテーパー形状を有する。
そして、当該第2の有機絶縁膜28に設けられた開口28a部に対応する、前記配線層25には、その表面部に断面が円弧状の凹部25aが設けられ、当該凹部25aにその一部が受容されて金属層26が配設されている。この時、第2の有機絶縁膜28に設けられた開口28a部の開口寸法Aに比して、円弧状の凹部25aの上端部の寸法Bは大きい。
従って、当該金属層26は、第2の有機絶縁膜28に設けられた開口28a部に於いて、当該第2の有機絶縁膜28下に、当該第2の有機絶縁膜28と配線層25とが対向する面に並行な方向に延在して配設されている。
即ち、金属層26は、当該第2の有機絶縁膜28に設けられた開口28aに於ける配線層25側の開口寸法Aよりも大なる寸法Bをもって、当該第2の有機絶縁膜28下に延在して配設されている。
当該金属層26の表面は、第2の有機絶縁膜28の上面を越えるように盛り上がって設けられ、ほぼ平坦である。当該表面に於いて前記突起電極27に接続されている。
ここで、前記配線層25の表面部に設けられ断面が円弧状の凹部25aは、その最大深さが2乃至3μmとされ、その上端部の寸法Bは、第2の有機絶縁膜28に設けられた開口28aの開口寸法Aよりも5乃至10μmほど大きなものとされる。また、金属層26の厚さは、7乃至10μmとされる。
更に、突起電極27を構成する半田バンプ(半田ボール)の径は、隣り合う突起電極(半田バンプ(ボール))との間の距離(ピッチ)が約0.5mmの場合、250乃至300μmと設定することができる。
また、金属層26の径及び突起電極27の径は、図2に示す例の場合と異なり、突起電極27を構成する半田の量に拘わらず、配線層25の凹部25aの開口径Bよりも大きい。よって、突起電極27と金属層26との接合面積を大きくさせることができ、突起電極27と金属層26との接合強度を向上させることができる。従って、半導体素子の配線基板に対する実装の信頼性を向上させることができる。
このように、本発明の第2の実施の形態に係る半導体装置に於ける半導体素子にあっては、配線層25は、当該配線層25を被覆している第2の有機絶縁膜28の開口部28a内に於いて、金属間相互の拡散を抑止する材料からなる金属層26を介して突起電極27を構成する半田バンプ(半田ボール)に接続されている。
従って、配線層25を構成する銅(Cu)と突起電極27を構成する半田バンプ中の錫(Sn)との相互の拡散に基づく硬く脆い化合物層(SnCu合金層)の形成を防止することができ、接合強度の劣化及び断線などの発生を防止することができる。よって、当該半導体装置の実装信頼性を向上させることができる。
また、前記金属層26は、第2の有機絶縁膜28の開口部28aに於いて、当該第2の有機絶縁膜28と配線層25とが対向する面に並行な方向に延在して配設されている。
(図2において点線Sにて囲んだ箇所)従って、突起電極27に外力が加わった場合、当該金属層26の第2の有機絶縁膜28下への延在部には所謂アンカー効果が生じ、突起電極27の剥離・脱落などを防止することができる。従って、当該半導体装置の実装信頼性を向上させることができる。
更に、金属層26の径及び突起電極27の径は、図2に示す例の場合と異なり、配線層25の凹部25aの開口径Bよりも大きい。また、金属層26の表面は、第2の有機絶縁膜28の上面を越えるように盛り上がって設けられ、当該平坦な表面に於いて前記突起電極27に接続されている。従って、突起電極27と金属層26との接合面積を大きくとることができ、突起電極27と金属層26との接合強度を更に向上させることができる。従って、当該半導体素子の配線基板に対する実装の信頼性をより向上させることができる。
また、半導体素子の表面は第2の有機絶縁膜28により保護され、当該半導体装置が配線基板などに実装された場合に、突起電極27の根元部分に集中する応力が緩和される。
ところで、図5に示す構成にあっては、金属層16を介しての突起電極17は、直下に電極パッド12が配設されていない配線層15上に形成されているが、本発明はかかる例に限定されず、例えば図6に示す構造であってもよい。
ここで、図6は、図5に示す半田バンプの構造の第1の変形例の断面を示し、当該図6に於いて、図5を参照した部位に対応する部位には同じ符号を付してその説明を省略する。
図6に示すように、電極パッド22−1に接続された配線層25−1に於いて、当該電極パッド22−1直上の配線層25−1部に、金属層26−1を介して突起電極27−1が配設されている。
かかる構造にあっても、前記図5に示す例に於いて奏される効果と同じ効果を得ることができる。即ち、金属層26を介しての突起電極27は、配線層25に於ける配設位置が特定されない。
また、図5に示す構成にあっては、前記金属層26は、当該第2の有機絶縁膜28と配線層25とが対向する面に並行な方向に延在して配設されている。しかしながら、本発明はかかる例に限定されず、例えば図7に示す構造であってもよい。
ここで、図7は、図5に示す半田バンプの構造の第2の変形例の断面を示し、当該図7に於いて、図5を参照した部位に対応する部位には同じ符号を付してその説明を省略する。
図7に示すように、電極パッド22−1に接続された配線層25−1に於いて、当該電極パッド22−1直上の配線層25−1上に、金属層76−1を介して突起電極27−1が形成され、一方直下に電極パッド22−2が配設されていない配線層25−2上に金属層76−2を介して突起電極27−2が形成されている。
かかる構造に於いて、金属層76−1及び76―2は、その上面が略球面状(凸曲面形状)を有し、突起電極27−1及び27−2との接触面積がより大きい。従って、突起電極27−1及び27−2と、金属層76−1及び76―2との接続強度を向上させることができ、半導体素子の配線基板に対する実装の信頼性を向上させることができる。
[半導体装置の製造方法]
次に、上述の半導体装置の製造方法の実施の形態について説明する。
1.図2乃至図4に示す半導体装置の製造方法
まず、図8及び図9を参照して、図2乃至図4に示す半導体装置の製造方法の実施の形態について説明する。また、図10を用いて、金属層16を形成する方法を説明する。
まず、図8(a)に示すように、シリコン(Si)からなる半導体基板11の上面(回路素子形成面)に、アルミニウム(Al)等からなる配線・電極層(電極パッド)12を配設し、当該電極層12上を含む半導体基板1上を窒化シリコン(SiN)等からなる無機絶縁膜のパッシベーション膜13により被覆する。
当該パッシベーション膜13の厚さは、数μmと設定される。
次いで、前記パッシベーション膜12の上に、ポリイミド(Polyimide resin)等からなる第1の有機絶縁膜14を形成する。
ここで、第1の有機絶縁膜14の厚さを、約5乃至10μmと設定する。
次いで、所謂フォトプロセスを適用して、パッシベーション膜12及び第1の有機絶縁膜14に、前記電極層12上に於いて開口を形成する。
次いで、前記開口内から前記第1の有機絶縁膜14上に延在して、銅(Cu)からなる配線層15を形成する。当該銅層はメッキ法などにより形成される。本例では、パッシベーション膜12及び第1の有機絶縁膜14の開口している箇所及びその近傍のみならず、隣に設けられた他の電極層12側に延出するように、配線層15を形成する。
ここで、配線層15の厚さを、約5乃至10μmと設定する。
しかる後、前記第1の有機絶縁膜14の表出部並びに配線層15上を覆って、ポリイミド(Polyimide resin)層からなる第2の有機絶縁膜18により被覆する。
当該第2の有機絶縁膜18の、第1の有機絶縁膜14上での厚さは、約10乃至20μmと設定し、また、配線層15上での厚さは、約5乃至10μmと設定する。
そして、所謂フォトプロセスを適用して、当該第2の有機絶縁膜18に於いて、突起電極17を構成する半田バンプ(半田ボール)の形成予定箇所には開口18aを形成する。
次に、図8(b)に示すように、突起電極17の形成予定箇所である第2の有機絶縁膜18の開口部18a内に露出している配線層15に対し選択エッチングを施し、深さが2乃至3μm程であり、且つ第2の有機絶縁膜18との接触面に於ける径が開口部18aの径よりも約5乃至10μm程大きい凹部15aを形成する。
当該選択エッチング法としては、例えば硫酸を主体とするエッチング液を用いたウエットエッチングが施される。エッチング液の濃度を変えることにより、エッチングレート及び処理時間を変えることができるが、エッチングレートは小さい方が、前記凹部15aの深さの管理がし易い。本例では、エッチング液の硫酸濃度は50%よりも低いことが望ましい。
なお、かかるエッチング処理として、所謂ドライエッチング法を適用することも可能であるが、凹部15aを小さく形成するには、ウエットエッチングの方が望ましい。
このように、図8(b)に示すエッチング処理により、半導体素子に設けられた配線層15に、凹部15aを形成する。
次に、図9(c)に示すように、第2の有機絶縁膜18の開口部18a内において、配線層15に形成された凹部15a内に、有機絶縁膜18と配線層15とが対向する面に並行な方向に延在して、金属層16を配設する。当該金属層16の形成手段としては、無電解めっき法を適用することができる。
即ち、当該金属層16としてニッケル(Ni)、パラジウム(Pd)或いは銀(Ag)を適用することができ、その形成法として、無電解めっき法を採用することができる。
また、金属層16の厚さは、約3乃至5μmと設定することができる。
このように、本例では、第2の有機絶縁膜18で封止されている配線層15の開口している部分にハーフエッチングを施して凹部15aを形成した後に、当該凹部15aに金属層16を形成する。
しかる後、図9(d)に示すように、前記金属層16上に、球状の半田バンプ(半田ボール)でからなる突起電極17を形成する。その形成方法としては、めっき法或いは印刷法等を適用することができる。
ここで、突起電極17を構成する半田の量を少なくする場合には、突起電極17の径は、配線層15の凹部15aの開口径と略同一にすることができる。一方、突起電極17を構成する半田の量を多くする場合には、突起電極17の径は、配線層15の凹部15aの開口径よりも大きくすることができる。
上述の工程の後、ダイシングライン(図9(d)参照)に沿って第2の有機絶縁膜18及び半導体基板11などを切断し、前記図2に示す構造を有する半導体素子を形成することでウェハーレベルパッケージを作製する。
なお、前記図9(c)に示す金属層16の形成は、図10に示すように、印刷方式で行ってもよい。
この場合、まず、図8(b)に示すエッチング処理の後に、第2の有機絶縁膜18の表面に、金属マスク又は感光系フィルム状マスク等の印刷マスク50を配設する。尚、かかる印刷マスク50に於いては、前記第2の有機絶縁膜18の開口部18aに対応する位置に開口が形成されている。
次いで、スキージ51を用いて液状の金属層材料56を、第2の有機絶縁膜18及び印刷マスク50の開口部内に導入し、第2の有機絶縁膜18の開口部18a内に於いて、配線層15に形成された凹部15aに液状の金属層16を被着形成する。
しかる後、硬化処理を施して、配線層15と金属層16を接続する。
なお、図8及び図9に示す例では、金属層16を、配線層15のうち、直下に電極層12が配設されていない箇所の上部に形成する場合を説明したが、第2の有機絶縁膜18の開口18a内における凹部15aの形成箇所を、直下に電極層12が配設されていない箇所の配線層15の上面にすることにより、金属層16を、配線層15のうち直下に電極層12が配設されている箇所の上部に形成することができ、図3に示す構造を有する半導体装置を製造することができる。
また、金属層16の上面を、略球面状(凸曲面形状)とすることにより、図4に示す構造を有する半導体装置を製造することができる。
2.図5乃至図7に示す半導体装置の製造方法
まず、図11及び図12を参照して、図5乃至図7に示す半導体装置の製造方法の実施の形態について説明する。
まず、図11(a)に示すように、シリコン(Si)からなる半導体基板21の上面(回路素子形成面)に、アルミニウム(Al)等からなる配線・電極層(電極パッド)22を配設し、当該電極層22上を含む半導体基板1上を窒化シリコン(SiN)等からなる無機絶縁膜のパッシベーション膜23により被覆する。
なお、パッシベーション膜23の厚さを数μmと設定する。
次いで、パッシベーション膜22の上に、ポリイミド(Polyimide resin)等からなる第1の有機絶縁膜24を被覆する。
ここで、第1の有機絶縁膜24の厚さは、約5乃至10μmと設定する。
次いで、所謂フォトプロセスを適用して、パッシベーション膜23及び第1の有機絶縁膜24に、前記電極層22上に於いて開口を形成する。
次いで、前記開口内から前記第1の有機絶縁膜14上に延在して、銅(Cu)からなる配線層25を形成する。当該銅層はメッキ法などにより形成される。
本例では、パッシベーション膜12及び第1の有機絶縁膜24の開口している箇所及びその近傍のみならず、隣に設けられた他の電極層22側に延出するように、配線層25を形成する。
ここで、配線層25の厚さは、約5乃至10μmと設定する。
しかる後、前記第1の有機絶縁膜24の表出部並びに配線層25上を覆って、ポリイミド(Polyimide resin)層からなる第2の有機絶縁膜28により被覆する。
当該第2の有機絶縁膜28の、第1の有機絶縁膜24上での厚さは、約10乃至20μmと設定し、また配線層25上での厚さは、約3乃至5μmと設定する。
そして、所謂フォトプロセスを適用して、当該第2の有機絶縁膜28に於いて、突起電極27を構成する半田バンプ(半田ボール)の形成予定箇所には開口28aを形成する。
次に、図11(b)に示すように、突起電極27の形成予定箇所である第2の有機絶縁膜28の開口部28a内で露出している配線層25に、深さ(図11(b)中の上下方向の長さ)が約2乃至3μmであり、底面の径が上記開口部の径よりも約5乃至10μm大きい、凹部25aをエッチングにより配線層25に形成する。
このように、図11(b)に示す単一のエッチング処理により、半導体素子に形成された全ての配線層25に、凹部25aを形成することができる。
次に、図12(b)に示すように、突起電極27の形成予定箇所である第2の有機絶縁膜28の開口部28a内に露出している配線層25に対し選択エッチングを施し、深さが2乃至3μm程であり、且つ第2の有機絶縁膜18との接触面に於ける径が開口部18aの径よりも約5乃至10μm程大きい凹部25aを形成する。
当該選択エッチング法としては、前述の如く例えば硫酸を主体とするエッチング液を用いたウエットエッチングが施される。エッチング液の濃度を変えることにより、エッチングレート及び処理時間を変えることができるが、エッチングレートは小さい方が、前記凹部25aの深さの管理がし易い。本例では、エッチング液の硫酸濃度は50%よりも低いことが望ましい。
なお、かかるエッチング処理として、所謂ドライエッチング法を適用することも可能であるが、凹部25aを小さく形成するには、ウエットエッチングの方が望ましい。
次に、図12(c)に示すように、第2の有機絶縁膜28の開口部28a内において、配線層25に形成された凹部25a内に、有機絶縁膜28と配線層25とが対向する面に並行な方向に延在し、且つ第2の有機絶縁膜28の上面から盛り上がるように、即ち、第2の有機絶縁膜28の厚さを越える高さに金属層26を配設する。当該金属層26の形成手段としては、前述の如く無電解めっき法を適用することができる。
即ち、当該金属層26としてニッケル(Ni)、パラジウム(Pd)或いは銀(Ag)を適用することができ、その形成法として、無電解めっき法を採用することができる。また、金属層26の厚さは、約7乃至10μmに設定する。
このように、本例では、第2の有機絶縁膜28で封止されている配線層25の開口している部分にハーフエッチングを施して凹部25aを形成した後に、当該凹部25aに第2の有機絶縁膜28の上面から盛り上がるように厚く金属層26を形成する。
しかる後、図12(d)に示すように、前記金属層26上に、球状の半田バンプ(半田ボール)でからなる突起電極27を形成する。その形成方法としては、めっき法或いは印刷法等を適用することができる。
ここで、金属層26の径及び突起電極27の径は、図8及び図9に示す例の場合と異なり、突起電極27を構成する半田の量に拘わらず、配線層25の凹部25aの開口径よりも大きい。
上述の工程の後、ダイシングライン(図9(d)参照)に沿って第2の有機絶縁膜28及び半導体基板21などを切断し、前記図5に示す構造を有する半導体素子を形成することでウェハーレベルパッケージを作製する。
なお、図11及び図12に示す例では、金属層26を、配線層25のうち、直下に電極層22が配設されていない箇所の上部に形成する場合を説明したが、第2の有機絶縁膜28の開口28a内における凹部25aの形成箇所を、直下に電極層22が配設されていない箇所の配線層25の上面にすることにより、金属層26を、配線層25のうち直下に電極層22が配設されている箇所の上部に形成することができ、図6に示す構造を有する半導体装置を製造することができる。
また、金属層26を、略球面状(凸曲面形状)に形成することにより、図7に示す構造を有する半導体装置を製造することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1) 半導体基板と、
前記半導体基板上に配設された配線層と、
前記配線層を選択的に被覆する絶縁層と、
前記絶縁層に設けられた開口部に於いて前記配線層上に配設された金属層と、
前記絶縁層に設けられた開口部に於いて前記金属層上に配設された外部接続用電極とを具備し、
前記金属層は、前記絶縁層に設けられた開口部に於いて、前記絶縁層と前記配線層との間に延在して配設されてなることを特徴とする半導体装置。
(付記2) 前記金属層は、前記配線層を構成する物質と前記外部接続用突起電極を構成する物質との相互の拡散を抑制するものであることを特徴とする付記1記載の半導体装置。
(付記3) 前記配線層は、開口部を有する絶縁膜により封止され、
前記金属層は、前記開口部内に形成されていることを特徴とする付記1記載の半導体装置。
(付記4) 前記金属層は、前記開口部内から前記絶縁膜の上面の上方に、盛り上がるように形成されていることを特徴とする付記1記載の半導体装置。
(付記5) 付記1乃至4いずれか一項記載の半導体装置であって、
前記金属層は、略平坦な表面を有していることを特徴する半導体装置。
(付記6) 付記1乃至4いずれか一項記載の半導体装置であって、
前記金属層は、バンプ形状に形成されていることを特徴とする半導体装置。
(付記7) 付記1乃至6いずれか一項記載の半導体装置であって、
前記金属層は無電解金属めっきからなることを特徴とする半導体装置。
(付記8) 付記7記載の半導体装置であって、
前記無電解金属めっきは、ニッケル、鉛、及び銀から構成される群から選択される金属の無電解めっきであることを特徴とする半導体装置。
(付記9) 半導体基板上に配線層を形成する工程と、
前記配線層上に絶縁層を形成する工程と、
前記配線層上の絶縁層に開口を形成する工程と、
前記開口に対応する配線層の表面に、当該開口内から当該配線層と絶縁層との界面に沿って金属層を形成する工程と、
前記金属層上に外部接続用電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
(付記10) 前記開口を、エッチングにより形成することを特徴とする付記9記載の半導体装置の製造方法。
(付記11) 付記9又は10記載の半導体装置の製造方法であって、
前記配線層は、前記絶縁膜により封止されており、
前記開口部により露出した前記配線層の上面に前記エッチングを施すことを特徴とする半導体装置の製造方法。
(付記12) 付記9乃至11記載の半導体装置の製造方法であって、
前記金属層を無電解金属めっきで形成することを特徴とする半導体装置の製造方法。
(付記13) 付記9乃至11記載の半導体装置の製造方法であって、
前記金属層を印刷形式で形成することを特徴とする半導体装置の製造方法。
従来の半導体装置に形成された半田バンプの構造の断面図である。 本発明の第1の実施の形態に係る半導体装置に形成された半田バンプの構造の断面図である。 図2に示す半田バンプの構造の第1の変形例の断面図である。 図2に示す半田バンプの構造の第2の変形例の断面図である。 本発明の第2の実施の形態に係る半導体装置に形成された半田バンプの構造の断面図である。 図5に示す半田バンプの構造の第1の変形例の断面図である。 図5に示す半田バンプの構造の第2の変形例の断面図である。 図2乃至図4に示す半導体装置の製造方法を説明するための図(その1)である。 図2乃至図4に示す半導体装置の製造方法を説明するための図(その2)である。 金属層を印刷方式で形成する例を説明するための図である。 図5乃至図7に示す半導体装置の製造方法を説明するための図(その1)である。 図5乃至図7に示す半導体装置の製造方法を説明するための図(その2)である。
符号の説明
11、21 半導体基板
14、24 第1の有機絶縁膜
15、25 配線層
15a、25a 凹部
16、26、66、76 金属層
17、27 突起電極
18、28 第2の有機絶縁膜

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に配設された配線層と、
    前記配線層を選択的に被覆する絶縁層と、
    前記絶縁層に設けられた開口部に於いて前記配線層上に配設された金属層と、
    前記絶縁層に設けられた開口部に於いて前記金属層上に配設された外部接続用電極とを具備し、
    前記金属層は、前記絶縁層に設けられた開口部に於いて、前記絶縁層と前記配線層との間に延在して配設されてなることを特徴とする半導体装置。
  2. 前記金属層は、前記配線層を構成する物質と前記外部接続用突起電極を構成する物質との相互の拡散を抑制するものであることを特徴とする請求項1記載の半導体装置。
  3. 前記配線層は、開口部を有する絶縁膜により封止され、
    前記金属層は、前記開口部内に形成されていることを特徴とする請求項1記載の半導体装置。
  4. 前記金属層は、前記開口部内から前記絶縁膜の上面の上方に、盛り上がるように形成されていることを特徴とする請求項1記載の半導体装置。
  5. 半導体基板上に配線層を形成する工程と、
    前記配線層上に絶縁層を形成する工程と、
    前記配線層上の絶縁層に開口を形成する工程と、
    前記開口に対応する配線層の表面に、当該開口内から当該配線層と絶縁層との界面に沿って金属層を形成する工程と、
    前記金属層上に外部接続用電極を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2006080804A 2006-03-23 2006-03-23 半導体装置及びその製造方法 Pending JP2007258438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080804A JP2007258438A (ja) 2006-03-23 2006-03-23 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080804A JP2007258438A (ja) 2006-03-23 2006-03-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007258438A true JP2007258438A (ja) 2007-10-04

Family

ID=38632376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080804A Pending JP2007258438A (ja) 2006-03-23 2006-03-23 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007258438A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103461A (ja) * 2009-10-29 2011-05-26 Taiwan Semiconductor Manufacturing Co Ltd 半導体ダイのコンタクト構造および方法
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9230934B2 (en) 2013-03-15 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in electroless process for adhesion enhancement
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
CN106158781A (zh) * 2010-05-28 2016-11-23 台湾积体电路制造股份有限公司 微凸块接合装置
JPWO2017098809A1 (ja) * 2015-12-11 2018-08-30 株式会社村田製作所 弾性波装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031755A (ja) * 2002-06-27 2004-01-29 Denso Corp 半導体装置
JP2004071944A (ja) * 2002-08-08 2004-03-04 Denso Corp 電子装置
JP2005033131A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
WO2005013319A2 (en) * 2003-07-31 2005-02-10 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031755A (ja) * 2002-06-27 2004-01-29 Denso Corp 半導体装置
JP2004071944A (ja) * 2002-08-08 2004-03-04 Denso Corp 電子装置
JP2005033131A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
WO2005013319A2 (en) * 2003-07-31 2005-02-10 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110443A (ja) * 2009-10-29 2013-06-06 Taiwan Semiconductor Manufacturing Co Ltd 半導体ダイのコンタクト構造および方法
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US11515272B2 (en) 2009-10-29 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US10847459B2 (en) 2009-10-29 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JP2011103461A (ja) * 2009-10-29 2011-05-26 Taiwan Semiconductor Manufacturing Co Ltd 半導体ダイのコンタクト構造および方法
US10163785B2 (en) 2009-10-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US9536811B2 (en) 2009-10-29 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
CN106158781A (zh) * 2010-05-28 2016-11-23 台湾积体电路制造股份有限公司 微凸块接合装置
US10504856B2 (en) 2012-05-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9484317B2 (en) 2012-05-30 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US10985114B2 (en) 2012-05-30 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9230934B2 (en) 2013-03-15 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in electroless process for adhesion enhancement
JPWO2017098809A1 (ja) * 2015-12-11 2018-08-30 株式会社村田製作所 弾性波装置
US11444596B2 (en) 2015-12-11 2022-09-13 Murata Manufacturing Co., Ltd. Acoustic wave device
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法

Similar Documents

Publication Publication Date Title
US7745931B2 (en) Semiconductor device and manufacturing method thereof
KR100671921B1 (ko) 반도체 장치 및 그 제조 방법
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
KR100608184B1 (ko) 반도체 장치 및 그 제조 방법
US20060202348A1 (en) Semiconductor device and manufacturing method thereof
JP2000228420A (ja) 半導体装置及びその製造方法
EP1482553A2 (en) Semiconductor device and manufacturing method thereof
JP2007258438A (ja) 半導体装置及びその製造方法
WO2015198836A1 (ja) 半導体装置およびその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
JP4458029B2 (ja) 半導体装置の製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JP3860028B2 (ja) 半導体装置
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
JP4638614B2 (ja) 半導体装置の作製方法
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP4362463B2 (ja) 配線基板とその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
JP5432543B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129