JP3860028B2

JP3860028B2 - 半導体装置

Info

Publication number: JP3860028B2
Application number: JP2001392401A
Authority: JP
Inventors: 洋一郎栗田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-12-25
Filing date: 2001-12-25
Publication date: 2006-12-20
Anticipated expiration: 2021-12-25
Also published as: JP2003197665A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に半導体チップの一主面に柱状電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置を基板に接続する方法として半導体チップの一主面に電極パッドを設け、これをはんだバンプ等により接続する方法、いわゆるフリップチップ方式が使用されている。
【０００３】
半導体装置を回路基板に実装した場合、半導体チップと回路基板との間には熱膨張係数差があるため、半導体チップの発熱や環境温度変化により両者の接続部に繰り返しせん断応力が発生し、最終的に接続部が疲労破壊するという問題がある。半導体チップと回路基板の接続部に発生するせん断応力は両者の間隔すなわちスタンドオフが大きくなると小さくなることが知られている。しかしながら、従来のはんだバンプを用いたフリップチップ接合法では、接続密度の増大に伴うバンプピッチの縮小により、はんだバンプ間のショートを発生させずに熱的ストレスに対する十分な信頼性を得るためのスタンドオフを確保することが困難になってきている。そのために半導体チップ面または回路基板面の接続用の電極として、銅（Ｃｕ）により形成した柱状電極を用いることにより、端子間のショートを防いだままスタンドオフを確保する技術が特開２０００−３１５７０６号公報や特開２０００−２２８４２０号公報等に開示されている。
【０００４】
図１１は、上記の従来の柱状電極を有する半導体装置を回路基板にフリップチップ方式で接続する方法を説明するための図である。図１１（ａ）は実装前の半導体装置および回路基板の要部の断面図、図１１（ｂ）は実装後の半導体装置と回路基板の接続状態を示す断面図である。図１１（ａ）を参照すると、半導体装置１０は半導体チップ１１の主面上に柱状電極１４を有している。柱状電極１４は突起状導体１２とその先端部に接続されている板状導体１３によって構成されている。突起状導体１２および板状導体１３は銅（Ｃｕ）材料から構成されている。回路基板２０は、表面にＣｕ材料からなるパッド２１を有し、パッド２１の表面には、はんだバンプ２２が形成されている。はんだバンプ２２は半導体装置１０の柱状電極１４上に設けられる場合もある。
【０００５】
図１１（ｂ）を参照すると、半導体装置１０と回路基板２０をフリップチップ方式で接続すると、回路基板２０のパッド２１上のはんだバンプ２２の溶融により両者が接続される。はんだバンプ２２の溶融したはんだは、柱状電極１４の側面にも這い上がり付着し、はんだ膜２２ａを形成する。
【０００６】
【発明が解決しようとする課題】
半導体装置と回路基板をフリップチップ方式で接続した場合、図１１（ｂ）のように、柱状電極１４の側面にはんだが這い上がると次のような問題がある。
（１）はんだ膜２２ａの這い上がり形成状態のばらつきにより、接続信頼性が低下する。
（２）はんだ付け時に局部的に過剰に加熱された場合、あるいは半導体装置が基板実装前に長期に渡って大気中に放置された場合には、はんだ膜２２ａによって柱状電極１４側面が過剰に浸食され、接続信頼性が低下する。特に柱状電極１４が微細ピッチ化された半導体装置では、柱状電極１４の側面へのはんだの這い上がりによる柱状電極１４の浸食によって接続信頼性に大きな影響を受けるために、この這い上がりを小さくする必要があった。
【０００７】
従って、本発明は、柱状電極を有する半導体装置の側面へのはんだ這い上がりを低減したフリップチップ型の半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置の構成は、半導体チップの一主面上に形成された突起状導体と、前記突起状導体の頂部に接続された板状導体とから構成された柱状電極を備え、前記板状導体は多層導体であり、該多層導体の最下層は、はんだ付けバリア導体からなり、該はんだ付けバリア導体の側面が露出されていることにより、前記突起状導体の側面へのはんだの這い上がり付着を抑制したことを特徴とする。
【０００９】
また、本発明の半導体装置においては、前記突起状導体が銅膜、または銅と他の金属との多層膜からなる構成とすることができる。
【００１０】
また、本発明の半導体装置においては、前記はんだ付けバリア導体がニッケル、コバルトまたはクロムのいずれかを含む構成とすることができる。
【００１１】
また、本発明の半導体装置においては、前記板状導体の前記多層導体の最上層が金，銀，パラジウムまたは錫−パラジウム合金のいずれかを含む構成とすることができる。
【００１２】
また、本発明の半導体装置においては、前記板状導体の水平断面形状は前記突起状導体の頂部の平面形状と同じか、または前記突起状導体の頂部よりも水平方向に突出している構成とすることができる。
【００１３】
また、本発明の半導体装置においては、前記突起状導体の側部の少なくとも前記板状導体との接続部側部には有機高分子樹脂膜、キレート樹脂膜または前記突起状導体の酸化膜が被覆されている構成とすることができる。
【００１４】
また、本発明の半導体装置においては、前記板状導体上にはＳｎ，またははんだ電極が形成された構成とすることができる。
【００２０】
本発明の半導体装置では、柱状電極の板状導体（外部接続用パッド）をニッケル等のはんだ付けバリア導体と金等のはんだ付け易容性導体の多層構造とすることによってフリップチップ実装の際にはんだが柱状電極の突起状導体の側面に這い上がり付着するのを抑制することができる。
【００２１】
さらに、柱状電極の突起状導体の側面に樹脂膜等を被覆することによって、フリップチップ実装の際の柱状電極の突起状導体の側面へのはんだの這い上がり付着抑制効果を一段と向上することができる。
【００２２】
【発明の実施の形態】
本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の第１の実施の形態の半導体装置の第1の構造例を示す要部断面図である。本実施の形態の半導体装置は、半導体チップ２の主面上に突起状導体３と、この導体頂部に接続された板状導体６とから構成された柱状電極７を備えている。板状導体６は下層のはんだ付けバリア導体４の層と、上層のはんだ付け易容性導体５の層の多層導体から構成されている。はんだ付けバリア導体４の層とはんだ付け易容性導体５の層の間には他の導体の層を介在させてもよい。なお、半導体チップ２は再配線層の形成された半導体パッケージなども含むものとする。
【００２３】
突起状導体３の材料には、銅が使用される。はんだ付けバリア導体４は、半導体装置１を回路基板にフリップチップ方式で接続した場合、突起状導体３の側面へのはんだ付着を防止する働きをする。はんだ付けバリア導体４の材料としては、ニッケル、コバルトまたはクロムが使用できる。
【００２４】
はんだ付け易容性導体５は、柱状電極７と回路基板のはんだ接続信頼性を向上させる働きをし、その材料には金、銀、パラジウムまたは錫−パラジウム合金が使用できる。図１において、はんだ付け易容性導体５は、はんだ付けバリア導体４の側面には被覆されていないが、はんだ付け易容性導体５は、はんだ付けバリア導体４の側面にも被覆することもできる。
【００２５】
図１を参照すると、柱状電極７の板状導体６は、突起状導体３よりも横に突出した形状をしているが、図２（第２の構造例）のように板状導体６と突起状導体３を同じ断面形状にしてもよい。
【００２６】
図１では、突起状導体３としては、銅膜が使用されたが、金膜／銅膜の多層膜構造とすることもできる。金等の銅よりも硬度の小さい金属の層を介在させることによって、突起状導体３のストレス吸収性能を高めることができる。図３（第３の構造例）および図４（第４の構造例）は、それぞれ図１および図２の突起状導体３を金膜３ａ／銅膜３ｂの多層膜構造とした例の半導体装置要部の断面図である。なお、図３では、金膜３ａは銅膜３ｂよりも広いい幅であるが、金膜３ａは銅膜３ｂと同じ幅または小さい幅でも構わない。
【００２７】
次に、本発明の半導体装置の第２の実施の形態について図面を参照して説明する。図５は、本発明の第２の実施の形態を示す半導体装置要部の断面図である。
【００２８】
本実施の形態は、上記の第１の実施の形態の半導体装置において、柱状電極７の突起状導体３の側面に樹脂膜８を被覆した場合である。樹脂膜８としては、エポキシ樹脂やポリイミド樹脂等の有機高分子樹脂やイミダゾール系のキレート樹脂を使用できる。
【００２９】
図５および図６は、それぞれ図１および図３の半導体装置の突起状導体３の側面に樹脂膜８を被覆した例の断面図である。樹脂膜８は、図５（ａ）、図６（ａ）、図６（ｃ）のように、板状導体６と突起状導体３の接続側面を含む突起状導体３の側面全体に被覆するか、また、図５（ｂ）、図６（ｂ）のように板状導体６と突起状導体３の接続側面とその近傍の突起状導体３の側面を被覆するようにしてもよい。突起状導体３の側面に樹脂膜８を被覆することによって半導体装置１を回路基板にフリップチップ方式で接続した場合、上記の本発明の第１の実施の形態の半導体装置と比較して、突起状導体３の側面へのはんだ付着の危険性をさらに低減できる。なお、樹脂膜８にエポキシ樹脂やポリイミド樹脂等の有機高分子樹脂を使用する場合には、樹脂膜８は、感光性のエポキシ樹脂やポリイミド樹脂を使用したフォトリソグラフィ法によって形成できる。また、樹脂膜８にイミダゾール系のキレート樹脂を使用する場合には、化学反応によって突起状導体３（特に銅系導体）の側面に樹脂膜８を被覆することができる。イミダゾール系のキレート樹脂の分子量を選択することによって樹脂膜８の耐熱性を向上することができる。
【００３０】
上記の本発明の第２の実施の形態の説明では、突起状導体３の側面を樹脂膜８で被覆したが、酸化膜で被覆することもできる。突起状導体３の材料が銅の場合には、次亜塩素酸ソーダ等の酸化剤溶液に突起状導体３を接触させることによって突起状導体３の側面に酸化銅（ＣｕＯ）を被覆することができる。
【００３１】
次に、本発明の半導体装置の製造方法の第１の実施例について図面を参照して説明する。
【００３２】
図７は、本発明の半導体装置の製造方法の第１の実施例の工程を説明するための半導体装置要部の断面図である。まず、パターンめっき法によって半導体チップ２の主面上に銅膜からなる突起状導体３と、はんだ付けバリア導体のニッケル膜４ａ膜とはんだ付け易容性導体の金膜５ａの多層構造の板状導体６とからなる柱状電極７をパターニングする（図７（ａ））。通常、突起状導体３の厚さは１００〜１５０μｍ、ニッケル膜４ａおよび金膜５ａの厚さはそれぞれ１〜３０μｍおよび０．０５〜２μｍである。
【００３３】
次いで、アルカリ性エッチング液等を使用して突起状導体３の側面を選択的にエッチングして、突起状導体３の側面が板状多層導体６よりも内側にへこんだ形状、いわゆるマッシュルーム形状とする（図７（ｂ））。
【００３４】
次に、図７（ｃ）のように、半導体チップ２の主面上に柱状電極７を覆うように感光性樹脂８ａを被覆する。感光性樹脂８ａにはポジ型の感光性のエポキシ樹脂やポリイミド樹脂等の有機高分子樹脂が使用できる。続いて、図７（ｄ）のように、感光性樹脂８ａの表面から紫外線の平行光を照射すると、板状導体６がマスクとなり、板状多層導体６の直下を除く感光性樹脂８ａが露光される。
【００３５】
次に、アルカリ性現像液で現像することにより露光された感光性樹脂８ａを溶解除去し、図７（ｅ）のように、突起状導体３の側面に樹脂膜８が被覆される。
【００３６】
次に、本発明の半導体装置の製造方法の第２の実施例について図面を参照して説明する。図８は、本発明の半導体装置の製造方法の第２の実施例の工程を説明するための半導体装置要部の断面図である。まず、パターンめっき法により銅膜金膜３ａ、銅膜３ｂ、ニッケル膜４ａ、金膜５ａを順次積み重ねるように形成する。次いで、銅膜３ｂの側面を選択的にエッチングし、銅膜３ｂの側面を金膜３ａおよび板状導体６の側面よりも内側にシュリンクさせる（図８（ａ））。金膜３ａと銅膜３ｂの部分を突起状導体３と称し、また、ニッケル膜４ａと金膜５ａの部分を板状導体６と称す。突起状導体３と板状導体６の一体構造を柱状導体７と称す。
【００３７】
次に図８（ｂ）のように、半導体チップの主面上に柱状電極７を覆うように感光性樹脂８ａを被覆する。感光性樹脂８ａにはポジ型の感光性のエポキシ樹脂やポリイミド樹脂等の有機高分子樹脂が使用できる。続いて、図８（ｃ）のように、感光性樹脂８ａの表面から紫外線の平行光を照射すると、板状導体６がマスクとなり、板状導体６の直下を除く感光性樹脂８ａが露光される。
【００３８】
次に、アルカリ性現像液で現像することにより露光された感光性樹脂８ａを溶解除去し、図８（ｄ）のように、突起状導体３の側面に樹脂膜８が被覆される。
【００３９】
次に、本発明の半導体装置の製造方法の第３の実施例について図面を参照して説明する。図９は、本発明の半導体装置の製造方法の第３の実施例の工程を説明するための半導体装置要部の断面図である。まず、半導体チップ２の主面上にポジ型の感光性めっきレジストを被覆して柱状電極形成領域を露光し、現像して逆版状にめっきレジスト９をパターニングする。なお、感光性めっきレジストを被覆する前に、半導体チップ２の主面上には銅等のめっきリード用の金属膜（表示していない）を形成してある。なお、めっきレジスト９はネガ型の感光性レジストを使用して形成してもよい。
【００４０】
次いで、柱状電極形成領域にパターンめっき法により金膜３ａ、銅膜３ｂを順次形成する。銅膜３ｂの頂部がレジストよりも数μｍ程度の高さに突出する程度に銅膜３ｂをパターンめっきする。金膜３ａと銅膜３ｂの部分は、めっきレジスト９を剥離した後に、突起状導体３となる。なお、金膜３ａは省き、銅膜３ｂだけの単層膜としてもよい。
【００４１】
次に、めっきレジスト９表面にパターンめっき法によりニッケル膜４ａと金膜５ａからなる板状導体６をパターニングした。ニッケル膜４ａの表面と側面は金膜５ａによって被覆される（図９（ａ））。
【００４２】
次いで、めっきレジスト９をアルカリ水溶液で剥離して柱状電極７を形成した後、図９（ｂ）のように、半導体チップの主面上に柱状電極７を覆うように感光性樹脂８ａを被覆する。感光性樹脂８ａにはポジ型の感光性のエポキシ樹脂やポリイミド樹脂等の有機高分子樹脂が使用できる。続いて、図９（ｃ）のように、感光性樹脂８ａの表面から紫外線の平行光を照射すると、板状導体６がマスクとなり、板状導体６の直下を除く感光性樹脂８ａが露光される。
【００４３】
次に、アルカリ性現像液で現像することにより露光された感光性樹脂８ａを溶解除去し、図９（ｄ）のように、突起状導体３の側面に樹脂膜８が被覆される。
【００４４】
上記の図７、図８、図９では、樹脂膜８は、感光性のエポキシ樹脂やポリイミド樹脂を使用したフォトリソグラフィ法によって形成したが、突起状導体３が銅系導体の場合には、樹脂膜８をイミダゾール系のキレート樹脂を用いて形成することができる。この場合には、イミダゾール系化合物を含む溶液に突起状導体３を接触させることによって、化学反応によって突起状導体３の側面に樹脂膜８を被覆することができる。
【００４５】
図７〜図９においては板状導体６にはニッケル膜４ａと金膜５ａを用いたが、ニッケル膜の代わりにニッケル,コバルトまたはクロム膜が使用でき、また金膜５ａの代わりに銀，パラジウムまたは錫−パラジウム合金膜を用いることができる。
【００４６】
図１０に本発明の半導体装置を回路基板にフリップチップ方式で実装する実施例を示す。図１０（ａ）は実装前の断面構造図、図１０（ｂ）は実装後の断面構造図を示している。本実施例では、回路基板１５のパッド１６上のはんだバンプ１７（プリコートはんだ）を加熱、溶融することにより回路基板１５のパッド１６と柱状電極７の板状導体６（外部接続用パッド）を溶着する。このとき、ニッケル膜等のはんだ付けバリア導体４は、はんだ膜１７ａが突起状導体３部に這い上がり被覆されるのを抑制する。図５や図６のように、突起状導体３の側面を樹脂膜８等で被覆すれば、はんだの突起状導体３部への這い上がり防止効果をさらに高めることができ、さらに突起状導体３の腐食抑制効果も得られる。なお、本発明の半導体装置は、板状導体６の表面にはんだ（Ｐｂ−Ｓｎ，Ｓｎ−Ａｇ，Ｓｎ−Ｃｕ等）や錫（Ｓｎ）のバンプを形成することができる。この場合には、フリップチップ実装する回路基板側にははんだ（Ｐｂ−Ｓｎ，Ｓｎ−Ａｇ，Ｓｎ−Ｃｕ等）や錫（Ｓｎ）のバンプを形成する必要はない。
【００４７】
【発明の効果】
以上説明したように、本発明の半導体装置では、次のような効果を得ることができる。
（１）柱状電極の外部接続用パッドをニッケル等のはんだ付けバリア導体と金等のはんだ付け易容性導体の多層構造とすることによってフリップチップ実装の際にはんだが柱状電極の突起状導体の側面に這い上がり付着するのを抑制することができる。
（２）さらに、柱状電極の突起状導体の側面に樹脂膜等を被覆することによって、フリップチップ実装の際の柱状電極の突起状導体の側面へのはんだの這い上がり付着抑制効果を一段と向上することができる。
（３）フリップチップ実装の際に柱状電極の突起状導体の側面へのはんだの這い上がりが抑制できるために半導体装置の微細ピッチ化とフリップチップ実装接続信頼性が向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の第1の構造例を示す要部断面図である。
【図２】本発明の第１の実施の形態の半導体装置の第２の構造例を示す要部断面図である。
【図３】本発明の第１の実施の形態の半導体装置の第３の構造例を示す要部断面図である。
【図４】本発明の第１の実施の形態の半導体装置の第４の構造例を示す要部断面図である。
【図５】図１の半導体装置の突起状導体の側面に樹脂膜を被覆した例の断面図である。
【図６】図３の半導体装置の突起状導体の側面に樹脂膜を被覆した例の断面図である。
【図７】本発明の半導体装置の製造方法の第１の実施例の工程を説明するための半導体装置要部の断面図である。
【図８】本発明の半導体装置の製造方法の第２の実施例の工程を説明するための半導体装置要部の断面図である。
【図９】本発明の半導体装置の製造方法の第３の実施例の工程を説明するための半導体装置要部の断面図である。
【図１０】本発明の半導体装置を回路基板にフリップチップ方式で実装する実施例を示す図であり、（ａ）は実装前の断面構造図、（ｂ）は実装後の断面構造図である。
【図１１】従来の半導体装置を回路基板にフリップチップ方式で実装する例を示す図であり、（ａ）は実装前の断面構造図、（ｂ）は実装後の断面構造図である。
【符号の説明】
１，１０半導体装置
２，１１半導体チップ
３，１２突起状導体
３ａ，５ａ金膜
３ｂ銅膜
４はんだ付けバリア導体
４ａニッケル膜
５はんだ付け易容性導体
６板状導体
７，１４柱状電極
８樹脂膜
８ａ感光性樹脂
９めっきレジスト
１３板状導体
１５，２０回路基板
１６，２１パッド
１７，２２はんだバンプ
１７ａ，２２ａはんだ膜

Claims

半導体チップの一主面上に形成された突起状導体と、前記突起状導体の頂部に接続された板状導体とから構成された柱状電極を備え、前記板状導体は多層導体であり、該多層導体の最下層は、はんだ付けバリア導体からなり、該はんだ付けバリア導体の側面が露出されていることにより、前記突起状導体の側面へのはんだの這い上がり付着を抑制したことを特徴とする半導体装置。
前記突起状導体が銅膜、または銅と他の金属との多層膜からなることを特徴とする請求項１に記載の半導体装置。
前記はんだ付けバリア導体がニッケル、コバルトまたはクロムのいずれかを含むことを特徴とする請求項１に記載の半導体装置。
前記板状導体の前記多層導体の最上層が金，銀，パラジウムまたは錫−パラジウム合金のいずれかを含むことを特徴とする請求項１に記載の半導体装置。
前記板状導体の水平断面形状は前記突起状導体の頂部の平面形状と同じか、または前記突起状導体の頂部よりも水平方向に突出していることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
前記突起状導体の側部の少なくとも前記板状導体との接続部側部には有機高分子樹脂膜、キレート樹脂膜または前記突起状導体の酸化膜が被覆されていることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
前記板状導体上にはＳｎ，またははんだ電極が形成されていることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。