JP3538029B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3538029B2 JP3538029B2 JP16035798A JP16035798A JP3538029B2 JP 3538029 B2 JP3538029 B2 JP 3538029B2 JP 16035798 A JP16035798 A JP 16035798A JP 16035798 A JP16035798 A JP 16035798A JP 3538029 B2 JP3538029 B2 JP 3538029B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- semiconductor wafer
- main surface
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
半導体素子を有する半導体装置を製造する製造方法であ
って、特に外部装置と接続するための配線の微細化を可
能にする半導体装置の製造方法に関するものである。
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはLOC(リード・オン・チッ
プ)やSON(スモール・アウトライン・ノンリード)
等が開発され、あるいはTABテープを利用したμBG
A(マイクロ・ボール・グリッド・アレイ)(特表平0
6−504408号公報)といったパッケージが開発さ
れている。
置及びその製造方法について、図3を参照しながら説明
する。図3は、μBGAと呼ばれる従来の半導体装置を
示す断面図である。図3において、101はトランジス
タ等の半導体素子を内蔵する半導体チップ、102は半
導体チップ101上に設けられた配線回路シート、10
3は半導体チップ101と配線回路シート102との間
に介在するしなやかな低弾性率材料、104は配線回路
シート102が有する部分リード、105は半導体チッ
プ101が有する電極、106は配線回路シート102
の電極であって半導体装置と外部装置とを接続するため
の外部電極である。図3に示すように、μBGAと呼ば
れる半導体装置は、半導体チップ101上に低弾性率材
料103を介して配線回路シート102が接合された構
造を有し、半導体チップ101の電極105と配線回路
シート102の外部電極106とが、部分リード104
を介して電気的に接続されたものである。
置の製造方法を図3を参照して説明する。まず、半導体
チップ101上に、外部電極106と該外部電極106
から延設された部分リード104とを有する配線回路シ
ート102を、低弾性率材料103を介して載置する。
次に、「TAB」(テープ・オートメイテッド・ボンデ
ィング)作業で電気的に接続する際に通常用いられる従
来の熱圧着技術又は超音波ボンディング技術によって、
部分リード104と電極105とを電気的に接続する。
以上の方法により、μBGAと呼ばれる半導体装置を製
造していた。
来の半導体装置の製造方法によれば、予め半導体ウエハ
を個々の半導体チップ101に分割した後に、それぞれ
各半導体チップ101に対して、配線回路シート102
を載置し部分リード104と電極105とを電気的に接
続するので、製造工数が増大する。加えて、予め配線回
路シート102を作成する必要があるので、この点から
も製造工数が増大し、併せて製造コストが増大する。
り、半導体チップ101上に配線回路シート102を載
置するためには高性能なマウンタ(搭載設備)が必要と
なるので、材料コスト及び設備コストの増大を免れなか
った。
から延在した部分リード104とを接続する場合、特に
微細配線における場合には、部分リード104の幅や厚
みが小さくなって形状が安定しないので、部分リード1
04と電極105との接続が困難となるという欠点を有
していた。
路シート102を設けることなく、外部装置と接続する
ための配線の微細化を可能にする半導体装置の製造方法
を提供することを目的とする。
めに、本発明の第1の半導体装置の製造方法は、電極を
持つ複数のチップ領域を主面上に有する半導体ウエハの
前記主面上に感光性を有する絶縁材料からなる下地層を
形成する第1の工程と、散乱光を用いて前記下地層を露
光し現像することにより前記下地層をパターニングし
て、前記電極上に第1開口部と、前記第1開口部近傍に
テーパ状の断面形状とを有する絶縁層を形成する第2の
工程と、前記電極に接続され前記電極から前記絶縁層上
へ延びる金属配線を形成する第3の工程と、前記半導体
ウエハの主面上に、前記金属配線の一部の上に第2開口
部を有する保護膜を形成する第4の工程と、前記第2開
口部内に突起状電極を形成する第5の工程と、前記突起
状電極が形成された前記半導体ウエハを、前記複数のチ
ップ領域の各チップ領域ごとに分離する第6の工程とを
備える。
部電極を開口して保護膜を形成し、外部電極上に突起状
電極を形成した後に、半導体ウエハを各チップ領域ごと
に分離するので、半導体装置を効率よく製造することが
できる。さらに、感光性を有する下地層自体を散乱光に
より露光するので、少ない工数でテーパ状の断面形状を
有する第1開口部を形成できるとともに、第1開口部に
おいて安定して金属配線を形成することができる。本発
明の第2の半導体装置の製造方法は、電極を持つ複数の
チップ領域を主面上に有する半導体ウエハの前記主面上
に絶縁材料からなる下地層を形成する第1の工程と、前
記下地層をパターニングして前記電極上に開口部を有す
る絶縁層を形成する第2の工程と、前記電極に接続され
前記電極から前記絶縁層上へ延びて、一部が外部電極に
なる金属配線を形成する第3の工程と、前記金属配線の
前記外部電極上に突起状電極を形成する第4の工程と、
前記半導体ウエハの主面と前記突起状電極とを覆う保護
膜を形成する第5の工程と、前記保護膜を機械的又は化
学的に研磨して前記突起状電極の頂部を露出させる第6
の工程と、前記突起状電極を露出した前記半導体ウエハ
を前記複数のチップ領域の各チップ領域ごとに分離する
第7の工程とを備える。
起状電極を完全に覆うように保護膜を形成し、突起状電
極が露出するように保護膜を研磨し、半導体ウエハを各
チップ領域ごとに分離する。したがって、突起状電極と
保護膜との間に空隙ができないので、信頼性が高い半導
体装置を半導体ウエハから分離することにより効率よく
製造することができる。
く半導体ウエハをチップ領域ごとに分離できるので、絶
縁層の端部において剥離やクラック等を防止して、信頼
性が高い半導体装置を製造することができる。
電極を持つ複数のチップ領域を主面上に有する半導体ウ
エハの前記主面上に感光性を有する絶縁材料からなる下
地層を形成する第1の工程と、平行光を用いて前記半導
体ウエハの主面に対し直角以外の照射角で前記下地層を
露光し現像することにより前記下地層をパターニングし
て、前記電極上に第1開口部と、前記第1開口部近傍に
テーパ状の断面形状とを有する絶縁層を形成する第2の
工程と、前記電極に接続され前記電極から前記絶縁層上
へ延びる金属配線を形成する第3の工程と、前記半導体
ウエハの主面上に、前記金属配線の一部の上に第2開口
部を有する保護膜を形成する第4の工程と、前記第2開
口部内に突起状電極を形成する第5の工程と、前記突起
状電極が形成された前記半導体ウエハを、前記複数のチ
ップ領域の各チップ領域ごとに分離する第6の工程とを
備える。
部電極を開口して保護膜を形成し、外部電極上に突起状
電極を形成した後に、半導体ウエハを各チップ領域ごと
に分離するので、半導体装置を効率よく製造することが
できる。さらに、平行光を用いて半導体ウエハに対し直
角以外の照射角で照射し、感光性を有する下地層自体を
露光するので、少ない工数で寸法精度よくテーパ状の断
面形状を有する第1開口部を形成できるとともに、第1
開口部において安定して金属配線を形成することができ
る。
電極を持つ複数のチップ領域を主面上に有する半導体ウ
エハの前記主面上に感光性を有する絶縁材料からなる下
地層を形成する第1の工程と、平行光及び散乱光を用い
て前記半導体ウエハの主面を照射し、該照射光と前記半
導体ウエハの主面による反射光とで前記下地層を露光し
現像することにより前記下地層をパターニングして、前
記電極上に第1開口部と、前記第1開口部近傍にテーパ
状の断面形状とを有する絶縁層を形成する第2の工程
と、前記電極に接続され前記電極から前記絶縁層上へ延
びる金属配線を形成する第3の工程と、前記半導体ウエ
ハの主面上に、前記金属配線の一部の上に第2開口部を
有する保護膜を形成する第4の工程と、前記第2開口部
内に突起状電極を形成する第5の工程と、前記突起状電
極が形成された前記半導体ウエハを、前記複数のチップ
領域の各チップ領域ごとに分離する第6の工程とを備え
る。
部電極を開口して保護膜を形成し、外部電極上に突起状
電極を形成した後に、半導体ウエハを各チップ領域ごと
に分離するので、半導体装置を効率よく製造することが
できる。さらに、平行光及び散乱光を用いて、ハレーシ
ョンを利用して感光性を有する下地層自体を露光するの
で、より少ない工数で更に寸法精度よくテーパ状の断面
形状を有する第1開口部を形成できるとともに、第1開
口部において安定して金属配線を形成することができ
る。
て、図面を参照しながら説明する。図1は、本発明に係
る半導体装置の製造方法により製造された半導体装置の
概略を、絶縁コートの一部を開口して示す斜視図であ
る。図1において、10は半導体チップ、20は端部に
おける断面形状がテーパ状であるとともに低弾性率を有
する絶縁層、30は半導体チップの電極(図示せず)上
に設けられたパッド、31はパッド30から絶縁層20
上へと延びるように設けられた配線パターン、32は絶
縁層20上へ設けられ配線パターン31を介してパッド
30につながるランド、40は例えばソルダーレジスト
からなる絶縁コート、50はランド32上へ設けられ例
えば金属ボールからなるバンプである。そして、パッド
30と配線パターン31とランド32とは、併せて金属
配線33を構成する。
て製造された半導体装置の特徴は、配線パターン31と
ランド32とが、端部における断面形状がテーパ状であ
るとともに低弾性率を有する絶縁層20の上へ形成され
ていることである。これにより、配線パターン31は、
テーパ状の断面形状を有する絶縁層20の端部におい
て、小さくかつ安定した幅と厚さとを有するようにして
形成される。更に、半導体装置がプリント基板等の外部
装置に実装された後に、例えば熱応力等の応力が半導体
装置に印加された場合には、低弾性率を有する絶縁層2
0が、ランド32上へ設けられたバンプ40に印加され
た応力を吸収する。このことにより、半導体装置の信頼
性が向上する。
法について、図2(a)〜(h)を参照しながら説明す
る。
エハ1の主面上のパッシベーション膜2から電極3が露
出した半導体ウエハ1に対して、主面の全面を覆うよう
に感光性絶縁材料を塗布し、乾燥して下地層15を形成
する。感光性絶縁材料としては、例えばそれぞれ感光性
を有するポリイミド、エポキシ等のような、低弾性率と
絶縁性とを有するポリマーであればよい。ここで、半導
体ウエハ1の主面上に感光性絶縁材料を塗布する方法と
しては、例えば、カーテンコート法、スクリーン等を用
いた印刷法、スピンコート法、ローラコート法等を用い
ることができる。また、所定の膜厚を実現するために
は、塗布回数を1回に限らず複数回としてもよい。
た下地層15に対して、露光、現像を順次行って、半導
体ウエハ1の主面上において少なくとも電極3を開口し
た絶縁層20を形成する。この場合において、例えば露
光で散乱光を使用して、開口部における絶縁層20の断
面形状を、半導体ウエハ1の主面に対して垂直ではなく
テーパ状にして形成する。ここで、テーパ状とは、開口
部近傍における絶縁層20の断面形状について、絶縁層
20と半導体ウエハ1とが接触する部分に近いほど膜厚
が小さくなるような形状をいう。開口部近傍における絶
縁層20の断面形状が完全なくさび状の場合だけでな
く、一部又は全部が円弧状であってもよい。
20を形成する際に、半導体ウエハ1における仮想的な
スクライブライン60が設けられた領域を、予め露出さ
せておくことが好ましい。これにより、ダイシングする
際に、絶縁層20に接触することなく半導体ウエハ1を
切断する。したがって、絶縁層20において剥離やクラ
ック等を防止して、絶縁層20の下側へ水分や不純物等
が侵入することを抑制できるので、信頼性が高い半導体
装置を製造することができる。
0が形成された半導体ウエハ1の主面の全面において、
無電解めっき法、真空蒸着法、スパッタリング法、又は
CVD法により金属薄膜層21を形成する。ここでは、
スパッタリング法を用いて、TiとCuとを順次堆積さ
せて金属薄膜層21を形成する。
層21が形成された半導体ウエハ1の主面の全面にわた
って感光性レジストを塗布し、露光によって所定のパタ
ーン部以外のレジストを硬化させ、該パターン部のレジ
ストを除去してめっき用レジストパターン22を形成す
る。
きを使用して、めっき用レジストパターン22から露出
する前記パターン部に例えばCuからなる大きい膜厚を
有する金属層を形成し、レジストを溶融して除去する。
その後に、エッチング液に浸漬して、金属薄膜層21の
みからなる部分を溶かし、かつ大きい膜厚を有する金属
層を残すことによって、所定のパッド30と配線パター
ン31とランド32とからなる金属配線33を、同時に
形成する。
たって金属膜を堆積させ、その上にレジストを塗布し、
公知のフォトリソグラフィー技術を使用して所定のパタ
ーン部の上にエッチングマスク用レジストを形成し、こ
のレジストをマスクとして金属層をエッチングすること
によって、金属配線33を同時に形成してもよい。
0と金属配線33とが形成された半導体ウエハ1の主面
の全面にわたって感光性ソルダーレジストを塗布した後
に、フォトリソグラフィー技術を使用して、少なくとも
ランド32を露出させて絶縁コート40を形成する。絶
縁コート40によって、ランド32以外の配線であるパ
ッド30と配線パターン31とが、後工程において溶融
したハンダから保護される。
ト40から露出しているランド32に対して無電解Ni
めっきと無電解Auめっきとを順次行った後に、フラッ
クスを塗布する。その後に、ハンダボール又はハンダめ
っきされた金属ボールをランド32の上に載置し、リフ
ローする。これにより、金属ボールとランド32とを溶
融接合して、ランド32上へバンプ50を形成する。
エハ1に仮想的に設けられたスクライブライン60に沿
ってダイシング又はスクライブすることにより、半導体
ウエハ1を個々の半導体チップ10に分割する。以上の
工程によって、図1に示された半導体装置を製造するこ
とができる。
3に示された従来の半導体装置における配線回路シート
102に代えて、半導体ウエハ1上に設けられ端部にお
いてテーパ状の断面形状を有する絶縁層20の上に、配
線パターン31とランド32とを形成する。これによ
り、絶縁層20の端部において、配線パターン31が小
さくかつ安定した幅と厚さとを有するように形成される
ので、配線の微細化が可能になり、その結果小型化され
た半導体装置を製造することができる。また、配線回路
シートとマウンタとを用いないので、材料コスト、製造
コスト、及び設備コストを削減できる。
ることにより、実装後の半導体装置に応力が印加された
場合には、プリント基板等に対する接続部であるバンプ
40において印加された応力を、絶縁層20が吸収す
る。これにより、信頼性が高い半導体装置を製造するこ
とができる。
材料を塗布することとしたが、これに限らず、予めフィ
ルム状に形成された、低弾性と感光性とを有する絶縁材
料を使用してもよい。この場合には、低弾性と感光性と
を有するフィルム状の絶縁材料を半導体ウエハ1の主面
上に貼り合わせた後に露光、現像して、電極3を露出さ
せる。
る方法としては、感光性を有する下地層15に対して露
光、現像する方法に代えて、半導体ウエハ1上に形成し
た感光性を持たない下地層の上に写真法によりエッチン
グマスクを形成し、その後にエッチングしてもよい。こ
の場合には、エッチングにより下地層を溶融し、電極3
を開口して絶縁層20を形成することができる。
ッチングとにより、感光性を持たない下地層に開口を形
成した後に、その下地層を上面から研磨してもよい。こ
の場合には、感光性を持たない下地層において等方性エ
ッチングにより形成された開口は、上部と底部とに比べ
て中間部において大きな直径を有している。したがっ
て、下地層を上面から適当な研磨量だけ研磨することに
より、テーパ上の断面形状を有する下地層を形成するこ
とができる。
ーザー加工することにより、電極3を開口して絶縁層2
0を形成することができる。
クを形成し、プラズマ加工又はサンドブラスト加工した
後にマスクを除去することにより、電極3を開口して絶
縁層20を形成することができる。
その開口を有する絶縁層の上面に印刷マスクを載置し
て、印刷マスクを通して絶縁層上に更に絶縁材料を塗布
してもよい。この場合には、例えばメタルマスクを用い
て絶縁層の上面に、又はメッシュスクリーンを用いて絶
縁層の上面を含む領域に、絶縁材料を形成する。そし
て、絶縁材料の粘度や硬化条件等を適切に選定すること
により、絶縁層20の外縁を超えて、テーパ状の断面形
状を有する絶縁材料からなる新たな層を形成するので、
テーパ状の断面形状を有する絶縁層20を形成できる。
この方法によれば、印刷マスクが半導体ウエハ1の上面
に接触しないので、半導体ウエハ1上に設けられた半導
体素子を破損するおそれがないとともに、安定して絶縁
層20を形成することができる。
20の上面を機械的又は化学的に研磨してもよい。これ
により、絶縁層20の上面の平坦性が増すので、その上
面に形成された配線パターン31とランド32とにおい
て、形状及び膜厚が更に安定化し、かつ絶縁層20に対
する密着強度が向上する。したがって、配線がいっそう
微細化され、信頼性が更に向上した半導体装置を製造す
ることができる。
をテーパ状にするために、露光光として、散乱光に代え
て平行光を用いてもよい。この場合には、半導体ウエハ
1に対する入射角を直角以外の角度にし、かつ絶縁層2
0の平面的にみた外縁に応じて入射方向を変えることに
よって、テーパ状の断面形状を有する絶縁層20を形成
できる。
をテーパ状にするために、露光光として、散乱光に加え
て平行光を用いてもよい。この場合には、半導体ウエハ
1に対する露光光を強くすることが好ましい。これによ
り、半導体ウエハ1の表面による反射光が感光性絶縁材
料を露光する現象、つまりハレーションが発生する。し
たがって、ハレーションを利用することにより、少ない
工数で寸法精度よくテーパ状の断面形状を有する絶縁層
20を形成できる。
次行って電極3を露出させた後に、新たに感光性絶縁材
料を半導体ウエハ1の主面上に塗布し、露光し、現像し
て電極3を再び露出させてもよい。この場合には、感光
性絶縁材料を再度塗布して形成された下地層が電極3上
において有する膜厚は、他の領域での膜厚よりも小さく
なる。したがって、適当な条件で上述の工程を行い、又
はこれを繰り返すことにより、電極3を開口する部分に
おいてテーパ状の断面形状を有する絶縁層20を形成で
きる。
形成した後に、例えば円盤状で周縁部においてテーパ状
の断面形状を有するブレードを回転させて、開口部の上
縁のみを研磨することにより、テーパ状の断面形状を有
する絶縁層20を形成してもよい。
パ状の断面形状を有するブレードを回転させて、絶縁材
料に、下部よりも上部が広いテーパ状の断面形状を有す
る溝を予め機械的に形成し、絶縁層20をエッチングす
ることもできる。これにより、電極3を開口する部分に
おいてテーパ状の断面形状を有する絶縁層20を形成で
きる。
た後に、絶縁層20を硬化させるための熱処理を行い、
その際の温度プロファイルをコントロールすることによ
り、開口においてテーパ状の断面形状を有する絶縁層2
0を形成できる。この場合には、絶縁層20の開口部近
傍を熱によって塑性変形させることにより、テーパ状の
断面形状を形成することもできる。
0を形成した後にランド32へバンプ50を載置した
が、これに代えて、ランド32へバンプ50を載置した
後に半導体ウエハ1の主面とバンプ50とを完全に覆う
ように絶縁コート40を形成し、絶縁コート40の上面
を機械的又は化学的に研磨してバンプ50を露出させる
こともできる。これにより、バンプ50と絶縁コート4
0との間において空隙ができないので、水分や不純物等
が絶縁コート40の下側へ侵入することを抑制できる。
したがって、金属配線33の腐食等を防止できるので、
信頼性が高い半導体装置を製造することができる。
られ端部においてテーパ状の断面形状を有する絶縁層の
上に、配線パターンとランドとを形成す、その後に半導
体ウエハを各チップ領域ごとに分離する。これにより、
絶縁層の端部において配線パターンが小さくかつ安定し
た幅と厚さとを有するように形成される。したがって、
外部装置に接続するための配線が微細化された半導体装
置を、半導体ウエハを各チップ領域へ分離することによ
り効率よく製造することができる。
バンプとを覆った後に絶縁コートを研磨してバンプを露
出させることにより、バンプと絶縁コートとの間に隙間
が生じないので、水分や不純物等の侵入を防止でき信頼
性が高い半導体装置を製造することができる。
とにより、実装後の半導体装置に応力が印加された場合
には、プリント基板等に対する接続部であるバンプにお
いて印加された応力を絶縁層が吸収するので、信頼性が
高い半導体装置を製造することができる。
装置の概略を、絶縁コートの一部を開口して示す斜視図
である
体装置の製造方法の各工程を示す断面図である。
面図である。
Claims (4)
- 【請求項1】 電極を持つ複数のチップ領域を主面上に
有する半導体ウエハの前記主面上に感光性を有する絶縁
材料からなる下地層を形成する第1の工程と、 散乱光を用いて前記下地層を露光し現像することにより
前記下地層をパターニングして、前記電極上に第1開口
部と、前記第1開口部近傍にテーパ状の断面形状とを有
する絶縁層を形成する第2の工程と、 前記電極に接続され前記電極から前記絶縁層上へ延びる
金属配線を形成する第3の工程と、 前記半導体ウエハの主面上に、前記金属配線の一部の上
に第2開口部を有する保護膜を形成する第4の工程と、 前記第2開口部内に突起状電極を形成する第5の工程
と、 前記突起状電極が形成された前記半導体ウエハを、前記
複数のチップ領域の各チップ領域ごとに分離する第6の
工程とを備える半導体装置の製造方法。 - 【請求項2】 電極を持つ複数のチップ領域を主面上に
有する半導体ウエハの前記主面上に絶縁材料からなる下
地層を形成する第1の工程と、 前記下地層をパターニングして前記電極上に開口部を有
する絶縁層を形成する第2の工程と、 前記電極に接続され前記電極から前記絶縁層上へ延び
て、一部が外部電極になる金属配線を形成する第3の工
程と、 前記金属配線の前記外部電極上に突起状電極を形成する
第4の工程と、 前記半導体ウエハの主面と前記突起状電極とを覆う保護
膜を形成する第5の工程と、 前記保護膜を機械的又は化学的に研磨して前記突起状電
極の頂部を露出させる第6の工程と、 前記突起状電極を露出した前記半導体ウエハを前記複数
のチップ領域の各チップ領域ごとに分離する第7の工程
とを備える半導体装置の製造方法。 - 【請求項3】 電極を持つ複数のチップ領域を主面上に
有する半導体ウエハの前記主面上に感光性を有する絶縁
材料からなる下地層を形成する第1の工程と、 平行光を用いて前記半導体ウエハの主面に対し直角以外
の照射角で前記下地層を露光し現像することにより前記
下地層をパターニングして、前記電極上に第1開口部
と、前記第1開口部近傍にテーパ状の断面形状とを有す
る絶縁層を形成する第2の工程と、 前記電極に接続され前記電極から前記絶縁層上へ延びる
金属配線を形成する第3の工程と、 前記半導体ウエハの主面上に、前記金属配線の一部の上
に第2開口部を有する保護膜を形成する第4の工程と、 前記第2開口部内に突起状電極を形成する第5の工程
と、 前記突起状電極が形成された前記半導体ウエハを、前記
複数のチップ領域の各チップ領域ごとに分離する第6の
工程とを備える半導体装置の製造方法。 - 【請求項4】 電極を持つ複数のチップ領域を主面上に
有する半導体ウエハの前記主面上に感光性を有する絶縁
材料からなる下地層を形成する第1の工程と、 平行光及び散乱光を用いて前記半導体ウエハの主面を照
射し、該照射光と前記半導体ウエハの主面による反射光
とで前記下地層を露光し現像することにより前記下地層
をパターニングして、前記電極上に第1開口部と、前記
第1開口部近傍にテーパ状の断面形状とを有する絶縁層
を形成する第2の工程と、 前記電極に接続され前記電極から前記絶縁層上へ延びる
金属配線を形成する第3の工程と、 前記半導体ウエハの主面上に、前記金属配線の一部の上
に第2開口部を有する保護膜を形成する第4の工程と、 前記第2開口部内に突起状電極を形成する第5の工程
と、 前記突起状電極が形成された前記半導体ウエハを、前記
複数のチップ領域の各チップ領域ごとに分離する第6の
工程とを備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16035798A JP3538029B2 (ja) | 1998-06-09 | 1998-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16035798A JP3538029B2 (ja) | 1998-06-09 | 1998-06-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354560A JPH11354560A (ja) | 1999-12-24 |
JP3538029B2 true JP3538029B2 (ja) | 2004-06-14 |
Family
ID=15713235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16035798A Expired - Fee Related JP3538029B2 (ja) | 1998-06-09 | 1998-06-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538029B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441473B1 (en) * | 1997-09-12 | 2002-08-27 | Agere Systems Guardian Corp. | Flip chip semiconductor device |
TW536794B (en) | 1999-02-26 | 2003-06-11 | Hitachi Ltd | Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board |
JP2003179183A (ja) * | 1999-10-29 | 2003-06-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR100430203B1 (ko) | 1999-10-29 | 2004-05-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
TW498468B (en) | 1999-10-29 | 2002-08-11 | Hitachi Ltd | Semiconductor device |
TW478089B (en) | 1999-10-29 | 2002-03-01 | Hitachi Ltd | Semiconductor device and the manufacturing method thereof |
JP2001237348A (ja) * | 2000-02-23 | 2001-08-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
TW515064B (en) * | 2000-03-23 | 2002-12-21 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board and electronic machine |
US6696765B2 (en) | 2001-11-19 | 2004-02-24 | Hitachi, Ltd. | Multi-chip module |
JP2006203215A (ja) * | 2006-01-23 | 2006-08-03 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
JP2010034595A (ja) * | 2009-11-12 | 2010-02-12 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP5244898B2 (ja) * | 2010-12-14 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
TWI566353B (zh) | 2013-08-21 | 2017-01-11 | 精材科技股份有限公司 | 半導體結構及其製造方法 |
JP6385202B2 (ja) * | 2014-08-28 | 2018-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-06-09 JP JP16035798A patent/JP3538029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11354560A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7662670B2 (en) | Manufacturing method of semiconductor device | |
JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
US6852621B2 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
JP3524441B2 (ja) | 配線形成方法 | |
KR100802267B1 (ko) | Bga형 반도체 장치 및 그 제조 방법 | |
JP2002093942A (ja) | 半導体装置およびその製造方法 | |
JPH11204678A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP4225005B2 (ja) | 電解めっきを用いた配線の形成方法 | |
JP3860028B2 (ja) | 半導体装置 | |
JP3523815B2 (ja) | 半導体装置 | |
JP3313058B2 (ja) | 半導体装置とその製造方法 | |
JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
JPH11224890A (ja) | 半導体装置およびその製造方法 | |
JP3424164B2 (ja) | 半導体装置の製造方法 | |
JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
JPH11274155A (ja) | 半導体装置 | |
JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH11354578A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |