JP3424164B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3424164B2 JP3424164B2 JP37624398A JP37624398A JP3424164B2 JP 3424164 B2 JP3424164 B2 JP 3424164B2 JP 37624398 A JP37624398 A JP 37624398A JP 37624398 A JP37624398 A JP 37624398A JP 3424164 B2 JP3424164 B2 JP 3424164B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ppb
- less
- manufacturing
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000007747 plating Methods 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000010953 base metal Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、柱状電極あるい
は再配線を有する半導体装置の製造方法に関する。
は再配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体チップ単体やＣＳＰ(Chip Size P
ackage)等の半導体装置では、半導体基板あるいは中間
基板（インターポーザ）上に、他の回路基板等と接続さ
れる柱状電極が設けられている。従来のこのような半導
体装置の製造方法では、一例として、まず図１６に示す
ように、ウエハ状態のシリコン基板（半導体基板）１上
に接続パッド２が形成され、その上面において接続パッ
ド２の中央部を除く部分に保護膜（パッシベーション
膜）３が形成され、接続パッド２の中央部が保護膜３に
形成された開口部４を介して露出されたものを用意す
る。
ackage)等の半導体装置では、半導体基板あるいは中間
基板（インターポーザ）上に、他の回路基板等と接続さ
れる柱状電極が設けられている。従来のこのような半導
体装置の製造方法では、一例として、まず図１６に示す
ように、ウエハ状態のシリコン基板（半導体基板）１上
に接続パッド２が形成され、その上面において接続パッ
ド２の中央部を除く部分に保護膜（パッシベーション
膜）３が形成され、接続パッド２の中央部が保護膜３に
形成された開口部４を介して露出されたものを用意す
る。
【０００３】次に、図１７に示すように、上面全体に下
地金属層５を形成する。次に、下地金属層５の上面に液
状レジストからなるメッキレジスト層６を形成する。次
に、図１８に示すように、メッキレジスト層６の接続パ
ッド２に対応する部分に開口部７を形成する。次に、下
地金属層５をメッキ電流路として電解メッキを行うこと
により、メッキレジスト層６の開口部７内の下地金属層
５の上面に柱状電極８を形成する。次に、メッキレジス
ト層６を剥離する。次に、柱状電極８をマスクとして下
地金属層５の不要な部分をエッチングして除去すると、
図１９に示すように、柱状電極８下にのみ下地金属層５
が残存される。
地金属層５を形成する。次に、下地金属層５の上面に液
状レジストからなるメッキレジスト層６を形成する。次
に、図１８に示すように、メッキレジスト層６の接続パ
ッド２に対応する部分に開口部７を形成する。次に、下
地金属層５をメッキ電流路として電解メッキを行うこと
により、メッキレジスト層６の開口部７内の下地金属層
５の上面に柱状電極８を形成する。次に、メッキレジス
ト層６を剥離する。次に、柱状電極８をマスクとして下
地金属層５の不要な部分をエッチングして除去すると、
図１９に示すように、柱状電極８下にのみ下地金属層５
が残存される。
【０００４】次に、図２０に示すように、シリコン基板
１の上面側にエポキシ樹脂やポリイミド等からなる封止
膜９を形成する。この状態において、柱状電極８の上面
が封止膜９によって覆われた場合には、表面を適宜に研
磨することにより、柱状電極８の上面を露出させる。次
に、ダイシング工程を経ると、個々の半導体チップ（半
導体装置）が得られる。
１の上面側にエポキシ樹脂やポリイミド等からなる封止
膜９を形成する。この状態において、柱状電極８の上面
が封止膜９によって覆われた場合には、表面を適宜に研
磨することにより、柱状電極８の上面を露出させる。次
に、ダイシング工程を経ると、個々の半導体チップ（半
導体装置）が得られる。
【０００５】ところで、メッキレジスト層６を液状レジ
ストで形成する場合には、その厚さをある程度以上に厚
くすることができず、６０μｍ程度が限界である。した
がって、柱状電極８の高さも６０μｍ程度が限界であ
る。なお、メッキレジスト層を２層とし、下層の厚さを
６０μｍ程度とし、上層の厚さを４０μｍ程度とすれ
ば、柱状電極８の高さを１００μｍ程度とすることがで
きるが、製造工程数が増加するばかりでなく、下層と上
層とで膜質が異なること等に起因して別の問題が生じ
る。そこで、メッキレジスト層をドライフィルムレジス
トによって形成することが考えられる。すなわち、ドラ
イフィルムレジストの場合には、その厚さを１００μｍ
以上とすることができるので、柱状電極の高さを１００
μｍ程度とすることができるからである。
ストで形成する場合には、その厚さをある程度以上に厚
くすることができず、６０μｍ程度が限界である。した
がって、柱状電極８の高さも６０μｍ程度が限界であ
る。なお、メッキレジスト層を２層とし、下層の厚さを
６０μｍ程度とし、上層の厚さを４０μｍ程度とすれ
ば、柱状電極８の高さを１００μｍ程度とすることがで
きるが、製造工程数が増加するばかりでなく、下層と上
層とで膜質が異なること等に起因して別の問題が生じ
る。そこで、メッキレジスト層をドライフィルムレジス
トによって形成することが考えられる。すなわち、ドラ
イフィルムレジストの場合には、その厚さを１００μｍ
以上とすることができるので、柱状電極の高さを１００
μｍ程度とすることができるからである。
【０００６】
【発明が解決しようとする課題】ところで、ドライフィ
ルムレジストの場合には、プリント配線基板の分野にお
いて広く使用されている。そこで、プリント配線基板の
分野において広く使用されているドライフィルムレジス
トを用いて、上述の柱状電極を形成したところ、柱状電
極のピッチを小さくすると、絶縁不良が発生するという
ことが分かった。すなわち、市販のドライフィルムレジ
ストの場合には、一例として、Ｎａが３０００ｐｐｂ程
度、Ｋが５００ｐｐｂ程度、Ｃａが１０００ｐｐｂ程
度、Ｃｕが５００ｐｐｂ程度というように、金属不純物
が比較的多く含有され、柱状電極を電解メッキにより形
成した後にドライフィルムレジストを剥離しても、柱状
電極に上記金属不純物が比較的多く付着し、これに起因
して、柱状電極のピッチを小さくすると、絶縁不良が発
生するということが分かった。この発明の課題は、ドラ
イフィルムレジストを用い、且つ、柱状電極等のピッチ
を小さくしても、絶縁不良が発生しないようにすること
である。
ルムレジストの場合には、プリント配線基板の分野にお
いて広く使用されている。そこで、プリント配線基板の
分野において広く使用されているドライフィルムレジス
トを用いて、上述の柱状電極を形成したところ、柱状電
極のピッチを小さくすると、絶縁不良が発生するという
ことが分かった。すなわち、市販のドライフィルムレジ
ストの場合には、一例として、Ｎａが３０００ｐｐｂ程
度、Ｋが５００ｐｐｂ程度、Ｃａが１０００ｐｐｂ程
度、Ｃｕが５００ｐｐｂ程度というように、金属不純物
が比較的多く含有され、柱状電極を電解メッキにより形
成した後にドライフィルムレジストを剥離しても、柱状
電極に上記金属不純物が比較的多く付着し、これに起因
して、柱状電極のピッチを小さくすると、絶縁不良が発
生するということが分かった。この発明の課題は、ドラ
イフィルムレジストを用い、且つ、柱状電極等のピッチ
を小さくしても、絶縁不良が発生しないようにすること
である。
【０００７】
【課題を解決するための手段】この発明は、柱状電極あ
るいは再配線を有する半導体装置の製造に際し、前記柱
状電極あるいは前記再配線を、金属不純物含有量がＮａ
で１００ｐｐｂ以下、Ｋで５０ｐｐｂ以下、Ｃａで５０
ｐｐｂ以下、Ｃｕで５０ｐｐｂ以下であるドライフィル
ムレジストを用いて形成するようにしたものである。こ
の発明によれば、ドライフィルムレジストとして、上記
の如く、各金属不純物の含有量が所定量以下であるもの
を用いているので、ドライフィルムレジストを用い、且
つ、柱状電極のピッチを小さくしても、絶縁不良が発生
しないようにすることができる。
るいは再配線を有する半導体装置の製造に際し、前記柱
状電極あるいは前記再配線を、金属不純物含有量がＮａ
で１００ｐｐｂ以下、Ｋで５０ｐｐｂ以下、Ｃａで５０
ｐｐｂ以下、Ｃｕで５０ｐｐｂ以下であるドライフィル
ムレジストを用いて形成するようにしたものである。こ
の発明によれば、ドライフィルムレジストとして、上記
の如く、各金属不純物の含有量が所定量以下であるもの
を用いているので、ドライフィルムレジストを用い、且
つ、柱状電極のピッチを小さくしても、絶縁不良が発生
しないようにすることができる。
【０００８】
【発明の実施の形態】（第１実施形態、柱状電極の形
成）図１〜図５はそれぞれこの発明の第１実施形態にお
ける半導体装置の各製造工程を示したものである。そこ
で、これらの図を順に参照して、この実施形態における
半導体装置の製造方法について説明する。まず、図１に
示すように、ウエハ状態のシリコン基板（半導体基板）
１１上に接続パッド１２が形成され、その上面において
接続パッド１２の中央部を除く部分に保護膜（パッシベ
ーション膜）１３が形成され、接続パッド１２の中央部
が保護膜１３に形成された開口部１４を介して露出され
たものを用意する。
成）図１〜図５はそれぞれこの発明の第１実施形態にお
ける半導体装置の各製造工程を示したものである。そこ
で、これらの図を順に参照して、この実施形態における
半導体装置の製造方法について説明する。まず、図１に
示すように、ウエハ状態のシリコン基板（半導体基板）
１１上に接続パッド１２が形成され、その上面において
接続パッド１２の中央部を除く部分に保護膜（パッシベ
ーション膜）１３が形成され、接続パッド１２の中央部
が保護膜１３に形成された開口部１４を介して露出され
たものを用意する。
【０００９】次に、図２に示すように、上面全体に下地
金属層１５を形成する。次に、下地金属層１５の上面に
アクリル系樹脂等の感光性樹脂からなるドライフィルム
レジストをラミネートしてメッキレジスト層１６を形成
する。この場合、ドライフィルムレジストとしては、金
属不純物含有量が、Ｎａで１００ｐｐｂ程度以下、Ｋで
５０ｐｐｂ程度以下、Ｃａで５０ｐｐｂ程度以下、Ｃｕ
で５０ｐｐｂ程度以下となっているものを用いる。メッ
キレジスト層１６の厚さは６０〜１５０μｍ程度とする
ことができるが、形成すべき柱状電極の高さを１００μ
ｍ程度とする場合には、１１０μｍ程度とする。
金属層１５を形成する。次に、下地金属層１５の上面に
アクリル系樹脂等の感光性樹脂からなるドライフィルム
レジストをラミネートしてメッキレジスト層１６を形成
する。この場合、ドライフィルムレジストとしては、金
属不純物含有量が、Ｎａで１００ｐｐｂ程度以下、Ｋで
５０ｐｐｂ程度以下、Ｃａで５０ｐｐｂ程度以下、Ｃｕ
で５０ｐｐｂ程度以下となっているものを用いる。メッ
キレジスト層１６の厚さは６０〜１５０μｍ程度とする
ことができるが、形成すべき柱状電極の高さを１００μ
ｍ程度とする場合には、１１０μｍ程度とする。
【００１０】次に、図３に示すように、メッキレジスト
層１６の接続パッド１２に対応する部分に開口部１７を
形成する。次に、下地金属層１５をメッキ電流路として
金、銅、半田等の電解メッキを行うことにより、メッキ
レジスト層１６の開口部１７内の下地金属層１５の上面
に金、銅、半田等からなる柱状電極１８を形成する。こ
の場合、メッキレジスト層１６の厚さが１１０μｍ程度
であるので、柱状電極１８の高さが１００μｍ程度とな
るようにする。次に、メッキレジスト層１６を剥離す
る。次に、柱状電極１８をマスクとして下地金属層１５
の不要な部分をエッチングして除去すると、図４に示す
ように、柱状電極１８下にのみ下地金属層１５が残存さ
れる。
層１６の接続パッド１２に対応する部分に開口部１７を
形成する。次に、下地金属層１５をメッキ電流路として
金、銅、半田等の電解メッキを行うことにより、メッキ
レジスト層１６の開口部１７内の下地金属層１５の上面
に金、銅、半田等からなる柱状電極１８を形成する。こ
の場合、メッキレジスト層１６の厚さが１１０μｍ程度
であるので、柱状電極１８の高さが１００μｍ程度とな
るようにする。次に、メッキレジスト層１６を剥離す
る。次に、柱状電極１８をマスクとして下地金属層１５
の不要な部分をエッチングして除去すると、図４に示す
ように、柱状電極１８下にのみ下地金属層１５が残存さ
れる。
【００１１】次に、図５に示すように、シリコン基板１
の上面側にエポキシ樹脂やポリイミド等からなる封止膜
１９を形成する。この状態において、柱状電極１８の上
面が封止膜１９によって覆われた場合には、表面を適宜
に研磨することにより、柱状電極１８の上面を露出させ
る。次に、ダイシング工程を経ると、個々の半導体チッ
プ（半導体装置）１０が得られる。
の上面側にエポキシ樹脂やポリイミド等からなる封止膜
１９を形成する。この状態において、柱状電極１８の上
面が封止膜１９によって覆われた場合には、表面を適宜
に研磨することにより、柱状電極１８の上面を露出させ
る。次に、ダイシング工程を経ると、個々の半導体チッ
プ（半導体装置）１０が得られる。
【００１２】このようにして得られた半導体装置１０で
は、上述のように、厚さ１１０μｍ程度のドライフィル
ムレジストからなるメッキレジスト層１６を用いて柱状
電極１８を形成しているので、柱状電極１８の高さを１
００μｍ程度となるようにすることができる。しかも、
ドライフィルムレジストとして、金属不純物含有量が、
Ｎａで１００ｐｐｂ程度以下、Ｋで５０ｐｐｂ程度以
下、Ｃａで５０ｐｐｂ程度以下、Ｃｕで５０ｐｐｂ程度
以下というように、従来の市販のドライフィルムレジス
トと比較して、約１／１０以下のものを用いているの
で、メッキレジスト層１６を剥離した後において、柱状
電極１８に付着する金属不純物の量がかなり少なくな
り、この結果柱状電極１８のピッチを小さくしても、金
属不純物の付着に起因する絶縁不良が発生しないように
することができる。
は、上述のように、厚さ１１０μｍ程度のドライフィル
ムレジストからなるメッキレジスト層１６を用いて柱状
電極１８を形成しているので、柱状電極１８の高さを１
００μｍ程度となるようにすることができる。しかも、
ドライフィルムレジストとして、金属不純物含有量が、
Ｎａで１００ｐｐｂ程度以下、Ｋで５０ｐｐｂ程度以
下、Ｃａで５０ｐｐｂ程度以下、Ｃｕで５０ｐｐｂ程度
以下というように、従来の市販のドライフィルムレジス
トと比較して、約１／１０以下のものを用いているの
で、メッキレジスト層１６を剥離した後において、柱状
電極１８に付着する金属不純物の量がかなり少なくな
り、この結果柱状電極１８のピッチを小さくしても、金
属不純物の付着に起因する絶縁不良が発生しないように
することができる。
【００１３】次に、図５に示す半導体装置１０を回路基
板上に搭載した場合について、図６を参照して説明す
る。半導体装置１０の柱状電極１８の露出面側は、回路
基板２１上に異方性導電接着剤２３を介して搭載されて
いる。この場合、回路基板２１の上面の所定の箇所には
接続パッド２２が設けられている。異方性導電接着剤２
３は、絶縁性接着剤２４中に導電性粒子２５をほぼ均一
に混入したものからなっている。そして、半導体装置１
０の柱状電極１８の露出面は、回路基板２１の接続パッ
ド２２に導電性粒子２５を介して導電接続されている。
また、半導体装置１０の柱状電極１８の露出面を含む封
止膜１９の下面は、回路基板２１の上面に絶縁性接着剤
２４を介して接合されている。
板上に搭載した場合について、図６を参照して説明す
る。半導体装置１０の柱状電極１８の露出面側は、回路
基板２１上に異方性導電接着剤２３を介して搭載されて
いる。この場合、回路基板２１の上面の所定の箇所には
接続パッド２２が設けられている。異方性導電接着剤２
３は、絶縁性接着剤２４中に導電性粒子２５をほぼ均一
に混入したものからなっている。そして、半導体装置１
０の柱状電極１８の露出面は、回路基板２１の接続パッ
ド２２に導電性粒子２５を介して導電接続されている。
また、半導体装置１０の柱状電極１８の露出面を含む封
止膜１９の下面は、回路基板２１の上面に絶縁性接着剤
２４を介して接合されている。
【００１４】（第２実施形態、再配線の形成）次に、こ
の発明の第２実施形態（ＢＧＡ(Ball Grid Array)に適
用した場合）について、図７〜図１４を順に参照して説
明する。まず、図７に示すように、ウエハ状態のシリコ
ン基板（半導体基板）３１上に接続パッド３２が形成さ
れ、その上面において接続パッド３２の中央部を除く部
分に保護膜（パッシベーション膜）３３が形成され、接
続パッド３２の中央部が保護膜３３に形成された開口部
３４を介して露出されたものを用意する。
の発明の第２実施形態（ＢＧＡ(Ball Grid Array)に適
用した場合）について、図７〜図１４を順に参照して説
明する。まず、図７に示すように、ウエハ状態のシリコ
ン基板（半導体基板）３１上に接続パッド３２が形成さ
れ、その上面において接続パッド３２の中央部を除く部
分に保護膜（パッシベーション膜）３３が形成され、接
続パッド３２の中央部が保護膜３３に形成された開口部
３４を介して露出されたものを用意する。
【００１５】次に、図８に示すように、上面全体に下地
金属層３５を形成する。次に、下地金属層３５の上面に
アクリル系樹脂等の感光性樹脂からなるドライフィルム
レジストをラミネートしてメッキレジスト層３６を形成
する。この場合も、ドライフィルムレジストとしては、
金属不純物含有量が、Ｎａで１００ｐｐｂ程度以下、Ｋ
で５０ｐｐｂ程度以下、Ｃａで５０ｐｐｂ程度以下、Ｃ
ｕで５０ｐｐｂ程度以下となっているものを用いる。メ
ッキレジスト層３６は再配線を形成するためのものであ
るので、その厚さをあまり厚くする必要はなく、例えば
５〜５０μｍ程度としてもよく、好ましくは５〜１５μ
ｍ程度としてよい。
金属層３５を形成する。次に、下地金属層３５の上面に
アクリル系樹脂等の感光性樹脂からなるドライフィルム
レジストをラミネートしてメッキレジスト層３６を形成
する。この場合も、ドライフィルムレジストとしては、
金属不純物含有量が、Ｎａで１００ｐｐｂ程度以下、Ｋ
で５０ｐｐｂ程度以下、Ｃａで５０ｐｐｂ程度以下、Ｃ
ｕで５０ｐｐｂ程度以下となっているものを用いる。メ
ッキレジスト層３６は再配線を形成するためのものであ
るので、その厚さをあまり厚くする必要はなく、例えば
５〜５０μｍ程度としてもよく、好ましくは５〜１５μ
ｍ程度としてよい。
【００１６】次に、図９に示すように、メッキレジスト
層３６の所定の箇所に再配線用の開口部３７を形成す
る。次に、下地金属層３５をメッキ電流路として金や銅
等の電解メッキを行うことにより、メッキレジスト層３
６の開口部３７内の下地金属層３５の上面に金や銅等か
らなる再配線３８を形成する。次に、メッキレジスト層
３６を剥離する。次に、再配線３８をマスクとして下地
金属層３５の不要な部分をエッチングして除去すると、
図１０に示すように、再配線３８下にのみ下地金属層３
５が残存される。この状態では、再配線３８は下地金属
層３５を介して接続パッド３２と接続されている。
層３６の所定の箇所に再配線用の開口部３７を形成す
る。次に、下地金属層３５をメッキ電流路として金や銅
等の電解メッキを行うことにより、メッキレジスト層３
６の開口部３７内の下地金属層３５の上面に金や銅等か
らなる再配線３８を形成する。次に、メッキレジスト層
３６を剥離する。次に、再配線３８をマスクとして下地
金属層３５の不要な部分をエッチングして除去すると、
図１０に示すように、再配線３８下にのみ下地金属層３
５が残存される。この状態では、再配線３８は下地金属
層３５を介して接続パッド３２と接続されている。
【００１７】次に、図１１に示すように、上面全体にエ
ポキシ樹脂やポリイミド等からなる封止膜３９を再配線
３８の上面を十分に覆うように形成する。次に、封止膜
３９の所定の箇所に開口部４０を形成する。次に、上面
全体に下地金属層４１を形成する。次に、下地金属層４
１の上面に液状のレジストからなるメッキレジスト層４
２を形成する。このメッキレジスト層４２は、後で説明
するように、接続パッドを形成するためのものであるの
で、その厚さをあまり厚くする必要はない。
ポキシ樹脂やポリイミド等からなる封止膜３９を再配線
３８の上面を十分に覆うように形成する。次に、封止膜
３９の所定の箇所に開口部４０を形成する。次に、上面
全体に下地金属層４１を形成する。次に、下地金属層４
１の上面に液状のレジストからなるメッキレジスト層４
２を形成する。このメッキレジスト層４２は、後で説明
するように、接続パッドを形成するためのものであるの
で、その厚さをあまり厚くする必要はない。
【００１８】次に、図１２に示すように、メッキレジス
ト層４１の封止膜３９の開口部４０に対応する部分に開
口部４３を形成する。次に、下地金属層４１をメッキ電
流路として金、銅、半田等の電解メッキを行うことによ
り、メッキレジスト層４１の開口部４３内の下地金属層
４１の上面に金、銅、半田等からなる接続パッド４４を
形成する。この場合の接続パッド４４はランドを有する
構造となる。次に、メッキレジスト層４２を剥離する。
次に、接続パッド４４をマスクとして下地金属層４１の
不要な部分をエッチングして除去すると、図１３に示す
ように、接続パッド４４下にのみ下地金属層４１が残存
される。この状態では、接続パッド４４は下地金属層４
１を介して再配線３８と接続されている。
ト層４１の封止膜３９の開口部４０に対応する部分に開
口部４３を形成する。次に、下地金属層４１をメッキ電
流路として金、銅、半田等の電解メッキを行うことによ
り、メッキレジスト層４１の開口部４３内の下地金属層
４１の上面に金、銅、半田等からなる接続パッド４４を
形成する。この場合の接続パッド４４はランドを有する
構造となる。次に、メッキレジスト層４２を剥離する。
次に、接続パッド４４をマスクとして下地金属層４１の
不要な部分をエッチングして除去すると、図１３に示す
ように、接続パッド４４下にのみ下地金属層４１が残存
される。この状態では、接続パッド４４は下地金属層４
１を介して再配線３８と接続されている。
【００１９】次に、図１４に示すように、接続パッド４
４の上面側に半田ボール４５を形成する。半田ボール４
５の形成方法としては、半田ボールの転写、溶融半田の
印刷、溶融半田のディスペンサによる塗布、溶融半田の
所謂インクジェット方式による飛着等のいずれであって
もよい。次に、ダイシング工程を経ると、個々のＢＧＡ
（半導体装置）３０が得られる。
４の上面側に半田ボール４５を形成する。半田ボール４
５の形成方法としては、半田ボールの転写、溶融半田の
印刷、溶融半田のディスペンサによる塗布、溶融半田の
所謂インクジェット方式による飛着等のいずれであって
もよい。次に、ダイシング工程を経ると、個々のＢＧＡ
（半導体装置）３０が得られる。
【００２０】このようにして得られた半導体装置３０で
は、上述のように、メッキレジスト層３６を形成するた
めのドライフィルムレジストとして、金属不純物含有量
が、Ｎａで１００ｐｐｂ程度以下、Ｋで５０ｐｐｂ程度
以下、Ｃａで５０ｐｐｂ程度以下、Ｃｕで５０ｐｐｂ程
度以下というように、従来の市販のドライフィルムレジ
ストと比較して、約１／１０以下のものを用いているの
で、メッキレジスト層３６を剥離した後において、再配
線３８に付着する金属不純物の量がかなり少なくなり、
この結果再配線３８のピッチを小さくしても、金属不純
物の付着に起因する絶縁不良が発生しないようにするこ
とができる。
は、上述のように、メッキレジスト層３６を形成するた
めのドライフィルムレジストとして、金属不純物含有量
が、Ｎａで１００ｐｐｂ程度以下、Ｋで５０ｐｐｂ程度
以下、Ｃａで５０ｐｐｂ程度以下、Ｃｕで５０ｐｐｂ程
度以下というように、従来の市販のドライフィルムレジ
ストと比較して、約１／１０以下のものを用いているの
で、メッキレジスト層３６を剥離した後において、再配
線３８に付着する金属不純物の量がかなり少なくなり、
この結果再配線３８のピッチを小さくしても、金属不純
物の付着に起因する絶縁不良が発生しないようにするこ
とができる。
【００２１】次に、図１４に示す半導体装置３０を回路
基板上に搭載した場合について、図１５を参照して説明
する。半導体装置３０の半田ボール４５は、回路基板５
１の上面の所定の箇所に設けられた接続パッド５２に接
合されている。
基板上に搭載した場合について、図１５を参照して説明
する。半導体装置３０の半田ボール４５は、回路基板５
１の上面の所定の箇所に設けられた接続パッド５２に接
合されている。
【００２２】なお、上記実施形態では、柱状電極１８及
び再配線３８を電解メッキによって形成した場合につい
て説明したが、これに限らず、無電解メッキによって形
成するようにしてもよく、また導電ペーストの印刷によ
って形成するようにしてもよい。
び再配線３８を電解メッキによって形成した場合につい
て説明したが、これに限らず、無電解メッキによって形
成するようにしてもよく、また導電ペーストの印刷によ
って形成するようにしてもよい。
【００２３】また、上記第２実施形態では、接続パッド
４４を電解メッキによって形成した場合について説明し
たが、これに限定されるものではない。例えば、接続パ
ッド４４を無電解メッキによって形成するようにしても
よい。この場合、メッキ処理時間を長くすると、ランド
を有する接続パッドを形成することができる。また、封
止膜３９をマスクとしてその開口部４０内に導電ペース
トを印刷により塗布し、この導電ペーストを乾燥した後
に、専用のマスクを用いて導電ペーストを印刷により塗
布してランドを形成するようにしてもよい。
４４を電解メッキによって形成した場合について説明し
たが、これに限定されるものではない。例えば、接続パ
ッド４４を無電解メッキによって形成するようにしても
よい。この場合、メッキ処理時間を長くすると、ランド
を有する接続パッドを形成することができる。また、封
止膜３９をマスクとしてその開口部４０内に導電ペース
トを印刷により塗布し、この導電ペーストを乾燥した後
に、専用のマスクを用いて導電ペーストを印刷により塗
布してランドを形成するようにしてもよい。
【００２４】さらに、上記第１実施形態において、図５
を参照して説明すると、柱状電極１８の露出面に半田ボ
ールを形成するようにしてもよい。また、上記第２実施
形態において、図１３に示すように、半田ボールを有し
ない構造としてもよい。この場合、接続パッド４４を、
図４に示すような柱状としてもよく、さらに図５に示す
ような封止膜１９を有するようにしてもよい。
を参照して説明すると、柱状電極１８の露出面に半田ボ
ールを形成するようにしてもよい。また、上記第２実施
形態において、図１３に示すように、半田ボールを有し
ない構造としてもよい。この場合、接続パッド４４を、
図４に示すような柱状としてもよく、さらに図５に示す
ような封止膜１９を有するようにしてもよい。
【００２５】
【発明の効果】以上説明したように、この発明によれ
ば、柱状電極あるいは再配線を有する半導体装置の製造
に際し、前記柱状電極あるいは前記再配線を、金属不純
物含有量がＮａで１００ｐｐｂ以下、Ｋで５０ｐｐｂ以
下、Ｃａで５０ｐｐｂ以下、Ｃｕで５０ｐｐｂ以下であ
るドライフィルムレジストを用いているので、ドライフ
ィルムレジストを用い、且つ、柱状電極のピッチを小さ
くしても、絶縁不良が発生しないようにすることができ
る。
ば、柱状電極あるいは再配線を有する半導体装置の製造
に際し、前記柱状電極あるいは前記再配線を、金属不純
物含有量がＮａで１００ｐｐｂ以下、Ｋで５０ｐｐｂ以
下、Ｃａで５０ｐｐｂ以下、Ｃｕで５０ｐｐｂ以下であ
るドライフィルムレジストを用いているので、ドライフ
ィルムレジストを用い、且つ、柱状電極のピッチを小さ
くしても、絶縁不良が発生しないようにすることができ
る。
【図１】この発明の第１実施形態における半導体装置の
製造に際し、当初用意したものの一部の断面図。
製造に際し、当初用意したものの一部の断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に示す半導体装置を回路基板上に搭載した
状態の一部を示す断面図。
状態の一部を示す断面図。
【図７】この発明の第２実施形態における半導体装置の
製造に際し、当初用意したものの一部の断面図。
製造に際し、当初用意したものの一部の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に示す半導体装置を回路基板上に搭載
した状態の一部を示す断面図。
した状態の一部を示す断面図。
【図１６】従来の半導体装置の一例の製造に際し、当初
用意したものの一部の断面図。
用意したものの一部の断面図。
【図１７】図１６に続く製造工程の断面図。
【図１８】図１７に続く製造工程の断面図。
【図１９】図１８に続く製造工程の断面図。
【図２０】図１９に続く製造工程の断面図。
１１ シリコン基板
１２ 接続パッド
１３ 保護膜
１４ 開口部
１５ 下地金属層
１６ メッキレジスト層
１７ 開口部
１８ 柱状電極
１９ 封止膜
Claims (4)
- 【請求項１】 柱状電極あるいは再配線を有する半導体
装置の製造に際し、前記柱状電極あるいは前記再配線
を、金属不純物含有量がＮａで１００ｐｐｂ以下、Ｋで
５０ｐｐｂ以下、Ｃａで５０ｐｐｂ以下、Ｃｕで５０ｐ
ｐｂ以下であるドライフィルムレジストを用いて形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の発明において、前記ドラ
イフィルムレジストの厚さは５〜１５０μｍであること
を特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の発明において、前記ドラ
イフィルムレジストは、半導体基板の上面全体に形成さ
れた下地金属層上にラミネートされ、前記柱状電極また
は前記再配線は、前記下地金属層を電流路とするメッキ
により形成することを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項３記載の発明において、前記柱状
電極または前記再配線を形成した後、前記柱状電極ある
いは前記再配線を封止膜で覆うことを特徴とする半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37624398A JP3424164B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
| US09/459,019 US6140155A (en) | 1998-12-24 | 1999-12-10 | Method of manufacturing semiconductor device using dry photoresist film |
| KR1019990057363A KR100325374B1 (ko) | 1998-12-24 | 1999-12-14 | 반도체장치의 제조방법 |
| TW088122428A TW436944B (en) | 1998-12-24 | 1999-12-20 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37624398A JP3424164B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195890A JP2000195890A (ja) | 2000-07-14 |
| JP3424164B2 true JP3424164B2 (ja) | 2003-07-07 |
Family
ID=18506813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37624398A Expired - Fee Related JP3424164B2 (ja) | 1998-12-24 | 1998-12-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3424164B2 (ja) |
| KR (1) | KR100325374B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JP2004349361A (ja) * | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2007220870A (ja) * | 2006-02-16 | 2007-08-30 | Casio Comput Co Ltd | 半導体基板および半導体素子の製造方法 |
| CN203536403U (zh) | 2010-08-18 | 2014-04-09 | 株式会社村田制作所 | Esd保护器件 |
| JP5503590B2 (ja) * | 2011-04-28 | 2014-05-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1998
- 1998-12-24 JP JP37624398A patent/JP3424164B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-14 KR KR1019990057363A patent/KR100325374B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100325374B1 (ko) | 2002-03-06 |
| KR20000048117A (ko) | 2000-07-25 |
| JP2000195890A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721559B2 (en) | Integrated circuit package pad and methods of forming | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| US7399683B2 (en) | Manufacturing method of semiconductor device | |
| TWI654723B (zh) | 封裝結構之製法 | |
| JP3999720B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010070217A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20060006544A1 (en) | Method of forming a micro solder ball for use in C4 bonding process | |
| US20130161814A1 (en) | Semiconductor chip with offset pads | |
| US8415796B2 (en) | Semiconductor device having a multilayer structure | |
| US6136689A (en) | Method of forming a micro solder ball for use in C4 bonding process | |
| JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3424164B2 (ja) | 半導体装置の製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI839093B (zh) | 電子結構之製法 | |
| TWI843675B (zh) | 電子封裝件及其電子結構 | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |