JP2001148393A - バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001148393A JP2001148393A JP32915699A JP32915699A JP2001148393A JP 2001148393 A JP2001148393 A JP 2001148393A JP 32915699 A JP32915699 A JP 32915699A JP 32915699 A JP32915699 A JP 32915699A JP 2001148393 A JP2001148393 A JP 2001148393A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- bump
- solution
- pad
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 所望な幅でバンプを形成することができるバ
ンプの形成方法、半導体装置及びその製造方法、回路基
板並びに電子機器を提供することにある。 【解決手段】 バンプの形成方法は、パッド１２上に強
アルカリ性の第１の溶液を使用するジンケート処理によ
って金属皮膜１６を形成する第１工程と、金属皮膜１６
を露出させる貫通穴２２が形成されたレジスト層２０を
形成する第２工程と、酸性の第２の溶液を使用する無電
解メッキによって貫通穴２２内に金属層２４を形成する
第３工程と、を含む。
ンプの形成方法、半導体装置及びその製造方法、回路基
板並びに電子機器を提供することにある。 【解決手段】 バンプの形成方法は、パッド１２上に強
アルカリ性の第１の溶液を使用するジンケート処理によ
って金属皮膜１６を形成する第１工程と、金属皮膜１６
を露出させる貫通穴２２が形成されたレジスト層２０を
形成する第２工程と、酸性の第２の溶液を使用する無電
解メッキによって貫通穴２２内に金属層２４を形成する
第３工程と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプの形成方
法、半導体装置及びその製造方法、回路基板並びに電子
機器に関する。
法、半導体装置及びその製造方法、回路基板並びに電子
機器に関する。
【０００２】
【発明の背景】従来、半導体チップのＡｌパッドにバン
プを形成するときには、電解メッキを用いてＡｕなどの
金属を形成していた。しかし、電解メッキは下地電極の
形成工程やエッチング工程を必要とし、その結果プロセ
スが煩雑になり、更にコストも高くなる問題があった。
そこで、下地電極が必要ない無電解メッキが注目されて
いる。
プを形成するときには、電解メッキを用いてＡｕなどの
金属を形成していた。しかし、電解メッキは下地電極の
形成工程やエッチング工程を必要とし、その結果プロセ
スが煩雑になり、更にコストも高くなる問題があった。
そこで、下地電極が必要ない無電解メッキが注目されて
いる。
【０００３】しかしながら、無電解メッキでは、金属が
高さ方向のみならず幅方向にも成長する（等方成長す
る）ため、バンプの幅が、Ａｌパッドの幅を超えてしま
い、狭ピッチのＡｌパッドに対応してバンプを形成する
ことができなかった。
高さ方向のみならず幅方向にも成長する（等方成長す
る）ため、バンプの幅が、Ａｌパッドの幅を超えてしま
い、狭ピッチのＡｌパッドに対応してバンプを形成する
ことができなかった。
【０００４】本発明は、この問題点を解決するためのも
のであり、その目的は、所望な幅でバンプを形成するこ
とができるバンプの形成方法、半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。
のであり、その目的は、所望な幅でバンプを形成するこ
とができるバンプの形成方法、半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係るバン
プの形成方法は、第１の溶液によりパッド上に金属皮膜
を形成する第１工程と、前記金属皮膜の少なくとも一部
を露出させる貫通穴が形成されたレジスト層を形成する
第２工程と、第２の溶液により、前記貫通穴内に金属層
を形成する第３工程と、を少なくとも有する。
プの形成方法は、第１の溶液によりパッド上に金属皮膜
を形成する第１工程と、前記金属皮膜の少なくとも一部
を露出させる貫通穴が形成されたレジスト層を形成する
第２工程と、第２の溶液により、前記貫通穴内に金属層
を形成する第３工程と、を少なくとも有する。
【０００６】本発明によれば、パッド上に金属皮膜を形
成し、貫通穴内に金属層を形成することで、バンプを形
成することができる。金属層は、レジスト層の貫通穴内
に形成するので、貫通穴の大きさに応じた形状で、すな
わち所望の幅で形成することができる。
成し、貫通穴内に金属層を形成することで、バンプを形
成することができる。金属層は、レジスト層の貫通穴内
に形成するので、貫通穴の大きさに応じた形状で、すな
わち所望の幅で形成することができる。
【０００７】（２）このバンプの形成方法において、前
記第１の溶液は、前記レジスト層を溶解する特性を有
し、前記第２の溶液は、前記第１の溶液と比較して前記
レジスト層を溶解しにくい特性を有するバンプの形成方
法。
記第１の溶液は、前記レジスト層を溶解する特性を有
し、前記第２の溶液は、前記第１の溶液と比較して前記
レジスト層を溶解しにくい特性を有するバンプの形成方
法。
【０００８】これによれば、第１工程で、レジスト層を
溶解する第１の溶液を使用するが、レジスト層は、第１
工程が終わってから形成するので、問題が生じない。第
３工程では、レジスト層を溶解しにくい第２の溶液を使
用するので、貫通穴内に金属層を形成することができ
る。
溶解する第１の溶液を使用するが、レジスト層は、第１
工程が終わってから形成するので、問題が生じない。第
３工程では、レジスト層を溶解しにくい第２の溶液を使
用するので、貫通穴内に金属層を形成することができ
る。
【０００９】（３）このバンプの形成方法において、前
記金属皮膜上に下地層を形成した後、前記金属層を形成
してもよい。
記金属皮膜上に下地層を形成した後、前記金属層を形成
してもよい。
【００１０】（４）このバンプの形成方法において、前
記金属層を、複数の層により形成してもよい。
記金属層を、複数の層により形成してもよい。
【００１１】（５）このバンプの形成方法において、前
記金属層を、ニッケル、金、ニッケル及び金の混合物の
いずれかにより形成してもよい。
記金属層を、ニッケル、金、ニッケル及び金の混合物の
いずれかにより形成してもよい。
【００１２】（６）このバンプの形成方法において、前
記金属層を、無電解メッキにより形成してもよい。
記金属層を、無電解メッキにより形成してもよい。
【００１３】（７）このバンプの形成方法において、前
記貫通穴は、前記パッドの外周を超えない形状で形成さ
れていてもよい。
記貫通穴は、前記パッドの外周を超えない形状で形成さ
れていてもよい。
【００１４】こうすることで、パッドの外周を超えない
ように金属層を形成することができる。したがって、狭
ピッチで設けられた複数のパッドのそれぞれに、バンプ
を形成することができる。
ように金属層を形成することができる。したがって、狭
ピッチで設けられた複数のパッドのそれぞれに、バンプ
を形成することができる。
【００１５】（８）このバンプの形成方法において、前
記パッドは、パッシベーション膜によって外周端部が覆
われてなり、前記パッシベーション膜は、前記パッドの
中央部上に開口部が形成されてなり、前記貫通穴を、前
記パッドの周縁よりも内側であって、前記パッシベーシ
ョン膜の前記開口部よりも外側に形成してもよい。
記パッドは、パッシベーション膜によって外周端部が覆
われてなり、前記パッシベーション膜は、前記パッドの
中央部上に開口部が形成されてなり、前記貫通穴を、前
記パッドの周縁よりも内側であって、前記パッシベーシ
ョン膜の前記開口部よりも外側に形成してもよい。
【００１６】（９）このバンプの形成方法において、前
記レジスト層を除去する第４工程をさらに含んでもよ
い。
記レジスト層を除去する第４工程をさらに含んでもよ
い。
【００１７】（１０）このバンプの形成方法において、
前記第１の溶液は、前記第２の溶液よりもアルカリ性が
高く、前記レジスト層を、アルカリ性の溶液に溶解され
る物質で形成してもよい。
前記第１の溶液は、前記第２の溶液よりもアルカリ性が
高く、前記レジスト層を、アルカリ性の溶液に溶解され
る物質で形成してもよい。
【００１８】（１１）このバンプの形成方法において、
前記パッドの表面は、アルミニウムからなり、前記第１
の無電解メッキでは、前記第１の溶液を使用して、前記
アルミニウムに対するジンケート処理を行ってもよい。
前記パッドの表面は、アルミニウムからなり、前記第１
の無電解メッキでは、前記第１の溶液を使用して、前記
アルミニウムに対するジンケート処理を行ってもよい。
【００１９】（１２）本発明に係る半導体装置の製造方
法は、上記方法で、前記金属層を含むバンプを形成する
工程を含む。
法は、上記方法で、前記金属層を含むバンプを形成する
工程を含む。
【００２０】（１３）本発明に係る半導体装置は、上記
方法で製造されたものである。
方法で製造されたものである。
【００２１】（１４）本発明に係る回路基板には、上記
半導体装置が搭載されている。
半導体装置が搭載されている。
【００２２】（１５）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２３】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００２４】図１〜図３（Ｃ）は、本発明を適用した実
施の形態に係るバンプの形成方法を示す図である。本実
施の形態では、半導体チップにバンプを形成する例を説
明するが、本発明に係るバンプの形成方法は、これに限
定されるものではなく、配線パターンにバンプを形成す
るときに適用してもよい。その場合、配線パターンのラ
ンドがパッドに相当する。
施の形態に係るバンプの形成方法を示す図である。本実
施の形態では、半導体チップにバンプを形成する例を説
明するが、本発明に係るバンプの形成方法は、これに限
定されるものではなく、配線パターンにバンプを形成す
るときに適用してもよい。その場合、配線パターンのラ
ンドがパッドに相当する。
【００２５】本実施の形態では、図１に示すように、半
導体チップ１０を用意する。半導体チップ１０は、複数
のパッド１２を有する。パッド１２は、半導体チップ１
０の内部に形成された集積回路の電極となる。パッド１
２は、半導体チップ１０の端部に並んでいても、半導体
チップ１０の中央部に並んでいても良い。また、パッド
１２は、半導体チップの１０が矩形をなすときに平行な
２辺の端部に沿って並んでいても、４辺の端部に並んで
いても良い。各パッド１２は、半導体チップ１０に薄く
平らに形成されていることが多いが、側面又は縦断面の
形状は限定されず、半導体チップ１０の面と面一になっ
ていてもよい。パッド１２は例えばアルミニウムなどで
形成される。また、パッド１２の平面形状も特に限定さ
れず、円形であっても矩形であってもよい。パッド１２
の一部を避けて半導体チップ１０には、パッシベーショ
ン膜１４が形成されていることが多い。詳しくは、パッ
シベーション膜１４は、パッド１２の外周端部を覆って
形成され、パッド１２の中央部に開口部が形成されてな
る。パッシベーション膜１４は、例えば、ＳｉＯ2、Ｓ
ｉＮ、ポリイミド樹脂などで形成することができる。
導体チップ１０を用意する。半導体チップ１０は、複数
のパッド１２を有する。パッド１２は、半導体チップ１
０の内部に形成された集積回路の電極となる。パッド１
２は、半導体チップ１０の端部に並んでいても、半導体
チップ１０の中央部に並んでいても良い。また、パッド
１２は、半導体チップの１０が矩形をなすときに平行な
２辺の端部に沿って並んでいても、４辺の端部に並んで
いても良い。各パッド１２は、半導体チップ１０に薄く
平らに形成されていることが多いが、側面又は縦断面の
形状は限定されず、半導体チップ１０の面と面一になっ
ていてもよい。パッド１２は例えばアルミニウムなどで
形成される。また、パッド１２の平面形状も特に限定さ
れず、円形であっても矩形であってもよい。パッド１２
の一部を避けて半導体チップ１０には、パッシベーショ
ン膜１４が形成されていることが多い。詳しくは、パッ
シベーション膜１４は、パッド１２の外周端部を覆って
形成され、パッド１２の中央部に開口部が形成されてな
る。パッシベーション膜１４は、例えば、ＳｉＯ2、Ｓ
ｉＮ、ポリイミド樹脂などで形成することができる。
【００２６】あるいは、一般的なパッシベーション膜１
４とは異なる絶縁層を、半導体チップ１０におけるパッ
ド１２を有する面に設けてもよい。その絶縁層は、半導
体チップ１０を保護し、実装時のハンダを溶融するとき
の耐熱性も有することが好ましい。絶縁層は、半導体装
置が回路基板に実装されたときに、半導体チップと、実
装される回路基板との熱膨張係数の差によって生じる応
力を緩和できる程度にヤング率が低いことが好ましい。
そのためには、絶縁層を、例えばポリイミド樹脂で形成
してもよい。また、絶縁層の厚さは必要に応じて自由に
決めることができる。
４とは異なる絶縁層を、半導体チップ１０におけるパッ
ド１２を有する面に設けてもよい。その絶縁層は、半導
体チップ１０を保護し、実装時のハンダを溶融するとき
の耐熱性も有することが好ましい。絶縁層は、半導体装
置が回路基板に実装されたときに、半導体チップと、実
装される回路基板との熱膨張係数の差によって生じる応
力を緩和できる程度にヤング率が低いことが好ましい。
そのためには、絶縁層を、例えばポリイミド樹脂で形成
してもよい。また、絶縁層の厚さは必要に応じて自由に
決めることができる。
【００２７】（第１工程）図２（Ａ）に示すように、パ
ッド１２上に、図示しない第１の溶液を使用して、金属
皮膜１６を形成する。例えば、パッド１２がアルミニウ
ムで形成されている場合には、第１の溶液を使用して、
パッド１２上にジンケート処理を施してアルミニウム上
の表面を亜鉛に置換析出させる。こうして、亜鉛からな
る金属皮膜１６を形成する。ここで使用される第１の溶
液は、アルカリ性（ｐＨ７以上）であり、アルカリ性が
高く（強アルカリ）てもよい。アルカリ性の溶液は、後
述するレジスト層２０を溶解する。しかし、本実施の形
態では、第１の溶液を使用するときにはレジスト層２０
が形成されていないので、その溶解の問題が生じない。
ッド１２上に、図示しない第１の溶液を使用して、金属
皮膜１６を形成する。例えば、パッド１２がアルミニウ
ムで形成されている場合には、第１の溶液を使用して、
パッド１２上にジンケート処理を施してアルミニウム上
の表面を亜鉛に置換析出させる。こうして、亜鉛からな
る金属皮膜１６を形成する。ここで使用される第１の溶
液は、アルカリ性（ｐＨ７以上）であり、アルカリ性が
高く（強アルカリ）てもよい。アルカリ性の溶液は、後
述するレジスト層２０を溶解する。しかし、本実施の形
態では、第１の溶液を使用するときにはレジスト層２０
が形成されていないので、その溶解の問題が生じない。
【００２８】必要であれば、図２（Ｂ）に示すように、
金属皮膜１６上に下地層１８を形成する。下地層１８
は、薄く形成する。例えば、パッシベーション膜１４の
一部がパッド１２の上に載っている場合、パッシベーシ
ョン膜１４の厚みを超えない厚みで下地層１８を形成す
る。その工程では、後述する第２の溶液を使用した無電
解メッキを適用してもよい。また、下地層１８を、バン
プを構成する金属層と同じ金属で形成してもよい。例え
ば、パッド１２（金属薄膜１６）を無電解ニッケルメッ
キ液（第２の溶液）中に浸し、亜鉛からなる金属薄膜１
６とニッケルの置換反応を経てニッケルを堆積して下地
層１８を形成してもよい。
金属皮膜１６上に下地層１８を形成する。下地層１８
は、薄く形成する。例えば、パッシベーション膜１４の
一部がパッド１２の上に載っている場合、パッシベーシ
ョン膜１４の厚みを超えない厚みで下地層１８を形成す
る。その工程では、後述する第２の溶液を使用した無電
解メッキを適用してもよい。また、下地層１８を、バン
プを構成する金属層と同じ金属で形成してもよい。例え
ば、パッド１２（金属薄膜１６）を無電解ニッケルメッ
キ液（第２の溶液）中に浸し、亜鉛からなる金属薄膜１
６とニッケルの置換反応を経てニッケルを堆積して下地
層１８を形成してもよい。
【００２９】（第２工程）図２（Ｃ）に示すように、レ
ジスト層２０を形成する。本実施の形態では、半導体チ
ップ１０のパッド１２が形成された面にレジスト層２０
を形成する。レジスト層２０は、アルカリ性の溶液に溶
解される物質で形成してもよい。レジスト層２０には、
金属皮膜１６もしくは下地層１８の少なくとも一部を露
出させる貫通穴２２が形成されている。貫通穴２２は、
パッド１２の外周を超えない平面形状で形成することが
好ましい。貫通穴２２は、半導体チップ１０の面に対し
て垂直に立ち上がる壁面にて形成されることが好まし
い。こうすることで、垂直に立ち上がるバンプを形成す
ることができる。
ジスト層２０を形成する。本実施の形態では、半導体チ
ップ１０のパッド１２が形成された面にレジスト層２０
を形成する。レジスト層２０は、アルカリ性の溶液に溶
解される物質で形成してもよい。レジスト層２０には、
金属皮膜１６もしくは下地層１８の少なくとも一部を露
出させる貫通穴２２が形成されている。貫通穴２２は、
パッド１２の外周を超えない平面形状で形成することが
好ましい。貫通穴２２は、半導体チップ１０の面に対し
て垂直に立ち上がる壁面にて形成されることが好まし
い。こうすることで、垂直に立ち上がるバンプを形成す
ることができる。
【００３０】貫通穴２２は、パッド１２を覆ってレジス
ト層２０を形成し、フォトリソグラフィ技術を適用して
形成してもよい。すなわち、マスクを介して感光性のレ
ジスト層２０にエネルギーを照射、現像して貫通穴２２
を形成してもよい。このときに、レジスト層２０はポジ
型及びネガ型レジストであることを問わない。または、
非感光性のレジスト層２０をエッチングして貫通穴２２
を形成してもよい。
ト層２０を形成し、フォトリソグラフィ技術を適用して
形成してもよい。すなわち、マスクを介して感光性のレ
ジスト層２０にエネルギーを照射、現像して貫通穴２２
を形成してもよい。このときに、レジスト層２０はポジ
型及びネガ型レジストであることを問わない。または、
非感光性のレジスト層２０をエッチングして貫通穴２２
を形成してもよい。
【００３１】（第３工程）図３（Ａ）に示すように、貫
通穴２２内に金属層２４を形成する。貫通穴２２は、パ
ッド１２の外周を超えない平面形状をなすので、金属層
２４はパッド１２の上方に形成される。詳しくは、パッ
ド１２上に形成された金属皮膜１６上、あるいはさらに
その上に形成された下地層１８上に、金属層２４が形成
される。
通穴２２内に金属層２４を形成する。貫通穴２２は、パ
ッド１２の外周を超えない平面形状をなすので、金属層
２４はパッド１２の上方に形成される。詳しくは、パッ
ド１２上に形成された金属皮膜１６上、あるいはさらに
その上に形成された下地層１８上に、金属層２４が形成
される。
【００３２】金属層２４は、第２の溶液を使用した無電
解メッキによって形成する。第２の溶液として無電解ニ
ッケルメッキ液を使用し、金属薄膜１６上、あるいは下
地層１８上にニッケルを堆積して金属層２４を形成す
る。ここで、第２の溶液として、上述した第１の溶液と
比較してレジスト層２０を溶解しにくいものを使用す
る。例えば、レジスト層２０がアルカリ性の溶液に溶解
される物質で形成されるときには、第２の溶液として、
第１の溶液よりもアルカリ性が低いものを使用する。具
体的には、第２の溶液は、弱アルカリであってもよい
が、中性又は酸性の溶液が好ましい。酸性の溶液として
ｐＨ４程度のものを使用することができる。
解メッキによって形成する。第２の溶液として無電解ニ
ッケルメッキ液を使用し、金属薄膜１６上、あるいは下
地層１８上にニッケルを堆積して金属層２４を形成す
る。ここで、第２の溶液として、上述した第１の溶液と
比較してレジスト層２０を溶解しにくいものを使用す
る。例えば、レジスト層２０がアルカリ性の溶液に溶解
される物質で形成されるときには、第２の溶液として、
第１の溶液よりもアルカリ性が低いものを使用する。具
体的には、第２の溶液は、弱アルカリであってもよい
が、中性又は酸性の溶液が好ましい。酸性の溶液として
ｐＨ４程度のものを使用することができる。
【００３３】こうすることで、レジスト層２０を溶解さ
せずに、あるいは溶解の進行を遅らせて、金属層２４を
形成することができる。貫通穴２２の内側に金属層２４
を形成することができるので、貫通穴２２の形状に応じ
て金属層２４を形成することができる。そして、金属が
等方成長する無電解メッキを適用しても、横（幅）方向
への拡がりを抑えて高さ方向に金属層２４を形成するこ
とができる。したがって、狭ピッチで複数のパッド１２
が形成されていても、隣同士のパッド１２のショートを
防止できるバンプを、それぞれのパッド１２に形成する
ことができる。
せずに、あるいは溶解の進行を遅らせて、金属層２４を
形成することができる。貫通穴２２の内側に金属層２４
を形成することができるので、貫通穴２２の形状に応じ
て金属層２４を形成することができる。そして、金属が
等方成長する無電解メッキを適用しても、横（幅）方向
への拡がりを抑えて高さ方向に金属層２４を形成するこ
とができる。したがって、狭ピッチで複数のパッド１２
が形成されていても、隣同士のパッド１２のショートを
防止できるバンプを、それぞれのパッド１２に形成する
ことができる。
【００３４】なお、金属層２４は、ニッケル、金、ニッ
ケル及び金の混合物のいずれかにより形成してもよい。
また、金属層２４は、単一層であっても複数層からなる
ものであってもよい。例えば、ニッケルからなる第１層
の上に、金からなる第２層を設けてもよい。ニッケル層
にさらに金層を形成するには、ニッケル層を無電解金メ
ッキ液に浸せきして、ニッケル層の表面にさらに金層を
形成する。金層を形成することで配線パターン等との電
気的接続をさらに確実にすることができる。一般的に、
ニッケルは金よりも短時間で析出させることができるの
で、金属層２４の全てを金で形成するよりも、第１層
（下層）をニッケルで形成し、第２層（上層又は表面
層）を金で形成することが好ましい。
ケル及び金の混合物のいずれかにより形成してもよい。
また、金属層２４は、単一層であっても複数層からなる
ものであってもよい。例えば、ニッケルからなる第１層
の上に、金からなる第２層を設けてもよい。ニッケル層
にさらに金層を形成するには、ニッケル層を無電解金メ
ッキ液に浸せきして、ニッケル層の表面にさらに金層を
形成する。金層を形成することで配線パターン等との電
気的接続をさらに確実にすることができる。一般的に、
ニッケルは金よりも短時間で析出させることができるの
で、金属層２４の全てを金で形成するよりも、第１層
（下層）をニッケルで形成し、第２層（上層又は表面
層）を金で形成することが好ましい。
【００３５】第１又は第２の溶液中に半導体チップ１０
を浸す場合に、半導体チップの裏面や側面を予め保護膜
で覆ってもよい。また、第１又は第２溶液中に半導体チ
ップ１０を浸す間は光を遮断することが好ましい。これ
によって、溶液に半導体チップ１０を浸したことによっ
て起こる溶液中での電極間の電位変化を防止することが
できる。なお、本実施の形態で無電解メッキで使用した
金属は、一例であって、これに限定されるものではな
く、例えば銅を使用してもよい。
を浸す場合に、半導体チップの裏面や側面を予め保護膜
で覆ってもよい。また、第１又は第２溶液中に半導体チ
ップ１０を浸す間は光を遮断することが好ましい。これ
によって、溶液に半導体チップ１０を浸したことによっ
て起こる溶液中での電極間の電位変化を防止することが
できる。なお、本実施の形態で無電解メッキで使用した
金属は、一例であって、これに限定されるものではな
く、例えば銅を使用してもよい。
【００３６】（第４工程）必要であれば、図３（Ｂ）に
示すように、レジスト層２０を除去する工程を含んでも
よい。
示すように、レジスト層２０を除去する工程を含んでも
よい。
【００３７】以上の工程によって、図３（Ｃ）に示すよ
うに、半導体チップ１０のそれぞれのパッド１２に、金
属層２４からなるバンプを形成することができる。この
半導体チップ１０は、フリップチップとして、基板にフ
ェースダウンボンディングすることができる。その場
合、基板に形成された配線パターン（ランド）と、金属
層２４からなるバンプと、を電気的に接続する。電気的
接続には、異方性導電膜（ＡＣＦ）や異方性導電ペース
ト（ＡＣＰ）等の異方性導電材料を使用して、導電粒子
をバンプと配線パターンとの間に介在させてもよい。あ
るいは、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金
属接合や、絶縁樹脂の収縮力によって、バンプと配線パ
ターン（特にランド）とを電気的に接続してもよい。
うに、半導体チップ１０のそれぞれのパッド１２に、金
属層２４からなるバンプを形成することができる。この
半導体チップ１０は、フリップチップとして、基板にフ
ェースダウンボンディングすることができる。その場
合、基板に形成された配線パターン（ランド）と、金属
層２４からなるバンプと、を電気的に接続する。電気的
接続には、異方性導電膜（ＡＣＦ）や異方性導電ペース
ト（ＡＣＰ）等の異方性導電材料を使用して、導電粒子
をバンプと配線パターンとの間に介在させてもよい。あ
るいは、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金
属接合や、絶縁樹脂の収縮力によって、バンプと配線パ
ターン（特にランド）とを電気的に接続してもよい。
【００３８】なお、本発明は、半導体ウエーハに形成さ
れたパッドにバンプを形成するときに適用してもよい。
すなわち、上述した実施の形態を半導体ウエーハ上にお
いて適用してもよい。
れたパッドにバンプを形成するときに適用してもよい。
すなわち、上述した実施の形態を半導体ウエーハ上にお
いて適用してもよい。
【００３９】（半導体装置・回路基板・電子機器）図４
は、本発明を適用した実施の形態に係る半導体装置を示
す図である。図４に示す半導体装置１は、上述した金属
層２４からなるバンプがパッド１２上に形成された半導
体チップ１０と、配線パターン３２が形成された基板３
０と、複数の外部端子４０と、を含む。
は、本発明を適用した実施の形態に係る半導体装置を示
す図である。図４に示す半導体装置１は、上述した金属
層２４からなるバンプがパッド１２上に形成された半導
体チップ１０と、配線パターン３２が形成された基板３
０と、複数の外部端子４０と、を含む。
【００４０】この例では、半導体チップ１０は、基板３
０に対してフェースダウンボンディングされている。半
導体チップ１０と基板３０とは、異方性導電材料３４に
よって接着されている。そして、金属層（バンプ）２４
と配線パターン３２とは、導電粒子によって電気的に接
続されている。基板３０には、複数の外部端子４０が設
けられている。外部端子４０は、図示しないスルーホー
ルなどを介して配線パターン３２に電気的に接続されて
いる。各外部端子４０は、ハンダボールであってもよ
い。ハンダなどを印刷してリフロー工程を経て外部端子
４０を形成してもよい。外部端子４０はハンダのほかに
銅などによって形成してもよい。また、積極的に外部端
子４０を形成せずにマザーボード実装時にマザーボード
側に塗布されるハンダクリームを利用し、その溶融時の
表面張力で結果的に外部端子を形成してもよい。この半
導体装置は、いわゆるランドグリッドアレイ型の半導体
装置である。
０に対してフェースダウンボンディングされている。半
導体チップ１０と基板３０とは、異方性導電材料３４に
よって接着されている。そして、金属層（バンプ）２４
と配線パターン３２とは、導電粒子によって電気的に接
続されている。基板３０には、複数の外部端子４０が設
けられている。外部端子４０は、図示しないスルーホー
ルなどを介して配線パターン３２に電気的に接続されて
いる。各外部端子４０は、ハンダボールであってもよ
い。ハンダなどを印刷してリフロー工程を経て外部端子
４０を形成してもよい。外部端子４０はハンダのほかに
銅などによって形成してもよい。また、積極的に外部端
子４０を形成せずにマザーボード実装時にマザーボード
側に塗布されるハンダクリームを利用し、その溶融時の
表面張力で結果的に外部端子を形成してもよい。この半
導体装置は、いわゆるランドグリッドアレイ型の半導体
装置である。
【００４１】（変形例）図５は、上述した実施の形態の
変形例に係るバンプの形成方法を説明する図である。図
５に示す例では、図２（Ａ）に示す工程を行った後に、
下地層１８を形成せずに、レジスト層２０を形成する。
変形例に係るバンプの形成方法を説明する図である。図
５に示す例では、図２（Ａ）に示す工程を行った後に、
下地層１８を形成せずに、レジスト層２０を形成する。
【００４２】詳しくは、図２（Ａ）に示す工程と同様
に、電極１２の表面のうち、パッシベーション膜１４の
開口部を介して露出した部分をジンケート液に浸漬し
て、亜鉛の金属皮膜１６を置換形成する。そして、図５
に示すように、レジスト層２０を形成する。ここで、レ
ジスト層２０に形成される貫通穴２２を、パッド１２の
周縁よりも内側であって、パッシベーション膜１４の開
口部よりも外側に形成することが好ましい。すなわち、
パッド１２の径（大きさ）Ａと、パッシベーション膜１
４の開口部の径（大きさ）Ｂと、貫通穴２２の径（大き
さ）Ｃとが、Ｂ＜Ｃ＜Ａの関係を有することが好まし
い。こうすることで、パッド１２上に形成された金属皮
膜１６の表面全体を、貫通穴２２を介して露出させるこ
とができる。
に、電極１２の表面のうち、パッシベーション膜１４の
開口部を介して露出した部分をジンケート液に浸漬し
て、亜鉛の金属皮膜１６を置換形成する。そして、図５
に示すように、レジスト層２０を形成する。ここで、レ
ジスト層２０に形成される貫通穴２２を、パッド１２の
周縁よりも内側であって、パッシベーション膜１４の開
口部よりも外側に形成することが好ましい。すなわち、
パッド１２の径（大きさ）Ａと、パッシベーション膜１
４の開口部の径（大きさ）Ｂと、貫通穴２２の径（大き
さ）Ｃとが、Ｂ＜Ｃ＜Ａの関係を有することが好まし
い。こうすることで、パッド１２上に形成された金属皮
膜１６の表面全体を、貫通穴２２を介して露出させるこ
とができる。
【００４３】その後、金属皮膜１６が形成されたパッド
１２を、ニッケルメッキ液に浸漬し、亜鉛とニッケルの
置換反応を経て、ニッケルのバンプを形成する。その工
程は、下地層１６がないことを除いて、図３（Ａ）及び
図３（Ｂ）に示す工程と同じである。また、必要があれ
ば、ニッケルからなるバンプの上に金メッキを施しても
よい。
１２を、ニッケルメッキ液に浸漬し、亜鉛とニッケルの
置換反応を経て、ニッケルのバンプを形成する。その工
程は、下地層１６がないことを除いて、図３（Ａ）及び
図３（Ｂ）に示す工程と同じである。また、必要があれ
ば、ニッケルからなるバンプの上に金メッキを施しても
よい。
【００４４】この例を適用しても、上述した実施の形態
と同様の効果を達成することができる。また、この例に
よれば、上述したＢ＜Ｃ＜Ａの関係を有するので、置換
形成した金属皮膜（亜鉛）１６の一部がレジスト層２０
に覆われず、金属皮膜１６の表面の全体上にバンプを形
成することができる。したがって、バンプを形成した後
に、アルカリ性の溶液でレジスト層２０を剥離しても、
金属皮膜（亜鉛）１６はバンプ下にあって露出していな
いため溶解することがなく、薄い金属皮膜（亜鉛）１６
からアルカリ性の溶液が染み込んでパッド１２を溶解す
ることもない。
と同様の効果を達成することができる。また、この例に
よれば、上述したＢ＜Ｃ＜Ａの関係を有するので、置換
形成した金属皮膜（亜鉛）１６の一部がレジスト層２０
に覆われず、金属皮膜１６の表面の全体上にバンプを形
成することができる。したがって、バンプを形成した後
に、アルカリ性の溶液でレジスト層２０を剥離しても、
金属皮膜（亜鉛）１６はバンプ下にあって露出していな
いため溶解することがなく、薄い金属皮膜（亜鉛）１６
からアルカリ性の溶液が染み込んでパッド１２を溶解す
ることもない。
【００４５】図６には、本実施の形態に係る半導体装置
１を実装した回路基板１０００が示されている。回路基
板１０００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板１０００には
例えば銅などからなる配線パターンが所望の回路となる
ように形成されていて、それらの配線パターンと半導体
装置１の外部端子４０とを機械的に接続することでそれ
らの電気的導通を図る。
１を実装した回路基板１０００が示されている。回路基
板１０００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板１０００には
例えば銅などからなる配線パターンが所望の回路となる
ように形成されていて、それらの配線パターンと半導体
装置１の外部端子４０とを機械的に接続することでそれ
らの電気的導通を図る。
【００４６】そして、本発明を適用した半導体装置１を
有する電子機器として、図７にはノート型パーソナルコ
ンピュータ２０００、図８には携帯電話３０００が示さ
れている。
有する電子機器として、図７にはノート型パーソナルコ
ンピュータ２０００、図８には携帯電話３０００が示さ
れている。
【図１】図１は、本発明を適用した実施の形態に係るバ
ンプの形成方法を示す図である。
ンプの形成方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した
実施の形態に係るバンプの形成方法を示す図である。
実施の形態に係るバンプの形成方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明を適用した
実施の形態に係るバンプの形成方法を示す図である。
実施の形態に係るバンプの形成方法を示す図である。
【図４】図４は、本発明を適用した実施の形態における
半導体装置を示す図である。
半導体装置を示す図である。
【図５】図５は、本発明を適用した実施の形態の変形例
に係るバンプの形成方法を示す図である。
に係るバンプの形成方法を示す図である。
【図６】図６は、本実施の形態に係る半導体装置が実装
された回路基板を示す図である。
された回路基板を示す図である。
【図７】図７は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
【図８】図８は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
１０ 半導体チップ １２ バンプ １６ 金属皮膜 １８ 下地層 ２０ レジスト層 ２２ 貫通穴 ２４ 金属層
Claims (15)
- 【請求項１】 第１の溶液によりパッド上に金属皮膜を
形成する第１工程と、 前記金属皮膜の少なくとも一部を露出させる貫通穴が形
成されたレジスト層を形成する第２工程と、 第２の溶液により、前記貫通穴内に金属層を形成する第
３工程と、 を少なくとも有するバンプの形成方法。 - 【請求項２】 請求項１記載のバンプの形成方法におい
て、 前記第１の溶液は、前記レジスト層を溶解する特性を有
し、前記第２の溶液は、前記第１の溶液と比較して前記
レジスト層を溶解しにくい特性を有するバンプの形成方
法。 - 【請求項３】 請求項１又は請求項２記載のバンプの形
成方法において、 前記金属皮膜上に下地層を形成した後、前記金属層を形
成するバンプの形成方法。 - 【請求項４】 請求項１から請求項３のいずれかに記載
のバンプの形成方法において、前記金属層を、複数の層
により形成するバンプの形成方法。 - 【請求項５】 請求項１から請求項３のいずれかに記載
のバンプの形成方法において、 前記金属層を、ニッケル、金、ニッケル及び金の混合物
のいずれかにより形成するバンプの形成方法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
のバンプの形成方法において、 前記金属層を、無電解メッキにより形成するバンプの形
成方法。 - 【請求項７】 請求項１から請求項６のいずれかに記載
のバンプの形成方法において、 前記貫通穴は、前記パッドの外周を超えない形状で形成
されてなるバンプの形成方法。 - 【請求項８】 請求項７記載のバンプの形成方法におい
て、 前記パッドは、パッシベーション膜によって外周端部が
覆われてなり、 前記パッシベーション膜は、前記パッドの中央部上に開
口部が形成されてなり、 前記貫通穴を、前記パッドの周縁よりも内側であって、
前記パッシベーション膜の前記開口部よりも外側に形成
するバンプの形成方法。 - 【請求項９】 請求項１から請求項８のいずれかに記載
のバンプの形成方法において、 前記レジスト層を除去する第４工程をさらに含むバンプ
の形成方法。 - 【請求項１０】 請求項１から請求項９のいずれかに記
載のバンプの形成方法において、 前記第１の溶液は、前記第２の溶液よりもアルカリ性が
高く、 前記レジスト層を、アルカリ性の溶液に溶解される物質
で形成するバンプの形成方法。 - 【請求項１１】 請求項１０記載のバンプの形成方法に
おいて、 前記パッドの表面は、アルミニウムからなり、 前記第１工程では、前記第１の溶液を使用して、前記ア
ルミニウムに対するジンケート処理を行って前記金属皮
膜を形成するバンプの形成方法。 - 【請求項１２】 請求項１から請求項１１のいずれかに
記載の方法で、前記金属層を含むバンプを形成する工程
を含む半導体装置の製造方法。 - 【請求項１３】 請求項１２記載の方法で製造された半
導体装置。 - 【請求項１４】 請求項１３記載の半導体装置を搭載し
た回路基板。 - 【請求項１５】 請求項１３記載の半導体装置を有する
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32915699A JP3800298B2 (ja) | 1999-11-19 | 1999-11-19 | バンプの形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32915699A JP3800298B2 (ja) | 1999-11-19 | 1999-11-19 | バンプの形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148393A true JP2001148393A (ja) | 2001-05-29 |
| JP3800298B2 JP3800298B2 (ja) | 2006-07-26 |
Family
ID=18218277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32915699A Expired - Fee Related JP3800298B2 (ja) | 1999-11-19 | 1999-11-19 | バンプの形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800298B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289113A (ja) * | 2003-03-05 | 2004-10-14 | Mitsubishi Electric Corp | 金属電極とこれを用いた接合方法 |
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| US7037758B2 (en) | 2002-08-22 | 2006-05-02 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus |
| KR100705757B1 (ko) | 2005-03-15 | 2007-04-10 | 한국과학기술원 | 극미세피치를 가지는 플립칩 및 이의 제조방법 |
| KR100848741B1 (ko) * | 2005-08-09 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
1999
- 1999-11-19 JP JP32915699A patent/JP3800298B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037758B2 (en) | 2002-08-22 | 2006-05-02 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus |
| JP2004289113A (ja) * | 2003-03-05 | 2004-10-14 | Mitsubishi Electric Corp | 金属電極とこれを用いた接合方法 |
| JP2006114827A (ja) * | 2004-10-18 | 2006-04-27 | Denso Corp | 半導体装置 |
| JP4604641B2 (ja) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
| KR100705757B1 (ko) | 2005-03-15 | 2007-04-10 | 한국과학기술원 | 극미세피치를 가지는 플립칩 및 이의 제조방법 |
| KR100848741B1 (ko) * | 2005-08-09 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3800298B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| JP2002076047A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| WO2012177450A1 (en) | Semiconductor chip with dual polymer film interconnect structures | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3424164B2 (ja) | 半導体装置の製造方法 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003158145A (ja) | バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP3943037B2 (ja) | 半導体装置の製造方法 | |
| JP3827001B2 (ja) | バンプの形成方法並びにフリップチップ及び半導体装置の製造方法 | |
| JP2004172163A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060418 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |