KR100705757B1 - 극미세피치를 가지는 플립칩 및 이의 제조방법 - Google Patents

극미세피치를 가지는 플립칩 및 이의 제조방법 Download PDF

Info

Publication number
KR100705757B1
KR100705757B1 KR1020050021488A KR20050021488A KR100705757B1 KR 100705757 B1 KR100705757 B1 KR 100705757B1 KR 1020050021488 A KR1020050021488 A KR 1020050021488A KR 20050021488 A KR20050021488 A KR 20050021488A KR 100705757 B1 KR100705757 B1 KR 100705757B1
Authority
KR
South Korea
Prior art keywords
metal
metal column
flip chip
forming
chip
Prior art date
Application number
KR1020050021488A
Other languages
English (en)
Other versions
KR20060099936A (ko
Inventor
백경욱
손호영
임명진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020050021488A priority Critical patent/KR100705757B1/ko
Publication of KR20060099936A publication Critical patent/KR20060099936A/ko
Application granted granted Critical
Publication of KR100705757B1 publication Critical patent/KR100705757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
    • B60Q1/02—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments
    • B60Q1/04—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights
    • B60Q1/14—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to illuminate the way ahead or to illuminate other areas of way or environments the devices being headlights having dimming means
    • B60Q1/1415—Dimming circuits
    • B60Q1/1423—Automatic dimming circuits, i.e. switching between high beam and low beam due to change of ambient light or light level in road traffic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q2300/00—Indexing codes for automatically adjustable headlamps or automatically dimmable headlamps
    • B60Q2300/05—Special features for controlling or switching of the light beam
    • B60Q2300/054—Variable non-standard intensity, i.e. emission of various beam intensities different from standard intensities, e.g. continuous or stepped transitions of intensity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/10—Road Vehicles
    • B60Y2200/11—Passenger cars; Automobiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2400/00—Special features of vehicle units
    • B60Y2400/20—Energy converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

본 발명은 칩; 상기 칩상에 형성된 접속패드; 상기 접속패드의 상부에 형성된 금속시드층; 상기 금속시드층의 상부에 형성된 금속칼럼; 상기 금속칼럼이 형성된 영역 이외의 영역에 형성된 보호층; 및 상기 칩상에 형성된 보호층과 금속칼럼에 도포된 비전도성 접착제층을 포함하는 극미세피치용 플립칩 및 이의 제조방법을 제공한다.
플립칩, 극미세피치, 금속칼럼

Description

극미세피치를 가지는 플립칩 및 이의 제조방법{Flip Chip Having Ultra-fine Pitch and Fabrication Method thereof}
도 1은 본 발명의 실시예에 따른 금속칼럼이 형성된 칩 혹은 웨이퍼의 단면 및 이를 형성하는 공정을 나타내는 구조도이다.
도 2a 및 도 2b는 각각 본 발명에 따른 금속칼럼이 형성된 칩 혹은 웨이퍼 전체에 비전도성 접착제가 도포된 형태 및 웨이퍼 전체에 도포할 경우 이를 개별 칩 형태로 낱개로 절단된 상태의 개략도이다.
도 3은 금속칼럼과 비전도성 접착제가 형성된 개별 칩을 기판과 접속하는 과정을 나타내는 플립칩 어셈블리의 개념을 나타내는 개략도이다.
도 3a 및 도 3b는 각각 플립칩의 칩과 기판을 연결하는 접속 형태를 보여주는 개략도이다.
<도면의 주요부분에 대한 부호설명>
1: 웨이퍼(또는 칩) 2: 접속패드
3: 보호층 4: 금속시드층
5: 금속칼럼 6: 비전도성 접착체층
본 발명은 전자제품에 사용되는 기판에 접속하는 플립칩 및 이의 제조방법에 관한 것으로, 보다 상세하게는 고신뢰성을 가지며, 웨이퍼 수준에서의 제작이 가능한 극미세피치를 가지는 플립칩 및 이의 제조방법에 관한 것이다.
최근 들어 전자제품의 경박단소화와 전기적 고성능화를 위하여 칩을 거꾸로 뒤집어 기판에 접속하는 플립칩 (Flip chip) 기술이 각광을 받고 있으며, 이는 기존의 와이어 본딩 (Wire Bonding)이나 TAB (Tape Automated Bonding)에 비해 접속 길이가 짧고 보다 많은 접속패드 (Input/Output pads)들을 가지고 있어 최근 이에 대한 장점이 부각되고 있다.
또한 이와 더불어 전자 패키지 내의 접속 패드 들의 크기가 작아지고, 인접한 이들 패드들의 중심간 거리, 즉 피치(Pitch)가 점점 작아지는 추세에 있다. 즉, 동일한 칩 크기 하에서 접속패드의 숫자는 많을수록 유리하기 때문에, 이를 위해 미세피치에 대한 요구가 날로 높아지고 있다. 실제 플립칩의 경우, 통상적인 플립칩 내의 접속패드의 최소피치는 150∼300㎛ 수준에 불과하며, 앞으로는 이 또한 점점 감소하는 추세에 있다.
종래의 플립칩 기술로는 크게 융점이 낮은 금속인 솔더를 이용한 솔더 플립칩과, 필름이나 페이스트 형태로 된 이방성 전도성 접착제 (Anistropic Conductive Adhesive ; ACA) 혹은 비전도성 접착제 (Non-Conductive Adhesive ; NCA) 등을 이용하는 비솔더 플립칩을 들수 있다.
먼저 솔더 플립칩의 경우는 납/주석 혹은 주석을 기반으로 하여 은, 구리, 비스무스, 아연, 인듐 등의 합금 원소가 미량 첨가된 무연 솔더를 칩의 패드 위에 전해도금, 스크린 프린팅, 볼 어태치(Ball attach) 등의 방법에 의해 형성한 다음 이를 녹여 PCB와 같은 유기 기판에 리플로우(Reflow)를 통해 접속하게 된다. 그러나 이러한 솔더 플립칩 기술은 150㎛ 이하의 피치에서 이하에서와 같은 중요한 한계를 가지고 있다.
첫째, 통상적으로 이용되는 솔더 범프 형성 방법인 스크린 프린팅 방법이나 볼 어태치 방법은 미세피치 솔더범프를 구현하는데 한계를 가지고 있다. 스크린 프린팅의 경우, 150㎛ 이하의 피치에서는 정확한 치수를 갖는 프린팅 마스크의 홀 (Hole)을 형성하는 것이 까다롭고, 또한 솔더 페이스트의 입자 크기로 인해 페이스트의 빠짐성 차이가 발생하여 하나의 접속패드 위에 도포되는 페이스트의 양이 달라지게 된다. 또한 볼 어태치 방법에서도 200∼300㎛ 이하의 작은 솔더 볼을 형성하는 것이 어렵고, 이를 핸들링하는 것 또한 불가능하다.
둘째, 미세피치의 경우 리플로우를 거친 솔더의 경우 표면 장력에 의해 구형의 형태로 되면서 칩에 평행한 방향으로의 솔더 범프의 최대 폭은 실제 패드의 크기보다 커지게 되므로, 미세피치에서는 리플로우를 거치면서 인접한 범프 간의 전기적인 단락(short)이 발생할 수 있다.
플립칩 어셈블리 내에서는 솔더 범프와 같은 칩과 기판을 연결하는 조인트의 높이가 커질수록 범프에 작용하는 응력이 줄어들기 때문에, 솔더 범프의 높이가 높을수록 플립칩 어셈블리의 신뢰성이 증가하게 되는데, 따라서 범프의 높이가 커지고 피치가 작아질수록 솔더 범프를 이용한 접속 방법에서는 리플로우 후 인접한 범프 간의 전기적인 단락이 치명적인 문제로 작용하게 된다. 예를 들어 전해 도금 방법으로 60㎛ 직경 및 100㎛의 피치를 갖는 패드 위에 솔더 범프를 형성한다고 하더라도 인접한 범프간의 단락을 피하기 위해서는 솔더 범프의 높이를 100㎛보다 훨씬 낮게 형성하여야 하므로, 이 경우 신뢰성의 저하를 피할 수 없게 된다.
다음으로 이방성 전도성 접착제(Anistropic Conductive Adhesive ; ACA)를 사용한 비솔더 플립칩의 경우를 들 수 있다. 이방성 전도성 접착제를 사용한 비솔더 플립칩의 경우 통상적으로 전해 도금법을 이용해 칩에 금 혹은 구리 범프를 형성한 다음 이를 전도성 접착제를 이용해 기판과 접속하게 된다. 전도성 접착제에는 구형의 니켈/금 혹은 폴리머 코어에 니켈/금 등이 코팅된 도전볼을 포함하는데, 칩의 범프와 기판의 패드 사이의 기판에 수직인 방향으로만 도전볼을 통한 신호 전달이 이루어지게 되고, 기판에 평행한 방향으로는 전도가 일어나지 않게 된다. 그러나 이 경우에도 미세피치로 갈수록 접속패드 사이의 공간이 좁기 때문에, 이 공간 내의 도전볼의 밀도가 상대적으로 증가하게 되어 자칫하면 인접한 패드간의 통전이 일어날 수 있게 된다. 이는 종전의 큰 피치를 갖는 플립칩에서는 전혀 고려할 필요가 없는 문제였으나, 100㎛이하의 미세 피치 하에서는 중요하게 고려되어야 할 문제이다. 일반적인 도전볼은 3∼5㎛의 크기를 갖는데, 이와 같은 통전 문제를 줄이기 위해 보다 작은 크기의 도전볼을 적용한다고 하더라도, 금 혹은 구리 범프의 전 해도금 시 자연스럽게 발생하는 범프 높이 균일성이 통상적으로 적어도 3∼5㎛ 내외에서 유지되고 있기 때문에, 플립칩 어셈블리 시에 도전볼의 눌림의 차이가 발생하여 범프와 접촉하는 면적이 달라질 수 있다. 이는 범프 높이에 따라 접촉 저항의 차이를 가져올 수 있게 한다.
한편 이방성 전도성 접착제 혹은 비전도성 접착제에서 사용하는 금 혹은 구리 범프의 경우 일반적으로 20∼50㎛ 정도의 높이를 가지는데, 이는 보다 큰 높이의 금속 칼럼의 형태보다 신뢰성 측면에서 바람직하지 못하다.
칩과 기판을 접속하는 플립칩 등의 패키지의 경우 접속 길이, 즉 조인트의 높이가 패키지의 신뢰성을 좌우하는데, 조인트의 높이가 클수록 변형량(strain)이 적기 때문에, 코핀-맨슨(Coffin-Manson) 식에 의해 패키지의 신뢰수명이 늘어나게 된다. 이러한 문제 때문에 솔더를 이용한 접속의 경우 도 4와 같이 동일한 크기의 볼을 하나 더 쌓는다든가 더 큰 크기의 솔더 볼을 쓰는 방법이 있는데, 이것들은 근본적으로 미세 피치에 대한 적용이 불가능하며, 비솔더를 이용한 접속 방법의 경우에도 신뢰성의 문제는 여전히 제기되고 있다.
본 발명은 상기한 종래기술이 가지는 문제를 해결하기 위하여 제안된 것으로,
본 발명의 목적은 고신뢰성을 가지며, 웨이퍼 수준에서의 제작이 가능한 극미세피치를 가지는 플립칩 및 이의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 칩; 상기 칩상에 형성된 접속패드; 상기 접속패드의 상부에 형성된 금속시드층; 상기 금속시드층의 상부에 형성된 금속칼럼; 상기 금속칼럼이 형성된 영역 이외의 영역에 형성된 보호층; 및 상기 칩상에 형성된 보호층과 금속칼럼에 도포된 비전도성 접착제층을 포함하는 극미세피치를 가지는 플립칩을 제공한다.
본 발명에 의하면, 상기 플립칩은 바람직하게는 100㎛ 이하의 극미세피치를 가지는 것을 특징으로 한다.
본 발명에 의하면, 상기 금속칼럼의 높이는 50㎛이상으로 함을 특징으로 한다.
본 발명에 의하면, 상기 비전도성 접착제는 비전도성 입자를 함유하는 것을 특징으로 한다.
본 발명에 의하면, 상기 금속칼럼은 접속패드의 전체면적 또는 일부 면적에 대하여 단일의 칼럼으로 형성되거나, 복수개의 칼럼으로 형성되어짐을 특징으로 한다.
본 발명에 의하면, 상기 비전도성 접착제는 고상 또는 액상의 에폭시 수지를 함유하는 것을 특징으로 한다.
본 발명에 의하면, 상기 금속칼럼은 Cu, Ni, Au, Ag, Zn, Fe, Sn, SnAg의 군에서 선택되는 단일 금속층 또는 2이상의 금속으로 구성되는 다층구조의 금속층을 가지는 것을 특징으로 한다.
본 발명에 의하면, 상기 금속칼럼의 최종 표면은 Au층으로 함을 특징으로 한다.
또한, 제 1측면에 따른 본 발명의 극미세피치를 가지는 플립칩의 제조방법은, 웨이퍼상에 접속패드를 형성하고, 접속패드 이외의 영역에 보호막을 형성하는 단계; 웨이퍼의 전면적에 금속시드층을 형성하고, 포토레지스트를 이용하여 접속패드의 상부에 금속칼럼이 형성될 영역을 패터닝하는 단계; 패터닝된 영역에 금속칼럼을 형성하는 단계; 포토레지스트를 제거하고 금속시드층을 식각하는 단계; 및 웨이퍼의 금속칼럼이 형성된 면의 전체에 걸쳐 비전도성 접착제층을 형성하고, 개별칩으로 절단하는 단계를 포함한다.
제 2측면에 따른 본 발명의 극미세피치를 가지는 플립칩의 제조방법은, 웨이퍼상에 접속패드를 형성하고, 접속패드 이외의 영역에 보호막을 형성하는 단계; 웨이퍼의 전면적에 금속시드층을 형성하고, 포토레지스트를 이용하여 접속패드의 상부에 금속칼럼이 형성될 영역을 패터닝하는 단계; 패터닝된 영역에 금속칼럼을 형성하는 단계; 포토레지스트를 제거하고 금속시드층을 식각하는 단계; 및 웨이퍼를 개별칩 단위로 절단하고, 금속칼럼이 형성된 면의 전체에 걸쳐 비전도성 접착제층을 형성하는 단계를 포함한다.
이하, 본 발명의 내용을 보다 상세하게 설명하면 다음과 같다.
본 발명에 따른 플립칩은 도 1a에 도시된 바와 같이, 웨이퍼(또는 칩)(1), 접속패드(2), 보호층(3), 금속시드층(4), 금속칼럼(5) 및 비전도성 접착제(미도시, 도 2의 6참조)를 포함하고 있다.
웨이퍼(1)상의 소정 위치에 다수 개의 접속패드(2)가 일정 피치를 두고 배열되어 있으며, 접속패드(2)의 상에는 금속시드층(4)이 형성되어 있다. 금속시드층의 상에는 금속칼럼(5)이 소정의 높이로서 형성되어 있으며, 금속칼럼(5)간의 사이 영역은 절연층(3)에 의해 보호되고 있다. 상기 금속칼럼(5)과 보호층(3)은 비전도성 접착제층에 의해 둘러싸여 있다.
본 발명의 실시예에서는 상기 웨이퍼(1)는 실리콘 웨이퍼를 사용하며, 접속패드(2)의 재질로는 알루미늄이 사용되고 있다. 이들 웨이퍼 및 접속패드의 재질은 특별히 이에 한정되지는 아니하며, 당업자에 의하여 다양한 재질로부터 선택이 가능하다. 즉, 알루미늄 이외에 다른 금속물질로는 알루미늄의 합금이나 구리 혹은 구리의 합금 등이 사용되어질 수도 있다. 이들은 전도성이 좋고, 스퍼터링 등의 방법으로 손쉽게 박막 증착이 가능하며, 다른 금속에 비해 상대적으로 공정 단가가 저렴한 장점을 가지고 있다. 본 발명에 의하면 접속패드(2)는 극미세피치를 가지는 플립칩을 제조하기 위하여 피치가 10∼100㎛ 정도가 되도록 형성하는 것이 가능하다.
금속시드층(4)은 금속칼럼의 형성시에 시드층으로 작용하며, 칼럼 금속 및 계면 특성에 따라 적합한 금속으로부터 선택되어질 수 있다. 시드층으로 될 수 있는 금속의 종류는 특별한 한정을 요하지는 아니하며, 예를 들면 니켈바나듐/구리(NiV/Cu), 티타늄/구리(Ti/Cu), 티타늄-텅스텐/구리(TiW/Cu), 티타늄/금(Ti/Au), 티타늄-텅스텐/금(TiW/Au), 니켈(Ni), 니켈/금(Ni/Au) 등을 들 수 있다.
보호층(3)은 금속칼럼이 형성될 접속패드상의 영역을 제외한 칩의 상면 전체에 걸쳐 형성되며, 절연체로 구성되어진다. 상기 보호층(3)은 칩의 소자들을 외부의 습기, 부식 등으로부터 보호하며, 접속패드(2)간의 절연을 유지하여 초기의 전기적, 화학적 특성을 유지하는 역할을 수행한다. 이와 같은 보호층으로 될 수 있는 물질로는 실리콘산화물, 실리콘질화물, BCB, 폴리이미드 등이 있다.
금속칼럼(5)은 접속패드 위에 형성되며 접속패드의 전체면적에 걸쳐 형성되거나, 일부 면적에 걸쳐 형성되어도 무방하며, 또는 접속패드상에 단일 또는 복수개가 형성되어도 좋다. 또한 금속칼럼(5)은 단일 금속층으로 구성되어도 좋고, 2이상의 금속이 복수개의 금속층을 가지도록 구성되어도 좋다. 이러한 금속칼럼(5)은 특별히 한정되지는 아니하나, 50㎛이상의 높이를 가지도록 하는 것이 플립칩의 신뢰성 측면에서 보다 바람직하다.
비전도성 접착제층(도 2b의 6)은 칩의 금속칼럼(5)과 기판의 패드를 접속하는 접착제 역할을 수행하며, 특별히 한정하는 것은 아니며, 예를 들어 에폭시 수지 및 기타 첨가제를 포함하는 절연수지와 바람직하게는 비전도성 입자를 함유한다. 비전도성 입자는 예를 들면, 실리카 (실리콘산화물) 등이 사용되어질 수 있으며, 바람직하게는 표면처리된 1㎛ 이하의 것이 사용되고, 이들은 접착제의 열팽창계수를 낮추는 기능을 수행한다.
상기 구성의 본 발명에 따른 플립칩의 제조과정은 도 1b에 도시되어 있다.
먼저 실리콘 웨이퍼(1)를 준비하고(a), 그 위에 접속패드를 제조하기 위해 알루미늄을 스퍼터링 과정을 통해 형성(b) 한 이후에, 노광공정을 이용하여 소정 형상으로 접속패드(2)를 패터닝한다(c). 접속패드의 가장자리부와 웨이퍼 상면 전체에 걸쳐 절연체인 보호층(3)를 형성(d)한 이후에, 웨이퍼 전 영역에 걸쳐 하부 금속층(4)을 스퍼터링 과정을 통해 형성한다(e). 이때 하부금속층은 웨이퍼 전면적에 증착되어 추후 금속칼럼의 전해 도금시의 금속시드층으로 작용하게 되며, 첫 번째 금속칼럼 및 계면 특성에 따라 적합한 재료로서 선택되어질 수 있다.
금속시드층(4)이 형성된 이후에 포토레지스트를 스핀코팅 등의 과정을 통해 형성한 후, 노광공정을 이용하여 패터닝 과정을 수행한다(f). 이때, 포토레지스트(7)의 두께는 차후에 형성되어질 금속칼럼(5)의 총 높이 보다 높게 하는 것이 좋다. 예를 들어, 포토레지스트의 높이를 금속칼럼의 총 높이 보다 5∼10㎛ 정도 높게 하는 경우 100㎛ 이하의 미세피치에서 포토레지스트 상부로 과도한 도금 시간에 따른 머쉬룸 형태의 성장을 피할 수 있어 적합하다.
패터닝 과정을 통해 형성된 공간에 금속칼럼으로 되어질 물질을 플레이팅하고(g), 경우에 따라서 다른 이종 금속을 더 플레이팅 한다(h). 금속칼럼(5) 전체 두께는 신뢰성의 측면에서 50㎛ 이상으로 하는 것이 보다 바람직하고, 단일 칼럼 혹은 두가지 이상의 다층 구조로 전해 또는 무전해 도금 방법을 이용하여 형성할 수 있다.
금속칼람(5)를 형성한 이후에 포토레지스트를 제거하고(i), 금속칼럼 하단에 형성된 시드층을 제외한 나머지 영역에 형성되었던 시드층을 습식식각 방법 등에 의해 제거한다(j). 이때 포토레지스트의 패터닝 및 이에 따른 전해 도금 칼럼은 웨이퍼의 금속 패드 전체에 형성할 수도 있고, 경우에 따라 보다 작은 크기의 복수 칼럼의 형태로 형성하는 것도 가능하다.
도 2a는 상기 금속칼럼이 형성된 웨이퍼(또는 칩) 상에 비전도성 접착제(6)를 도포한 상태의 플립칩 구조를 나타낸다. 비전도성 접착제층의 개별 칩위에의 형성은 웨이퍼 수준에서 금속칼럼을 형성한 이후에 비전도성 접착제를 웨이퍼 상에 바로 도포하지 않고, 먼저 다이싱을 수행한 후 개별 칩위에 비전도성 접착제를 도포하는 것에 의해 가능하다.
상기 비전도성 접착제는 비전도성 페이스트 또는 비전도성 필름의 형태가 이용되어질 수 있다. 상기 비전도성 페이스트는 액상 에폭시 수지와 경화제, 예를 들어 미세캡슐 이미다졸 경화제 등을 사용하고, 여기에 비전도성 입자를 혼합하여 얻을 수 있다. 비전도성 페이스트의 도포를 위해서 분사장비를 이용한 스프레이법, 스크린 프린팅 법, 또는 닥터 블레이드 법 등이 이용되어 질 수 있다.
또한, 비전도성 필름은 고상 에폭시 수지, 액상 에폭시 수지, 솔벤트 및 비전도성 입자를 혼합한 것을, 닥터 블레이드 법 등을 이용하여 이형지 필름 위에 소정 두께의 필름으로 형성하고 솔벤트를 제거하는 과정을 통해 얻을 수 있다. 이때 솔벤트의 제거는 80℃ 정도에서 1분 간 방치하는 것에 의해 가능하다.
상기 비전도성 접착제의 두께는 금속칼럼의 높이와 비교하여 10㎛ 내외의 두께 차이를 가지도록 하는 것이 좋다.
도 2b는 웨이퍼 수준에서 금속칼럼을 형성한 이후에 웨이퍼 전면에 비금속 접착제를 도포한 후, 이를 다이싱 소(saw)를 이용하여 개별 칩으로 절단한 상태를 보여주고 있다.
상기와 같이 제조된 본 발명의 극미세피치를 가지는 플립칩은 도 3에 도시된 바와 같은 과정을 통해 기판에 접속되어진다.
금속칼럼과 비전도성 접착제가 형성된 본 발명에 따른 플립칩은 기판(8), 에를 들어 연성, 유리, 경성 등의 유기 또는 무기 기판 위에 정렬한 후, 열과 압력을 가하여 플립칩 접속을 이룬다. 비전도성 접착제는 비교적 투명하므로 기판의 전극과 칩의 금속칼럼(5)과의 정렬은 용이하다. 상기와 같은 열압착 과정을 통해 비전도성 접착제(6)는 빠른 시간내에 경화되어질 수 있다.
본 발명에 의하면 100㎛ 이하의 극미세피치를 가지며, 높은 신뢰성을 유지하는 것이 가능한 플립칩을 제공한다. 본 발명에 따른 극미세피치를 가지는 플립칩의 구조는 웨이퍼 수준에서 제조가 가능하며 기존의 접속방법에 따른 패드간 전기적 단락의 문제가 발생하지 않는다.
또한, 기존의 솔더범프를 이용한 플립칩의 접촉시 기판에 필요한 솔더 마스크를 필요로 하지 않으며, 기존의 ACA 및 솔더를 이용한 플립칩 접속기술과 비교하여 동등한 수준의 전기적, 기계적 특성을 발휘한다.
또한, 기존의 NCA에 비해 열팽창계수가 작아 열기계적, 전기적 특성이 우수한 플립칩의 제조가 가능하며, LCD 패키징, 저가형 플립칩, 메모리용 플립칩, 칩사이즈 패키징 시장 등으로 다양한 응용이 가능하며, 기존의 패키징 장비를 그대로 이용할 수 있어 별도의 기술 개발비가 소요되지 않는다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 칩; 상기 칩상에 형성된 접속패드; 상기 접속패드의 상부에 형성된 금속시드층; 상기 금속시드층의 상부에 형성된 금속칼럼; 상기 금속칼럼이 형성된 영역 이외의 영역에 형성된 보호층; 및 상기 칩상에 형성된 보호층과 금속칼럼에 도포된 비전도성 접착제층을 포함하는 극미세피치를 가지는 플립칩.
  2. 제 1항에 있어서, 접속패드의 중심간 거리인 피치가 10∼100㎛인 극미세피치를 가지는 플립칩.
  3. 제 1항에 있어서, 금속칼럼의 높이는 50㎛ 임을 특징으로 하는 극미세피치를 가지는 플립칩.
  4. 제 1항에 있어서, 비전도성 접착제는 비전도성 입자를 함유하는 것을 특징으로 하는 극미세피치를 가지는 플립칩.
  5. 제 1항에 있어서, 금속칼럼은 접속패드의 전체면적 또는 일부 면적에 대하여 단일의 칼럼으로 형성되거나, 복수개의 칼럼으로 형성되어짐을 특징으로 하는 극미세피치를 가지는 플립칩.
  6. 제 1항에 있어서, 비전도성 접착제는 고상 또는 액상의 에폭시 수지를 함유하는 것을 특징으로 하는 극미세피치를 가지는 플립칩.
  7. 제 1항에 있어서, 금속칼럼은 Cu, Ni, Au, Ag, Zn, Fe, Sn, SnAg의 군에서 선택되는 단일 금속층 또는 2이상의 금속으로 구성되는 다층구조의 금속층을 가지는 것을 특징으로 하는 극미세피치를 가지는 플립칩.
  8. 제 1항에 있어서, 금속칼럼의 최종 표면은 Au층으로 함을 특징으로 하는 극미세피치를 가지는 플립칩.
  9. 웨이퍼상에 접속패드를 형성하고, 접속패드 이외의 영역에 보호막을 형성하는 단계; 웨이퍼의 전면적에 금속시드층을 형성하고, 포토레지스트를 이용하여 접속패드의 상부에 금속칼럼이 형성될 영역을 패터닝하는 단계; 패터닝된 영역에 금속칼럼을 형성하는 단계; 포토레지스트를 제거하고 금속시드층을 식각하는 단계; 및 웨이퍼의 금속칼럼이 형성된 면의 전체에 걸쳐 비전도성 접착제층을 형성하고, 개별칩으로 절단하는 단계를 포함하는 웨이퍼 단위의 극미세피치 플립칩의 제조방법
  10. 웨이퍼상에 접속패드를 형성하고, 접속패드 이외의 영역에 보호막을 형성하 는 단계; 웨이퍼의 전면적에 금속시드층을 형성하고, 포토레지스트를 이용하여 접속패드의 상부에 금속칼럼이 형성될 영역을 패터닝하는 단계; 패터닝된 영역에 금속칼럼을 형성하는 단계; 포토레지스트를 제거하고 금속시드층을 식각하는 단계; 및 웨이퍼를 개별칩 단위로 절단하고, 금속칼럼이 형성된 면의 전체에 걸쳐 비전도성 접착제층을 형성하는 단계를 포함하는 웨이퍼 단위의 극미세피치 플립칩의 제조방법
KR1020050021488A 2005-03-15 2005-03-15 극미세피치를 가지는 플립칩 및 이의 제조방법 KR100705757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050021488A KR100705757B1 (ko) 2005-03-15 2005-03-15 극미세피치를 가지는 플립칩 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021488A KR100705757B1 (ko) 2005-03-15 2005-03-15 극미세피치를 가지는 플립칩 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20060099936A KR20060099936A (ko) 2006-09-20
KR100705757B1 true KR100705757B1 (ko) 2007-04-10

Family

ID=37631016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021488A KR100705757B1 (ko) 2005-03-15 2005-03-15 극미세피치를 가지는 플립칩 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100705757B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105664A1 (en) * 2010-02-23 2011-09-01 Korea Institute Of Science And Technology Manufacturing method of microelectrode array and connector connection method using the same
WO2011105665A1 (en) * 2010-02-23 2011-09-01 Korea Institute Of Science And Technology Manufacturing method of microelectrode array

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066721B1 (ko) * 2018-03-23 2020-01-16 주식회사 웨이브피아 큐에프엔 알에프 칩 패키지
CN112466765A (zh) * 2020-11-26 2021-03-09 安徽光智科技有限公司 焦平面阵列倒装互连工艺方法及焦平面阵列探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225934A (ja) * 1990-01-31 1991-10-04 Nec Corp 半導体集積回路素子の接続方法
JPH09330947A (ja) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP2001148393A (ja) 1999-11-19 2001-05-29 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003234367A (ja) 2002-02-07 2003-08-22 Nec Corp 半導体素子およびその製造方法並びに半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225934A (ja) * 1990-01-31 1991-10-04 Nec Corp 半導体集積回路素子の接続方法
JPH09330947A (ja) * 1996-06-10 1997-12-22 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP2001148393A (ja) 1999-11-19 2001-05-29 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003234367A (ja) 2002-02-07 2003-08-22 Nec Corp 半導体素子およびその製造方法並びに半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105664A1 (en) * 2010-02-23 2011-09-01 Korea Institute Of Science And Technology Manufacturing method of microelectrode array and connector connection method using the same
WO2011105665A1 (en) * 2010-02-23 2011-09-01 Korea Institute Of Science And Technology Manufacturing method of microelectrode array
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법

Also Published As

Publication number Publication date
KR20060099936A (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US7632719B2 (en) Wafer-level chip scale package and method for fabricating and using the same
US6586843B2 (en) Integrated circuit device with covalently bonded connection structure
US7078822B2 (en) Microelectronic device interconnects
US7087458B2 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7187078B2 (en) Bump structure
CN102208388B (zh) 半导体装置以及半导体装置的制造方法
US20030222352A1 (en) Under-bump metallugical structure
JP5208500B2 (ja) 組込方法及びこの方法により製造されたアセンブリ
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
KR20100092428A (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
US20050017376A1 (en) IC chip with improved pillar bumps
US10050000B2 (en) Bump-on-trace structures with high assembly yield
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
KR100888712B1 (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
US20100167466A1 (en) Semiconductor package substrate with metal bumps
US20050012211A1 (en) Under-bump metallugical structure
US20100032831A1 (en) Bump structure foe semiconductor device
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
US20030168721A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20050006763A1 (en) Circuit substrate, semiconductor module and method of manufacturing circuit substrate
US7390733B2 (en) Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode
KR20030094692A (ko) 무전해 솔더범프 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee