JPH09330947A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JPH09330947A
JPH09330947A JP8146872A JP14687296A JPH09330947A JP H09330947 A JPH09330947 A JP H09330947A JP 8146872 A JP8146872 A JP 8146872A JP 14687296 A JP14687296 A JP 14687296A JP H09330947 A JPH09330947 A JP H09330947A
Authority
JP
Japan
Prior art keywords
liquid crystal
semiconductor element
electrodes
conductive particles
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8146872A
Other languages
English (en)
Inventor
Takashi Goto
任 後藤
Junichi Okamoto
準市 岡元
Takeshi Ishigame
剛 石亀
Kazunari Tanaka
一成 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8146872A priority Critical patent/JPH09330947A/ja
Publication of JPH09330947A publication Critical patent/JPH09330947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Abstract

(57)【要約】 【課題】 挟ピッチ接続可能でかつ半導体素子の突起電
極の高さに対応でき、信頼性および歩留りの向上を図
る。 【解決手段】 液晶駆動用ＬＳＩ１の突起電極２と液晶
表示パネル７のＩＴＯ電極３とを互いに対向させ、熱圧
着にて接続する方法であって、液晶表示パネル７のＩＴ
Ｏ電極３を含む表面に導電粒子を分散させた接着剤シー
ト（以下、導電粒子シートと称す）５を付着させる工程
と、液晶駆動用ＬＳＩ１の突起電極２を含む表面に導電
粒子４を含まない接着剤シート（以下、樹脂シートと称
す）６を付着させる工程と、液晶駆動用ＬＳＩ１の突起
電極２と液晶表示パネル７のＩＴＯ電極３とを互いに対
向させて位置合わせする工程と、対向する電極２，３ど
うしを導電粒子シート５および樹脂シート６を介して熱
加圧にて接続させる工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体素子を表
示パネル基板あるいはプリント基板に実装する半導体素
子の実装方法に関するものである。
【０００２】
【従来の技術】一般に表示パネル基板あるいはプリント
基板と半導体素子との接続には多種多様な形態がある
が、例えば、液晶表示装置における液晶駆動用ＬＳＩの
実装方法として、ＴＡＢ(Tape Automated Bonding)工
法、ＣＯＧ(Chip On Glass) 工法が知られている。
【０００３】ＴＡＢ工法では、液晶駆動用ＬＳＩは液晶
表示パネル基板にフィルムキャリアを介して接続される
ため、ＩＬＢ(Inner Lead Bonding)、ＯＬＢ(Outer Lea
d Bonding)という２ヶ所の接続が必要であり、製品外形
も大きくなる。またフィルムキャリアを用いるためコス
ト高となる。一方、図５に示すように、ＣＯＧ工法では
異方導電性接着剤シート１２を用いる方法が一般的にと
られている。すなわち、液晶駆動用ＬＳＩである半導体
素子１の突起電極２と液晶表示パネル７の電極３とを互
いに対向させて、対向する電極２，３どうしを異方導電
性接着剤シート１２を介して熱加圧にて接続させる。こ
の場合、接続する電極ピッチが７０μｍ程度までは熱硬
化性樹脂から成る接着剤中に導電粒子４を分散させた構
成で良好に接続ができる。しかし、７０μｍピッチより
も挟ピッチになると電極２の隣接間に導電粒子４が連な
り短絡が生じる問題ある。このため、図６に示すよう
に、導電粒子４そのものに樹脂コート１７をほどこし短
絡を防ぐ方法がとられている。なお、導電粒子４におい
て、１５は封止樹脂、１６はＡｕめっきである。
【０００４】しかしこの方法では接続抵抗値が高くコス
ト高となっている。また、図７に示すように、異方導電
性接着剤シート１２′内に導電粒子４を含む層１３（以
下、導電粒子層と称す）上に導電粒子４を含まない層１
４（以下、樹脂層と称す）を形成した構成がある。この
場合、異方導電性接着剤シート１２′の樹脂層面を半導
体素子１の突起電極２側に向ける状態で液晶パネル７に
貼り付けた後、半導体素子１を位置合わせし熱圧着して
接続することにより、突起電極２間に樹脂層１４の樹脂
が充填されるようにし、導電粒子層１３の突起電極２間
に導電粒子４の連なりを防止し接続する方法である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子の実装方法の接続では、半導体素子１の
突起電極２の高さ変更に追従できないため、その都度シ
ート厚みを変更する必要がある。また、異方導電性接着
剤シート１２′の製造プロセスが長く、コスト高となり
歩留りが非常に悪い等の問題がある。
【０００６】したがって、この発明の目的は、挟ピッチ
接続可能でかつ半導体素子の突起電極の高さに対応で
き、信頼性の高い高歩留りの半導体素子の実装方法を提
供することである。
【０００７】
【課題を解決するための手段】この発明の半導体素子の
実装方法は、半導体素子の突起電極と基板の電極とを互
いに対向させ、熱圧着にて接続する方法であって、基板
の電極を含む表面に導電粒子を分散させた接着剤シート
（以下、導電粒子シートと称す）を付着させる工程と、
半導体素子の突起電極を含む表面に導電粒子を含まない
接着剤シート（以下、樹脂シートと称す）を付着させる
工程と、半導体素子の突起電極と基板の電極とを互いに
対向させて位置合わせする工程と、対向する電極どうし
を導電粒子シートおよび樹脂シートを介して熱加圧にて
接続させる工程とを含むものである。
【０００８】上記の構成によると、半導体素子と基板を
熱加圧することで導電粒子シートに含まれた導電粒子が
圧縮し、対向する電極どうしが電気的に安定して接続さ
れる。また、半導体素子の突起電極間には樹脂シートに
より導電粒子のない接着剤が充填され、突起電極間の導
電粒子の連なりによる短絡を防止できる。また、両接着
剤シートの接着剤の硬化によって、電極の接続が確実に
保持される。これにより、半導体素子と基板の挟ピッチ
接続対応が可能であり、その接続も安定し、高歩留りで
高い信頼性が確保できる。また、突起電極の高さ変更に
対しては、樹脂シートの接着剤量をコントロールするこ
とで容易に対応でき、工程の簡素化が図れ、かつ低コス
ト化が図れる。
【０００９】
【発明の実施の形態】この発明の実施の形態の半導体素
子の実装方法を図１ないし図４に基づいて説明する。図
１は液晶駆動用ＬＳＩ１と液晶表示パネル７の接続部の
分解断面図、図２は液晶駆動用ＬＳＩ１と表示パネル７
の接続部の断面図、図３は液晶駆動用ＬＳＩ１と液晶表
示パネル７の接続部の拡大断面図、図４はこの実施の形
態の半導体素子の実装方法を用いた液晶表示装置の断面
図である。
【００１０】液晶駆動用ＬＳＩ１は、液晶表示駆動を行
なう機能を有する半導体素子であり、図３に示すよう
に、対向面に形成したＡｌ電極パッド８の表面に、バリ
アメタルを介しＡｕの突起電極（バンプ）２が形成され
ている。これはＴＡＢ工法に使用する電極仕様と同一で
あっても問題なく、１５〜２０μｍ程度の高さである。
なお、９は保護層である。
【００１１】一方、液晶表示パネル７は透光性を有した
ガラス基板からなり、対向面には、突起電極２に対向し
て配線パターンであるＩＴＯ電極３が形成されている。
ＩＴＯ電極３の厚みは通常２０００〜３０００Å程度で
ある。また、液晶表示パネル７のＩＴＯ電極３を含む表
面に導電粒子４を分散させた接着剤シート（導電粒子シ
ート）５が付着され、液晶駆動用ＬＳＩ１の突起電極２
を含む表面に導電粒子４を含まない接着剤シート（樹脂
シート）６が付着されている。
【００１２】つぎに、半導体素子の実装方法について説
明する。図１に示すように、ＩＴＯ電極３の表面に導電
粒子シート５を付着させる。この時は仮止め状態とし、
圧着温度は１００〜１５０度とした。導電粒子４は、熱
硬化型接着剤等からなる導電粒子シート５中に分散させ
て配置し、その径は、突起電極２の大きさ、高さのばら
つきを考慮し、４〜６μｍを用いた。また、接続抵抗を
考慮して、導電粒子４の表面はＡｕメッキをした。導電
粒子４の分散に際しては、１つの突起電極２に２〜３個
以上の導電粒子４を配置することにより、安定した接続
抵抗（０．５Ω以下）が実現できる。また、導電粒子シ
ート５の厚みは導電粒子４をカバーできるように６〜１
０μｍとした。それ以下であれば導電粒子シート５の作
製が困難であり、またそれ以上であれば電極２間の短絡
の問題となり得る。
【００１３】その後さらに、図１に示すように、熱硬化
型接着剤等からなる樹脂シート６を突起電極２を含む液
晶駆動用ＬＳＩ１の表面に付着する。この時の圧着温度
は１００〜１５０℃とした。樹脂シート６の厚みは突起
電極２の高さと同じが好ましい。厚みが小さければ電極
２間の短絡が生じる。厚みが大きければ安定した接続が
得られない等の問題が生じる。
【００１４】つぎに、突起電極２とＩＴＯ電極３を対面
させて、液晶駆動用ＬＳＩ１と液晶表示パネル７を位置
合わせし重ねた。その後、液晶駆動用ＬＳＩ１と液晶表
示パネル７を熱加圧し、硬化させることにより導電粒子
シート５中に分散させた導電粒子４により突起電極２と
ＩＴＯ電極３を電気的に接続した。熱加圧条件として温
度１７０〜２１０℃、突起電極２あたりの圧力荷重１５
００〜２０００ｋｇ／ｃｍ2 、時間２０sec とした。熱
加圧することで、図３に示すように、弾性を有する導電
粒子４が圧縮され、突起電極２、ＩＴＯ電極３どうしが
電気的に安定して接続される。
【００１５】図４は、液晶駆動用ＬＳＩ１を接続した液
晶表示装置の全体の断面図を示している。この液晶表示
装置の表示部において、対向する液晶表示パネル７，７
が液晶層１０を介して配置されている。１１はシール層
である。そして、上記のように液晶表示パネル７に接続
された液晶駆動用ＬＳＩ１により表示部が駆動される。
【００１６】このように構成された半導体素子の実装方
法によると、液晶駆動用ＬＳＩ１と液晶表示パネル７を
熱加圧することで、突起電極２とＩＴＯ電極３間に確実
に導電粒子４を介在させることができ、介在させた導電
粒子４が圧縮され、突起電極２とＩＴＯ電極３どうしが
電気的に安定して接続される。また、突起電極２間には
樹脂シート６により導電粒子４のない接着剤が充填さ
れ、突起電極２間の導電粒子４の連なりによる短絡を防
止できる。また、導電粒子シート５および樹脂シート６
の硬化収縮力によって、突起電極２とＩＴＯ電極３の接
続状態が確実に保持される。これにより、液晶駆動用Ｌ
ＳＩ１と液晶表示パネル７の挟ピッチ接続対応が可能で
あり、その接続も安定し、信頼性が確保できる。また、
突起電極の高さ変更に対しては樹脂シート６の接着剤量
をコントロールすることで容易に対応でき、工程の簡素
化が図れ、かつ低コスト化が図れる。
【００１７】なお、前記実施の形態においては、液晶表
示装置における液晶駆動用ＬＳＩ１と液晶表示パネル７
を接続する場合について説明したが、液晶表示装置に限
るものではなく、例えば半導体素子とプリント基板の接
続にも適用することができる。
【００１８】
【発明の効果】この発明の半導体素子の実装方法によれ
ば、半導体素子と基板を熱加圧することで導電粒子を分
散させた接着剤シート（導電粒子シート）に含まれた導
電粒子が圧縮し、対向する電極どうしが電気的に安定し
て接続される。また、半導体素子の突起電極間には導電
粒子を含まない接着剤シート（樹脂シート）により導電
粒子のない接着剤が充填され、突起電極間の導電粒子の
連なりによる短絡を防止できる。また、両接着剤シート
の接着剤の硬化によって、電極の接続が確実に保持され
る。これにより、半導体素子と基板の挟ピッチ接続対応
が可能であり、その接続も安定し、高歩留りで高い信頼
性が確保できる。また、突起電極の高さ変更に対して
は、樹脂シートの接着剤量をコントロールすることで容
易に対応できる。また、導電粒子シートと樹脂シートの
２層分離型としたことにより、従来に比較して異方導電
性接着剤シートの製造プロセスの工程が簡略化され、低
コスト化が図れる。
【図面の簡単な説明】
【図１】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の分解断面図である。
【図２】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の断面図である。
【図３】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の拡大断面図である。
【図４】この発明の実施の形態の実装方法を用いた液晶
表示装置の断面図である。
【図５】従来例で接続する電極ピッチが７０μｍ以上の
異方導電性接着剤での液晶駆動用ＬＳＩと液晶表示パネ
ルの接続部の断面図である。
【図６】従来例で樹脂コートを施した導電粒子の断面図
である。
【図７】従来例で導電粒子を含む層上に導電粒子の含ま
ない層を形成した異方導電性接着剤での液晶駆動用ＬＳ
Ｉと液晶表示パネルの接続部の断面図である。
【符号の説明】
１ 液晶駆動用ＬＳＩ（半導体素子） ２ 突起電極（バンプ） ３ ＩＴＯ電極 ４ 導電粒子 ５ 導電粒子を分散させた接着剤シート（導電粒子シ
ート） ６ 導電粒子を含まない接着剤シート（樹脂シート） ７ 液晶表示パネル（基板） ８ Ａｌ電極パッド ９ 保護層 １０ 液晶層 １１ シール層 １２，１２′ 異方導電性接着剤シート １３ 導電粒子層 １４ 樹脂層 １５ 封止樹脂 １６ Ａｕメッキ １７ 樹脂コート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 一成 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の突起電極と基板の電極とを
    互いに対向させ、熱圧着にて接続する方法であって、前
    記基板の電極を含む表面に導電粒子を分散させた接着剤
    シートを付着させる工程と、前記半導体素子の突起電極
    を含む表面に導電粒子を含まない接着剤シートを付着さ
    せる工程と、前記半導体素子の突起電極と前記基板の電
    極とを互いに対向させて位置合わせする工程と、対向す
    る電極どうしを前記導電粒子を分散させた接着剤シート
    および導電粒子を含まない接着剤シートを介して熱加圧
    にて接続させる工程とを含む半導体素子の実装方法。
JP8146872A 1996-06-10 1996-06-10 半導体素子の実装方法 Pending JPH09330947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8146872A JPH09330947A (ja) 1996-06-10 1996-06-10 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8146872A JPH09330947A (ja) 1996-06-10 1996-06-10 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JPH09330947A true JPH09330947A (ja) 1997-12-22

Family

ID=15417481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8146872A Pending JPH09330947A (ja) 1996-06-10 1996-06-10 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JPH09330947A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705757B1 (ko) * 2005-03-15 2007-04-10 한국과학기술원 극미세피치를 가지는 플립칩 및 이의 제조방법
KR100869113B1 (ko) * 2002-08-23 2008-11-17 삼성전자주식회사 액정 표시 장치
JP2012212864A (ja) * 2011-03-18 2012-11-01 Sekisui Chem Co Ltd 接続構造体の製造方法及び接続構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869113B1 (ko) * 2002-08-23 2008-11-17 삼성전자주식회사 액정 표시 장치
KR100705757B1 (ko) * 2005-03-15 2007-04-10 한국과학기술원 극미세피치를 가지는 플립칩 및 이의 제조방법
JP2012212864A (ja) * 2011-03-18 2012-11-01 Sekisui Chem Co Ltd 接続構造体の製造方法及び接続構造体

Similar Documents

Publication Publication Date Title
EP0794451B1 (en) Liquid crystal device, method of manufacturing the same and electronic apparatus
JP3869860B2 (ja) チップカードのための電子モジュール
WO1998038701A1 (en) Connecting structure, liquid crystal device, electronic equipment, anisotropic conductive adhesive, and method for manufacturing the adhesive
JPH09293751A (ja) テープキャリアパッケージ及び接続方法
JPH0945731A (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP2000195584A (ja) 電気的接続装置と電気的接続方法
JP4575845B2 (ja) 配線接続構造および液晶表示装置
JP2835145B2 (ja) 電子装置
JP4214416B2 (ja) 接着方法及び液晶装置の製造方法
JPH09330947A (ja) 半導体素子の実装方法
JPH1013002A (ja) 半導体素子の実装方法
JP2001119116A (ja) 液晶表示装置の接続構造
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP5218725B2 (ja) 接続方法
JP3256659B2 (ja) 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法
JPH0997812A (ja) 回路基板の接続方法
JPH11195860A (ja) 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法
JP3665467B2 (ja) 表示装置、及び、表示装置の製造方法
JPH0990394A (ja) 液晶表示パネルの外部配線接続方法
CN100547856C (zh) 具有弹性导电凸块之接合结构及其制作方法
JP2000183111A (ja) 半導体素子の実装方法
JP2002134557A (ja) 半導体チップの実装方法、および半導体チップの実装構造
JPH02173725A (ja) 電子光学素子の実装方法
JP3325317B2 (ja) Ｃｏｇ方式の液晶モジュールに用いる半導体装置
JPH11195866A (ja) マルチチップモジュール、及びマルチチップモジュールの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040914