JP2000183111A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JP2000183111A JP2000183111A JP10357987A JP35798798A JP2000183111A JP 2000183111 A JP2000183111 A JP 2000183111A JP 10357987 A JP10357987 A JP 10357987A JP 35798798 A JP35798798 A JP 35798798A JP 2000183111 A JP2000183111 A JP 2000183111A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- mounting
- anisotropic conductive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【課題】 各種電子装置に使用される異方導電性接着剤
を用いた半導体素子の実装方法において、半導体素子や
回路基板の反りの発生を防ぎ、半導体素子のコーナー部
に配置された突起電極と、これに対向する回路基板の配
線電極との接続信頼性を向上する。 【解決手段】 半導体素子１の突起電極を異方導電性接
着剤３を介して対向する回路基板２の配線電極に熱圧着
により接続する際、回路基板２の半導体素子搭載位置以
外部を加圧し、且つ半導体素子１の上方からの圧着ツー
ル５により回路基板２に熱圧着する。これにより、半導
体素子１および回路基板２の反りをなくすことができ、
半導体素子１と回路基板の接続信頼性を向上することが
できる。
を用いた半導体素子の実装方法において、半導体素子や
回路基板の反りの発生を防ぎ、半導体素子のコーナー部
に配置された突起電極と、これに対向する回路基板の配
線電極との接続信頼性を向上する。 【解決手段】 半導体素子１の突起電極を異方導電性接
着剤３を介して対向する回路基板２の配線電極に熱圧着
により接続する際、回路基板２の半導体素子搭載位置以
外部を加圧し、且つ半導体素子１の上方からの圧着ツー
ル５により回路基板２に熱圧着する。これにより、半導
体素子１および回路基板２の反りをなくすことができ、
半導体素子１と回路基板の接続信頼性を向上することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣなどの半導体
素子とガラス基板，セラミック基板，プリント基板など
の周辺回路基板との接続方法に関する。
素子とガラス基板，セラミック基板，プリント基板など
の周辺回路基板との接続方法に関する。
【０００２】
【従来の技術】近年、半導体素子の実装形態は高密度，
高品質，薄型，軽量化が益々進行している。
高品質，薄型，軽量化が益々進行している。
【０００３】この要求に応えるための、例えば液晶表示
装置における液晶駆動用ＬＳＩの実装方法では、フィル
ムキャリアのデバイスホールにＬＳＩ（チップ）を配設
し、Ｓｎ（錫）メッキされたインナーリードに、液晶駆
動用ＬＳＩに形成したバンプと呼ばれるＡｕ（金）突起
電極をＡｕ−Ｓｎ共晶により接続するＴＣＰ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いてガラス基板
に間接的に接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）方式から、ガラス基板の配線電
極に半導体素子の突起電極を直接接続するＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方式へと移行している。
装置における液晶駆動用ＬＳＩの実装方法では、フィル
ムキャリアのデバイスホールにＬＳＩ（チップ）を配設
し、Ｓｎ（錫）メッキされたインナーリードに、液晶駆
動用ＬＳＩに形成したバンプと呼ばれるＡｕ（金）突起
電極をＡｕ−Ｓｎ共晶により接続するＴＣＰ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いてガラス基板
に間接的に接続するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）方式から、ガラス基板の配線電
極に半導体素子の突起電極を直接接続するＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方式へと移行している。
【０００４】ＣＯＧ方式における半導体素子の実装方法
は、半導体素子上に配設されたバンプと呼ばれるＡｕ突
起電極と、対向するガラス基板の配線電極とを位置合わ
せして、異方導電性接着剤を介して熱圧着することによ
り接続が完了する。このときガラス基板は平坦な石英ガ
ラス等のステージ上に載置され、位置合わせした半導体
素子を上方より人工ダイヤモンド等の材質からなる圧着
ツールにより押圧し、熱圧着していた。
は、半導体素子上に配設されたバンプと呼ばれるＡｕ突
起電極と、対向するガラス基板の配線電極とを位置合わ
せして、異方導電性接着剤を介して熱圧着することによ
り接続が完了する。このときガラス基板は平坦な石英ガ
ラス等のステージ上に載置され、位置合わせした半導体
素子を上方より人工ダイヤモンド等の材質からなる圧着
ツールにより押圧し、熱圧着していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体素子の実装方法では、熱圧着完了後、半導
体素子および回路基板に反りが発生し、半導体素子の四
隅（コーナー部）に配置した突起電極と対向する回路基
板の配線電極との接続が確実に行われないという問題が
あった。したがって、従来ではコーナー部に突起電極を
意図的に配置しないようにしていた。
ような半導体素子の実装方法では、熱圧着完了後、半導
体素子および回路基板に反りが発生し、半導体素子の四
隅（コーナー部）に配置した突起電極と対向する回路基
板の配線電極との接続が確実に行われないという問題が
あった。したがって、従来ではコーナー部に突起電極を
意図的に配置しないようにしていた。
【０００６】近年、半導体素子の多チャンネル化、コン
パクト化に伴いその形状が長寸化するとともに、更にコ
ーナー部にまで突起電極を必要とし、接続信頼性の向上
が要求されている。
パクト化に伴いその形状が長寸化するとともに、更にコ
ーナー部にまで突起電極を必要とし、接続信頼性の向上
が要求されている。
【０００７】コーナー部の接続信頼性が低下する原因は
いくつか挙げられるが、熱圧着による半導体素子および
回路基板の反りが主たる原因の一つであると考えられ
る。半導体素子および回路基板の反りによって、圧着完
了後の接続部は、異方導電性接着剤中に内部応力が保持
され、半導体素子のコーナー部ほど内部応力が大きくな
るためであると考えられる。
いくつか挙げられるが、熱圧着による半導体素子および
回路基板の反りが主たる原因の一つであると考えられ
る。半導体素子および回路基板の反りによって、圧着完
了後の接続部は、異方導電性接着剤中に内部応力が保持
され、半導体素子のコーナー部ほど内部応力が大きくな
るためであると考えられる。
【０００８】本発明は、上記従来技術の問題点を解決す
るもので、半導体素子および回路基板の反りをなくすこ
とにより、熱圧着完了後の異方導電性接着剤中の内部応
力を低減し、半導体素子のコーナー部に配置された突起
電極と回路基板の配線電極との接続信頼性を向上すると
ともに、半導体素子外形形状の長寸化を実現可能にする
ようにした半導体素子の実装方法を提供することを目的
とする。
るもので、半導体素子および回路基板の反りをなくすこ
とにより、熱圧着完了後の異方導電性接着剤中の内部応
力を低減し、半導体素子のコーナー部に配置された突起
電極と回路基板の配線電極との接続信頼性を向上すると
ともに、半導体素子外形形状の長寸化を実現可能にする
ようにした半導体素子の実装方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１に記載の発明は、複数個の突起電
極が配設された半導体素子を、異方導電性接着剤を介し
て回路基板上に直接接続するフリップチップ実装方法で
あって、前記半導体素子を回路基板上に熱圧着する際、
前記回路基板の半導体素子搭載位置以外の部分を加圧す
るとともに、半導体素子を上方から圧着ツールにより押
圧して熱圧着することを特徴とするものである。
に、本発明の請求項１に記載の発明は、複数個の突起電
極が配設された半導体素子を、異方導電性接着剤を介し
て回路基板上に直接接続するフリップチップ実装方法で
あって、前記半導体素子を回路基板上に熱圧着する際、
前記回路基板の半導体素子搭載位置以外の部分を加圧す
るとともに、半導体素子を上方から圧着ツールにより押
圧して熱圧着することを特徴とするものである。
【００１０】これにより、熱圧着時の半導体素子および
回路基板の反りを低減することができ、したがって、異
方導電性接着剤中の内部応力を軽減し、半導体素子のコ
ーナー部に配置された突起電極の接続信頼性を向上する
ことができるとともに、半導体素子外形形状の長寸化を
実現可能にすることができる。
回路基板の反りを低減することができ、したがって、異
方導電性接着剤中の内部応力を軽減し、半導体素子のコ
ーナー部に配置された突起電極の接続信頼性を向上する
ことができるとともに、半導体素子外形形状の長寸化を
実現可能にすることができる。
【００１１】また、本発明の請求項２に記載の発明は、
請求項１における回路基板の半導体素子搭載位置以外の
部分の加圧部が、半導体素子長手方向の両端部より1.０
ｍｍ以内離れた部分とすることを特徴とするものであ
る。半導体素子の片端方向のみの加圧であれば、加圧の
バランスがくずれて基板の反りを抑制できず、また半導
体素子より１.０ｍｍ以上離れた部分を加圧しても同様
にその効果が薄く、基板の反り量を十分に抑制できな
い。
請求項１における回路基板の半導体素子搭載位置以外の
部分の加圧部が、半導体素子長手方向の両端部より1.０
ｍｍ以内離れた部分とすることを特徴とするものであ
る。半導体素子の片端方向のみの加圧であれば、加圧の
バランスがくずれて基板の反りを抑制できず、また半導
体素子より１.０ｍｍ以上離れた部分を加圧しても同様
にその効果が薄く、基板の反り量を十分に抑制できな
い。
【００１２】さらに、本発明の請求項３に記載の発明
は、請求項１における回路基板の半導体素子搭載位置以
外の部分の加圧力が、半導体素子に対する圧着ツールの
加圧力と略同じであることを特徴とするものである。圧
着ツールの加圧力よりも小さくても、また大きくても回
路基板に反りが発生する。略同じ加圧力であれば回路基
板に対する圧力はバランスが保たれ、反りをほとんど皆
無とし、異方導電性接着剤中の内部応力をなくすことが
できる。
は、請求項１における回路基板の半導体素子搭載位置以
外の部分の加圧力が、半導体素子に対する圧着ツールの
加圧力と略同じであることを特徴とするものである。圧
着ツールの加圧力よりも小さくても、また大きくても回
路基板に反りが発生する。略同じ加圧力であれば回路基
板に対する圧力はバランスが保たれ、反りをほとんど皆
無とし、異方導電性接着剤中の内部応力をなくすことが
できる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１４】図１は、本発明の一実施の形態における半
導体素子の実装方法を示したものであり、ここでは、液
晶表示装置における半導体素子１（液晶表示駆動用ＬＳ
Ｉ）と回路基板２（液晶表示パネル）の圧着方法を示し
ている。すなわち、半導体素子１を回路基板２に実装す
る際には、予め回路基板２の表面に異方導電性接着剤３
を付着させ、半導体素子１の突起電極と、対向する回路
基板２の配線電極とを位置合わせして熱圧着する。この
とき二本の加圧用治具４が、回路基板２における半導体
素子１の長手方向両端部より０.５ｍｍ離れた所をそれ
ぞれ加圧するように設定し、圧着ツール５は、半導体素
子１をその上方から押圧するようにしている。圧着ツー
ル５の圧着面は、半導体素子１の形状に近似させてい
る。
導体素子の実装方法を示したものであり、ここでは、液
晶表示装置における半導体素子１（液晶表示駆動用ＬＳ
Ｉ）と回路基板２（液晶表示パネル）の圧着方法を示し
ている。すなわち、半導体素子１を回路基板２に実装す
る際には、予め回路基板２の表面に異方導電性接着剤３
を付着させ、半導体素子１の突起電極と、対向する回路
基板２の配線電極とを位置合わせして熱圧着する。この
とき二本の加圧用治具４が、回路基板２における半導体
素子１の長手方向両端部より０.５ｍｍ離れた所をそれ
ぞれ加圧するように設定し、圧着ツール５は、半導体素
子１をその上方から押圧するようにしている。圧着ツー
ル５の圧着面は、半導体素子１の形状に近似させてい
る。
【００１５】これにより、熱圧着時は、位置合わせされ
た半導体素子１と回路基板２が２本の加圧用治具４およ
び半導体素子と近似した圧着面形状の圧着ツール５が同
時に下降する構造となり、圧着ツール５による加圧時に
半導体素子１および回路基板２が凹状に歪むのを、２本
の加圧用治具４で防止することができる。
た半導体素子１と回路基板２が２本の加圧用治具４およ
び半導体素子と近似した圧着面形状の圧着ツール５が同
時に下降する構造となり、圧着ツール５による加圧時に
半導体素子１および回路基板２が凹状に歪むのを、２本
の加圧用治具４で防止することができる。
【００１６】図２（ａ）は、上記実装方法に従った熱圧
着完了後の半導体素子１と回路基板２を示したものであ
り、図２（ｂ）は加圧用治具を有していない従来の実装
方法に従った熱圧着完了後の半導体素子１と回路基板２
を示したものである。
着完了後の半導体素子１と回路基板２を示したものであ
り、図２（ｂ）は加圧用治具を有していない従来の実装
方法に従った熱圧着完了後の半導体素子１と回路基板２
を示したものである。
【００１７】本発明による半導体素子の実装方法によれ
ば、熱圧着時に圧着ツール５により半導体素子１および
回路基板２が凹状に歪むということはなく、熱圧着完了
後の半導体素子１と回路基板２の反りを低減することが
できる。したがって、異方導電性接着剤３中の内部応力
が軽減でき、半導体素子１のコーナー部に配置された突
起電極７と回路基板２の配線電極８との接続信頼性が向
上する。
ば、熱圧着時に圧着ツール５により半導体素子１および
回路基板２が凹状に歪むということはなく、熱圧着完了
後の半導体素子１と回路基板２の反りを低減することが
できる。したがって、異方導電性接着剤３中の内部応力
が軽減でき、半導体素子１のコーナー部に配置された突
起電極７と回路基板２の配線電極８との接続信頼性が向
上する。
【００１８】
【実施例】次に、本発明の具体的実施例を説明する。図
３は、液晶表示装置の外観を示したものである。なお、
半導体素子１と回路基板２との接続部は図２（ａ）を参
照されたい。
３は、液晶表示装置の外観を示したものである。なお、
半導体素子１と回路基板２との接続部は図２（ａ）を参
照されたい。
【００１９】半導体素子１（液晶表示ドライバー）は液
晶表示駆動を行う機能を有し、半導体素子１の電極は、
Ａｌ（アルミニウム）電極上にバリアメタルを介して電
解メッキ法によって設けられたバンプと呼ばれるＡｕ
（金）突起電極７とした。バリアメタルにはＣｒ（クロ
ム）とＣｕ（銅）を用いた。Ａｕ突起電極７のサイズは
４５μｍ×６４μｍで高さを１５μｍとした。また、Ａ
ｕ突起電極７の硬度は約４５Ｈｖで、最小４５μｍピッ
チの千鳥配列とした。
晶表示駆動を行う機能を有し、半導体素子１の電極は、
Ａｌ（アルミニウム）電極上にバリアメタルを介して電
解メッキ法によって設けられたバンプと呼ばれるＡｕ
（金）突起電極７とした。バリアメタルにはＣｒ（クロ
ム）とＣｕ（銅）を用いた。Ａｕ突起電極７のサイズは
４５μｍ×６４μｍで高さを１５μｍとした。また、Ａ
ｕ突起電極７の硬度は約４５Ｈｖで、最小４５μｍピッ
チの千鳥配列とした。
【００２０】回路基板２（液晶表示パネル）は７インチ
ＴＦＴ型液晶表示パネルを用い、ソース用液晶表示ドラ
イバーは２４０チャンネルで１２.２ｍｍ×１.８ｍｍの
サイズのものを６個、ゲート用液晶表示ドライバーは２
４４チャンネルで１２.５ｍｍ×２.６ｍｍのサイズのも
のを１個搭載した。配線電極８にはＡｌを用い、厚み約
０.３μｍである。また、外部信号入力用のフレキシブ
ル基板９を端子部の中央付近に配置する設計とした。
ＴＦＴ型液晶表示パネルを用い、ソース用液晶表示ドラ
イバーは２４０チャンネルで１２.２ｍｍ×１.８ｍｍの
サイズのものを６個、ゲート用液晶表示ドライバーは２
４４チャンネルで１２.５ｍｍ×２.６ｍｍのサイズのも
のを１個搭載した。配線電極８にはＡｌを用い、厚み約
０.３μｍである。また、外部信号入力用のフレキシブ
ル基板９を端子部の中央付近に配置する設計とした。
【００２１】異方導電性接着剤３は導電粒子６の分散量
が８０００個/ｍｍ2で、導電粒子６の粒径は５μｍのも
のを使用した。導電粒子６は金属粒子でも良いが導電性
ならびに弾性を有していることが望ましく、例えば、ジ
ビニルベンゼンを主成分とする架橋重合体（スチレン系
のプラスチック粒子）にＮｉ（ニッケル）およびＡｕ
（金）のメッキ層を形成したものがある。接着剤（バイ
ンダー）はエポキシ樹脂を主成分とする熱硬化タイプの
ものを使用した。
が８０００個/ｍｍ2で、導電粒子６の粒径は５μｍのも
のを使用した。導電粒子６は金属粒子でも良いが導電性
ならびに弾性を有していることが望ましく、例えば、ジ
ビニルベンゼンを主成分とする架橋重合体（スチレン系
のプラスチック粒子）にＮｉ（ニッケル）およびＡｕ
（金）のメッキ層を形成したものがある。接着剤（バイ
ンダー）はエポキシ樹脂を主成分とする熱硬化タイプの
ものを使用した。
【００２２】まず、半導体素子１と回路基板２をガラス
ステージ上で位置合わせした後、加熱すると同時に加圧
し仮接続を行った。このとき接続温度１２５℃，接続加
重７０ＭＰａ，接続時間３秒で実施した。また、このと
きの異方導電性接着剤３の硬化反応率は、ＤＳＣ法で５
％以下であり、半導体素子１および回路基板２の反りは
発生していない。
ステージ上で位置合わせした後、加熱すると同時に加圧
し仮接続を行った。このとき接続温度１２５℃，接続加
重７０ＭＰａ，接続時間３秒で実施した。また、このと
きの異方導電性接着剤３の硬化反応率は、ＤＳＣ法で５
％以下であり、半導体素子１および回路基板２の反りは
発生していない。
【００２３】次に、本発明による半導体素子の実装方法
に従って、図１に示した加圧用治具４および圧着ツール
５を同時に下降させ、本接続を行った。まずソース側か
ら行い、次いでゲート側を行った。加圧用治具４は半導
体素子１より０.５ｍｍ離れた場所を加圧するようにし
た。ソース側，ゲート側ともにこのときの圧着ツールの
圧着条件は接続温度１９０℃，接続加重１５０ＭＰａ，
接続時間１０秒で実施した。また、このときの異方導電
性接着剤３の硬化反応率は、ＤＳＣ法で９５％以上であ
った。
に従って、図１に示した加圧用治具４および圧着ツール
５を同時に下降させ、本接続を行った。まずソース側か
ら行い、次いでゲート側を行った。加圧用治具４は半導
体素子１より０.５ｍｍ離れた場所を加圧するようにし
た。ソース側，ゲート側ともにこのときの圧着ツールの
圧着条件は接続温度１９０℃，接続加重１５０ＭＰａ，
接続時間１０秒で実施した。また、このときの異方導電
性接着剤３の硬化反応率は、ＤＳＣ法で９５％以上であ
った。
【００２４】図４は、図３中のＡ−Ａにおける接続完了
後の半導体素子１および回路基板２の反り量を測定した
結果を示した。図４（ａ）は本発明における半導体素子
の実装方法による場合の測定結果を示し、図４（ｂ）は
従来の半導体素子の実装方法による場合である。
後の半導体素子１および回路基板２の反り量を測定した
結果を示した。図４（ａ）は本発明における半導体素子
の実装方法による場合の測定結果を示し、図４（ｂ）は
従来の半導体素子の実装方法による場合である。
【００２５】測定は接触式の表面測定器を使用した。測
定結果より、図４（ａ）では、接続完了後も半導体素子
１および回路基板２の反りがほとんど皆無に等しく、し
かも半導体素子１のコーナー部に配置されたＡｕ突起電
極７と対向する回路基板２のＡｌ配線電極８との接続信
頼性が向上した。
定結果より、図４（ａ）では、接続完了後も半導体素子
１および回路基板２の反りがほとんど皆無に等しく、し
かも半導体素子１のコーナー部に配置されたＡｕ突起電
極７と対向する回路基板２のＡｌ配線電極８との接続信
頼性が向上した。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
接続完了後の半導体素子および回路基板の反りをなくす
ことができるとともに、異方導電性接着剤中の内部応力
を低減することができ、半導体素子のコーナー部に配置
された突起電極と対向する回路基板の配線電極との接続
信頼性を向上することができる。更には、半導体素子外
形形状の長寸化を実現可能とする。
接続完了後の半導体素子および回路基板の反りをなくす
ことができるとともに、異方導電性接着剤中の内部応力
を低減することができ、半導体素子のコーナー部に配置
された突起電極と対向する回路基板の配線電極との接続
信頼性を向上することができる。更には、半導体素子外
形形状の長寸化を実現可能とする。
【図１】本発明の一実施の形態における半導体素子の実
装方法を示す断面図
装方法を示す断面図
【図２】（ａ）は本発明の一実施の形態における半導体
素子の実装状態を示す断面図、（ｂ）は従来の半導体素
子の実装状態を示す断面図
素子の実装状態を示す断面図、（ｂ）は従来の半導体素
子の実装状態を示す断面図
【図３】本発明の具体的実施例における液晶表示装置の
外観斜視図
外観斜視図
【図４】（ａ）は本発明の具体的実施例における半導体
素子および回路基板の反り量を示す図、（ｂ）は従来方
法における半導体素子および回路基板の反り量を示す図
素子および回路基板の反り量を示す図、（ｂ）は従来方
法における半導体素子および回路基板の反り量を示す図
１ 半導体素子（液晶表示駆動用ＬＳＩ） ２ 回路基板（液晶表示パネル） ３ 異方導電性接着剤 ４ 加圧用治具 ５ 圧着ツール ６ 導電粒子 ７ 突起電極（Ａｕ） ８ 配線電極（Ａｌ） ９ フレキシブル基板 １０ ステージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 光 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 新見 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 LL09 PP16 PP19 QQ01
Claims (3)
- 【請求項１】 複数個の突起電極が配設された半導体素
子を、異方導電性接着剤を介して回路基板上に直接接続
するフリップチップ実装方法であって、前記半導体素子
を回路基板上に熱圧着する際、前記回路基板の半導体素
子搭載位置以外の部分を加圧するとともに、半導体素子
を上方から圧着ツールにより押圧して熱圧着することを
特徴とする半導体素子の実装方法。 - 【請求項２】 回路基板の半導体素子搭載位置以外の部
分の加圧部は、半導体素子長手方向の両端部より1.０ｍ
ｍ以内離れた部分とすることを特徴とする請求項１記載
の半導体素子の実装方法。 - 【請求項３】 回路基板の半導体素子搭載位置以外の部
分の加圧力は、半導体素子に対する圧着ツールの加圧力
と略同じであることを特徴とする請求項１記載の半導体
素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357987A JP2000183111A (ja) | 1998-12-16 | 1998-12-16 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357987A JP2000183111A (ja) | 1998-12-16 | 1998-12-16 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183111A true JP2000183111A (ja) | 2000-06-30 |
Family
ID=18456973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357987A Pending JP2000183111A (ja) | 1998-12-16 | 1998-12-16 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183111A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327269C (zh) * | 2001-12-25 | 2007-07-18 | 株式会社东芝 | 热压接装置和热压接方法 |
| JP2009158882A (ja) * | 2007-12-28 | 2009-07-16 | Tdk Corp | 超音波振動を用いて実装部品を被実装部品に実装する実装装置 |
| CN111668138A (zh) * | 2020-06-16 | 2020-09-15 | 京东方科技集团股份有限公司 | 绑定装置 |
| US11469343B2 (en) | 2018-02-14 | 2022-10-11 | Samsung Electronics Co., Ltd. | Compression bonding apparatus |
-
1998
- 1998-12-16 JP JP10357987A patent/JP2000183111A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327269C (zh) * | 2001-12-25 | 2007-07-18 | 株式会社东芝 | 热压接装置和热压接方法 |
| JP2009158882A (ja) * | 2007-12-28 | 2009-07-16 | Tdk Corp | 超音波振動を用いて実装部品を被実装部品に実装する実装装置 |
| JP4711090B2 (ja) * | 2007-12-28 | 2011-06-29 | Ｔｄｋ株式会社 | 超音波振動を用いて実装部品を被実装部品に実装する方法及び実装装置 |
| US11469343B2 (en) | 2018-02-14 | 2022-10-11 | Samsung Electronics Co., Ltd. | Compression bonding apparatus |
| CN111668138A (zh) * | 2020-06-16 | 2020-09-15 | 京东方科技集团股份有限公司 | 绑定装置 |
| CN111668138B (zh) * | 2020-06-16 | 2023-12-05 | 京东方科技集团股份有限公司 | 绑定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186584B2 (en) | Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument | |
| US6335568B1 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
| JP2596960B2 (ja) | 接続構造 | |
| US6509631B2 (en) | Semiconductor device and liquid crystal module | |
| US8552310B2 (en) | Mounting structure of electronic component | |
| US20070063347A1 (en) | Packages, anisotropic conductive films, and conductive particles utilized therein | |
| JP3441412B2 (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
| JP3278055B2 (ja) | 電子回路装置 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| US20010031515A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JPH0432541B2 (ja) | ||
| JP2835145B2 (ja) | 電子装置 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JP2000183111A (ja) | 半導体素子の実装方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP2000150584A (ja) | 半導体素子実装装置 | |
| JPH0432171A (ja) | 電子装置の製造方法 | |
| JP2002261416A (ja) | 電極の接続構造 | |
| JP2002289735A (ja) | 半導体装置 | |
| JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| JPH113910A (ja) | 半導体素子の実装方法と半導体素子実装装置 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JPS62161187A (ja) | 液晶表示装置 |