JP2000150584A - 半導体素子実装装置 - Google Patents

半導体素子実装装置

Info

Publication number
JP2000150584A
JP2000150584A JP32272498A JP32272498A JP2000150584A JP 2000150584 A JP2000150584 A JP 2000150584A JP 32272498 A JP32272498 A JP 32272498A JP 32272498 A JP32272498 A JP 32272498A JP 2000150584 A JP2000150584 A JP 2000150584A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
semiconductor element
display panel
crimping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32272498A
Other languages
English (en)
Inventor
Hikari Fujita
光 藤田
Junichi Okamoto
準市 岡元
Hideki Niimi
秀樹 新見
Kazunari Tanaka
一成 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32272498A priority Critical patent/JP2000150584A/ja
Publication of JP2000150584A publication Critical patent/JP2000150584A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子実装装置において、半導体素子の
突起電極を液晶表示パネルの配線電極に熱圧着する際に
半導体素子および液晶表示パネルの反りを緩和して、液
晶表示装置の画面上の半導体素子実装部周辺の色ムラの
発生を防止することを目的とする。 【解決手段】 液晶表示パネル２の半導体素子１を搭載
する位置の圧着ツール５の圧着表面５ａの形状をフラッ
ト〜凹形状とし、この圧着ツール５と、半導体素子１と
同一または近似した形状の圧着ステージ４により半導体
素子１を液晶表示パネル２に熱圧着する構成とする。こ
の構成により、半導体素子１の突起電極を液晶表示パネ
ル２の配線電極に熱圧着する際の半導体素子１および液
晶表示パネル２の反りをなくすことができ、液晶表示装
置の画面上の半導体素子実装部周辺に発生する色ムラを
抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ガラス基板、プリ
ント基板などの周辺回路基板に、ＩＣ、ＬＳＩなどの半
導体素子を実装する半導体素子実装装置に関するもので
ある。
【０００２】
【従来の技術】近年、半導体素子の実装形態は高密度、
高品質、薄型、軽量化が益々進行している。
【０００３】たとえば、液晶表示装置における液晶駆動
用ＬＳＩの実装方法として、液晶駆動用ＬＳＩのバンプ
と呼ばれるＡu（金）突起電極と、フィルムキャリアの
デバイスホールに配設されたインナーリードを、Ａu-Ｓ
n共晶により接続したＴＡＢ（Ｔape Ａutomated Ｂon
ding）を使用して、液晶駆動用ＬＳＩをガラス基板に間
接的に接続するＴＣＰ（Ｔape Ｃarrier Ｐackge）方
式がある。前記インナーリードはＳn（錫）メッキされ
ている。
【０００４】そして、前記ＴＣＰ方式から、フリップチ
ップ（Ｆlip Ｃhip Ｂonding）実装の中のＣＯＧ（Ｃ
hip Ｏn Ｇlass）方式へ移行してきている。ＣＯＧ方
式は、液晶表示パネルの配線電極に半導体素子の突起電
極を直接接続するものである。
【０００５】ＣＯＧ方式における半導体素子装置と実装
方法を、図３および図４により説明する。図４に示すよ
うに、液晶表示パネル２の半導体素子１の搭載位置に異
方導電性接着剤３を付着して、半導体素子１上に配設さ
れたバンプと呼ばれるＡu（金）突起電極７と液晶表示
パネル２のＡｌ（アルミニウム）配線電極８を直接接続
する。
【０００６】半導体素子実装装置は、図３に示すよう
に、液晶パネル２を下方向から支持する、石英ガラスな
どにより形成された平坦な圧着ステージ４と、圧着ステ
ージ４の上方向から上下して、半導体素子１を液晶表示
パネル２の半導体素子の搭載位置に熱圧着により接続す
る圧着ツール９を備えている。前記圧着ツール９は、Ｓ
ＵＳなどの材質から形成され、その圧着面９ａは凸形状
に形成されている。
【０００７】上記半導体素子実装装置による液晶表示装
置の半導体素子の実装方法を説明する。まず半導体素子
１、たとえば液晶表示駆動用ＬＳＩを液晶表示パネル２
に実装するに際し、予め液晶表示パネル２の半導体素子
１の搭載位置表面に異方導電性接着剤３を貼付して、半
導体素子１のＡu突起電極７と液晶表示パネル２のＡｌ
配線電極８とを位置合わせする。
【０００８】次に、圧着ステージ４の圧着面の上方位置
が液晶表示パネル２の半導体素子１の搭載位置となるよ
うに液晶表示パネル２を搭載して、上方からの圧着ツー
ル９の圧着面９ａおよび圧着ステージ４の圧着面の間
に、半導体素子１と異方導電性接着剤３と液晶表示パネ
ル２を挟んで、熱圧着を行う。この熱圧着により、液晶
表示パネル２と半導体素子１の接続が完了する。
【０００９】上記異方導電性接着剤３は、たとえばエポ
キシ樹脂に粒径０．００５ｍｍの球状Ｎｉ（ニッケル）
粒子、あるいは樹脂粒子にＮｉＡｕメッキした導電粒子
６（図４）を混入したものであり、導電粒子６が電気接
続の機能を果している。
【００１０】
【発明が解決しようとする課題】近年、半導体素子１の
多チャンネル化、コンパクト化に伴いその形状が長寸化
してきたため、液晶表示パネル２の反り量がより増大
し、さらに色ムラが大きくなり液晶表示パネル２の反り
の改善が要求されている。
【００１１】しかし、従来のＣＯＧ方式では、半導体素
子１の突起電極７を液晶表示パネル２の配線電極８に熱
圧着する際に、図４に示すように、半導体素子１および
液晶表示パネル２は、圧着ツール９の面形状に沿って凹
状に歪み、熱圧着完了後の半導体素子１および液晶表示
パネル２に反りが発生して、液晶表示装置の画面の前記
半導体実装部周辺が色ムラとなって見えるという問題が
発生する。
【００１２】液晶表示装置の画面上の半導体素子実装部
周辺に色ムラが発生する原因は、熱圧着による半導体素
子１および液晶表示パネル２の（歪み）反りであると考
えられ、この半導体素子１および液晶表示パネル２に反
りが発生する原因は、圧着ツール９で半導体素子１を液
晶表示パネル２に熱圧着する際の、圧着ツール表面の平
面度と圧力の影響によるものと考えられる。
【００１３】本発明は、このような半導体素子実装装置
において、半導体素子の突起電極を液晶表示パネルの配
線電極に熱圧着する際に半導体素子および液晶表示パネ
ルの反りを緩和して、液晶表示装置の画面上の半導体素
子実装部周辺の色ムラの発生を防止することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明の半導体実装装置
においては、異方導電性接着剤を介して半導体素子の突
起電極を液晶表示パネルの配線電極上に直接接続するフ
リップチップ実装に使用される実装装置であって、前記
液晶パネルを支持する、前記半導体素子と同一長さまた
は近似した形状の圧着ステージと、前記圧着ステージに
支持された液晶表示パネルに、前記異方導電性接着剤を
介して半導体素子を熱圧着する圧着ツールとを備え、前
記圧着ツールの圧着面形状を、フラットまたは凹形状と
したことを特徴としたものである。
【００１５】この本発明によれば、半導体素子の突起電
極を液晶表示パネルの配線電極に熱圧着する際に半導体
素子および液晶表示パネルの反りを緩和でき、液晶表示
装置の画面上の半導体素子実装部周辺の色ムラの発生を
抑えることができる半導体実装装置が得られる。
【００１６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、異方導電性接着剤を介して半導体素子の突起電極を
液晶表示パネルの配線電極上に直接接続するフリップチ
ップ実装に使用される実装装置であって、前記液晶パネ
ルを支持する、前記半導体素子と同一長さまたは近似し
た形状の圧着ステージと、前記圧着ステージに支持され
た液晶表示パネルに、前記異方導電性接着剤を介して半
導体素子を熱圧着する圧着ツールとを備え、前記圧着ツ
ールの圧着面形状を、フラットまたは凹形状としたこと
を特徴としたものであり、前記半導体素子の突起電極を
液晶表示パネルの配線電極に熱圧着する際、半導体素子
および液晶表示パネルの反りがほとんどなくなり、液晶
表示装置の画面上の半導体実装部周辺に発生する色ムラ
が抑えられるという作用を有する。
【００１７】請求項２に記載の発明は、上記請求項１に
記載の発明であって、前記圧着ツールを、前記半導体素
子と同一または近似した形状とし、前記圧着ツールの圧
着面は、平面度が０〜２μｍの凹形状であることを特徴
としたものであり、半導体素子の突起電極を液晶表示パ
ネルの配線電極に熱圧着する際、半導体素子および液晶
パネルの反りがなくなり、液晶表示装置の画面上の半導
体実装部周辺に発生する色ムラが抑えられるという作用
を有する。
【００１８】以下、本発明の実施の形態を図面に基づい
て説明する。なお、従来例の図３および図４の構成と同
一の構成には同一の符号を付して説明を省略する。図１
は本発明の実施の形態における半導体素子実装装置の要
部外観斜視図であり、半導体素子１を液晶表示パネル２
に実装する直前の状態を示している。
【００１９】本発明の半導体素子実装装置では、圧着ツ
ール５を半導体素子１と同一または近似した形状とし、
その圧着面５ａを、平面度が０〜２μｍの凹形状として
いる。また、圧着ステージ４を半導体素子１と同一長さ
または近似した形状とし、その表面形状は光学研磨など
の加工を施したフラットな面としている。
【００２０】上記半導体素子実装装置による液晶表示装
置の半導体素子の実装方法を説明する。まず半導体素子
１、たとえば液晶表示駆動用ＬＳＩを液晶表示パネル２
に実装するに際し、予め液晶表示パネル２の半導体素子
１の搭載位置表面に異方導電性接着剤３を貼付して、半
導体素子１のＡu（金）突起電極７と液晶表示パネル２
のＡｌ（アルミニウム）配線電極８とを位置合わせす
る。
【００２１】次に、圧着ステージ４の圧着面の上方位置
が液晶表示パネル２の半導体素子１の搭載位置となるよ
うに液晶表示パネル２を搭載して、上方からの圧着ツー
ル５の圧着面５ａおよび圧着ステージ４の圧着面の間
に、半導体素子１と異方導電性接着剤３と液晶表示パネ
ル２を挟んで、熱圧着を行う。この熱圧着により液晶表
示パネル２と半導体素子１の接続が完了する。
【００２２】図２に本発明の半導体実装装置による熱圧
着完了後の半導体素子１と液晶表示パネル２の断面構造
を示す。図２に示すように、本発明の半導体素子の実装
方法による場合は、熱圧着時に半導体素子１および液晶
表示パネル２は凹状に歪むことはなく、熱圧着完了後の
半導体素子１および液晶表示パネル２には反りがない。
また図４の従来例の場合と比較して図２の本発明の場合
の方が、半導体素子１および液晶表示パネル２の反りが
少ない。
【００２３】このように、圧着ツール５の圧着面５ａ
を、平面度が０〜２μｍの凹形状とし、かつ半導体素子
１と同一または近似した形状で熱圧着することにより、
半導体素子１のＡu（金）突起電極７を液晶表示パネル
２のＡl（アルミニウム）配線電極８に熱圧着する際の
半導体素子１および液晶パネル２の反りをなくすことが
でき、液晶表示装置の画面上の半導体実装部周辺に発生
する色ムラを抑えることができる。
【００２４】
【発明の効果】以上のように本発明によれば、半導体素
子の突起電極を液晶表示パネルの配線電極に熱圧着する
際の、半導体素子および液晶表示パネルの反りをなくす
ことができ、液晶表示装置の画面表示装置の画面上の半
導体実装部周辺に発生する色ムラを抑えることができる
という有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体素子実装装
置の要部外観斜視図である。
【図２】同半導体素子実装装置により実装された半導体
素子と液晶表示パネルの構造断面図である。
【図３】従来の半導体素子実装装置の要部外観斜視図で
ある。
【図４】従来の半導体素子実装装置により実装された半
導体素子と液晶表示パネルの構造断面図である。
【符号の説明】 １ 半導体素子 ２ 液晶表示パネル ３ 異方導電性接着剤 ４ 圧着ステージ ５ 圧着ツール ５ａ 圧着面 ６ 導電粒子 ７ Ａu（金）突起電極 ８ Ａl（アルミニウム）配線電極
フロントページの続き (72)発明者 新見 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田中 一成 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA60 HA25 NA04 5F044 KK06 LL09 PP16

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 異方導電性接着剤を介して半導体素子の
    突起電極を液晶表示パネルの配線電極上に直接接続する
    フリップチップ実装に使用される実装装置であって、 前記液晶パネルを支持する、前記半導体素子と同一長さ
    または近似した形状の圧着ステージと、 前記圧着ステージに支持された液晶表示パネルに、前記
    異方導電性接着剤を介して半導体素子を熱圧着する圧着
    ツールとを備え、 前記圧着ツールの圧着面形状を、フラットまたは凹形状
    としたことを特徴とする半導体素子実装装置。
  2. 【請求項２】 前記圧着ツールを、前記半導体素子と同
    一または近似した形状とし、前記圧着ツールの圧着面
    は、平面度が０〜２μｍの凹形状であることを特徴とす
    る請求項１記載の半導体素子実装装置。
JP32272498A 1998-11-13 1998-11-13 半導体素子実装装置 Pending JP2000150584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32272498A JP2000150584A (ja) 1998-11-13 1998-11-13 半導体素子実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32272498A JP2000150584A (ja) 1998-11-13 1998-11-13 半導体素子実装装置

Publications (1)

Publication Number Publication Date
JP2000150584A true JP2000150584A (ja) 2000-05-30

Family

ID=18146922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32272498A Pending JP2000150584A (ja) 1998-11-13 1998-11-13 半導体素子実装装置

Country Status (1)

Country Link
JP (1) JP2000150584A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045912A (ja) * 2001-08-02 2003-02-14 Matsushita Electric Ind Co Ltd 表示パネルおよび表示パネルの製造方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2006066566A (ja) * 2004-08-26 2006-03-09 Casio Comput Co Ltd ボンディング装置
JP2009260379A (ja) * 2009-07-31 2009-11-05 Casio Comput Co Ltd ボンディング装置およびそれを用いたボンディング方法
US9059241B2 (en) 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
JP2018073684A (ja) * 2016-10-31 2018-05-10 デクセリアルズ株式会社 接続体の製造方法、接続方法、接続装置
CN108962775A (zh) * 2018-06-20 2018-12-07 武汉华星光电半导体显示技术有限公司 一种芯片的绑定模组及装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045912A (ja) * 2001-08-02 2003-02-14 Matsushita Electric Ind Co Ltd 表示パネルおよび表示パネルの製造方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2006066566A (ja) * 2004-08-26 2006-03-09 Casio Comput Co Ltd ボンディング装置
JP2009260379A (ja) * 2009-07-31 2009-11-05 Casio Comput Co Ltd ボンディング装置およびそれを用いたボンディング方法
US9059241B2 (en) 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
JP2018073684A (ja) * 2016-10-31 2018-05-10 デクセリアルズ株式会社 接続体の製造方法、接続方法、接続装置
CN108962775A (zh) * 2018-06-20 2018-12-07 武汉华星光电半导体显示技术有限公司 一种芯片的绑定模组及装置

Similar Documents

Publication Publication Date Title
US6552419B2 (en) Semiconductor device and liquid crystal module using the same
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US5118370A (en) LSI chip and method of producing same
US5847796A (en) Liquid crystal device with driver element thicker than a first substrate and on a second substrate and method of manufacturing
US7403256B2 (en) Flat panel display and drive chip thereof
JPS58173790A (ja) 表示装置と半導体装置の接続構造
JPH08236584A (ja) 半導体装置
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20040251546A1 (en) Package and method for bonding between gold lead and gold bump
JP2000150584A (ja) 半導体素子実装装置
KR20080043068A (ko) 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
US7528486B2 (en) Anisotropic conductive film and bump, and packaging structure of semiconductor having the same
US20050093126A1 (en) Filp-chip sub-assembly, methods of making same and device including same
JPH11271793A (ja) テープキャリアパッケージおよび液晶表示装置
JP2000183111A (ja) 半導体素子の実装方法
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
Hwang Advanced low-cost bare-die packaging technology for liquid crystal displays
JP2817425B2 (ja) 半導体装置の実装方法
JPH113910A (ja) 半導体素子の実装方法と半導体素子実装装置
JP2000353424A (ja) 異方性導電接着剤及び導電接続構造並びに導電接続方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
KR20030033706A (ko) 플립칩 패키지
KR200156171Y1 (ko) 액정표시 장치의 씨오지 실장