JPH113910A - 半導体素子の実装方法と半導体素子実装装置 - Google Patents
半導体素子の実装方法と半導体素子実装装置Info
- Publication number
- JPH113910A JPH113910A JP9155625A JP15562597A JPH113910A JP H113910 A JPH113910 A JP H113910A JP 9155625 A JP9155625 A JP 9155625A JP 15562597 A JP15562597 A JP 15562597A JP H113910 A JPH113910 A JP H113910A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- crimping
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の突起電極を回路基板の配線電極
に熱圧着する際の半導体素子および回路基板の反りをな
くすことにより、熱圧着完了後の異方性導電接着剤中の
内部応力を低減して、半導体素子の四隅（コーナー部）
に配置された電極と回路基板の配線電極との接続信頼性
を向上させることを目的とする。 【解決手段】 半導体素子１の突起電極を異方性導電接
着剤３を介して対向する回路基板２の配線電極に熱圧着
するに際し、回路基板２の半導体素子の搭載位置は半導
体素子１と同一または近似した形状を有する圧着ステー
ジ４の圧着面４ａの上方位置に搭載され、かつ、上方よ
り半導体素子１と同一または近似した形状の圧着ツール
５の圧着面５ａにより半導体素子１を熱圧着するもので
ある。
に熱圧着する際の半導体素子および回路基板の反りをな
くすことにより、熱圧着完了後の異方性導電接着剤中の
内部応力を低減して、半導体素子の四隅（コーナー部）
に配置された電極と回路基板の配線電極との接続信頼性
を向上させることを目的とする。 【解決手段】 半導体素子１の突起電極を異方性導電接
着剤３を介して対向する回路基板２の配線電極に熱圧着
するに際し、回路基板２の半導体素子の搭載位置は半導
体素子１と同一または近似した形状を有する圧着ステー
ジ４の圧着面４ａの上方位置に搭載され、かつ、上方よ
り半導体素子１と同一または近似した形状の圧着ツール
５の圧着面５ａにより半導体素子１を熱圧着するもので
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ、ＬＳＩなど
の半導体素子とガラス基板、プリント基板などの周辺回
路基板との実装方法および実装装置に関するものであ
る。
の半導体素子とガラス基板、プリント基板などの周辺回
路基板との実装方法および実装装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体素子の実装形態は高密度、
高品質、薄型、軽量化が益々進行している。
高品質、薄型、軽量化が益々進行している。
【０００３】例えば、液晶表示装置における液晶駆動用
ＬＳＩの実装方法は、フィルムキャリアのデバイスホー
ルに配設されたインナーリードはＳｎ（錫）メッキされ
ていて、液晶駆動用ＬＳＩのバンプと呼ばれるＡｕ
（金）突起電極と前記インナーリードをＡｕ−Ｓｎ共晶
により接続したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐ
ａｃｋａｇｅ）を用いてガラス基板に間接的に接続する
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式がある。
ＬＳＩの実装方法は、フィルムキャリアのデバイスホー
ルに配設されたインナーリードはＳｎ（錫）メッキされ
ていて、液晶駆動用ＬＳＩのバンプと呼ばれるＡｕ
（金）突起電極と前記インナーリードをＡｕ−Ｓｎ共晶
により接続したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐ
ａｃｋａｇｅ）を用いてガラス基板に間接的に接続する
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式がある。
【０００４】前記ＴＡＢ方式から、フリップチップ（Ｆ
ｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）方式の中のＣＯＧ
（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式へ移行している。
ＣＯＧ方式は、回路基板の配線電極に半導体素子の突起
電極を直接に接続するものである。
ｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）方式の中のＣＯＧ
（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式へ移行している。
ＣＯＧ方式は、回路基板の配線電極に半導体素子の突起
電極を直接に接続するものである。
【０００５】ＣＯＧ方式における半導体素子の実装方法
は、回路基板の半導体素子の搭載位置に異方性導電接着
剤を付着して、半導体素子上に配設されたバンプと呼ば
れるＡｕ突起電極と回路基板の配線電極とを位置合わせ
する。
は、回路基板の半導体素子の搭載位置に異方性導電接着
剤を付着して、半導体素子上に配設されたバンプと呼ば
れるＡｕ突起電極と回路基板の配線電極とを位置合わせ
する。
【０００６】石英ガラス等により形成された平坦なステ
ージ上に回路基板を搭載して、回路基板上に位置合わせ
が完了した半導体素子をＳＵＳ等の材質から形成された
圧着ツールにより上方から熱圧着する。前記熱圧着する
ことにより回路基板と半導体素子の接続が完了する。
ージ上に回路基板を搭載して、回路基板上に位置合わせ
が完了した半導体素子をＳＵＳ等の材質から形成された
圧着ツールにより上方から熱圧着する。前記熱圧着する
ことにより回路基板と半導体素子の接続が完了する。
【０００７】
【発明が解決しようとする課題】従来の半導体素子の実
装方法では、半導体素子の突起電極を回路基板の配線電
極に熱圧着する際に半導体素子および回路基板に反りが
発生して、半導体素子の四隅（コーナー部）に配置され
た突起電極と対向する回路基板の配線電極との接続信頼
性が低い問題がある。
装方法では、半導体素子の突起電極を回路基板の配線電
極に熱圧着する際に半導体素子および回路基板に反りが
発生して、半導体素子の四隅（コーナー部）に配置され
た突起電極と対向する回路基板の配線電極との接続信頼
性が低い問題がある。
【０００８】よって従来では、熱圧着による半導体素子
および回路基板の反りが発生する問題を解消することが
できなかったため、四隅（コーナー部）に突起電極を意
図的に配置しないようにしていたが、近年、半導体素子
の多チャンネル化、コンパクト化に伴いその形状が長寸
化するとともに、更に四隅（コーナー部）にまで突起電
極を必要とし接続信頼性の向上が要求されていた。
および回路基板の反りが発生する問題を解消することが
できなかったため、四隅（コーナー部）に突起電極を意
図的に配置しないようにしていたが、近年、半導体素子
の多チャンネル化、コンパクト化に伴いその形状が長寸
化するとともに、更に四隅（コーナー部）にまで突起電
極を必要とし接続信頼性の向上が要求されていた。
【０００９】四隅（コーナー部）の接続信頼性が低下す
る原因は、熱圧着による半導体素子および回路基板の反
りであると考えられる。圧着完了後の接続部は、半導体
素子および回路基板の反りによって異方性導電接着剤中
に内部応力を保持しており、半導体素子の四隅（コーナ
ー部）ほど内部応力が大きいと考えられる。
る原因は、熱圧着による半導体素子および回路基板の反
りであると考えられる。圧着完了後の接続部は、半導体
素子および回路基板の反りによって異方性導電接着剤中
に内部応力を保持しており、半導体素子の四隅（コーナ
ー部）ほど内部応力が大きいと考えられる。
【００１０】本発明は、半導体素子の突起電極を回路基
板の配線電極に熱圧着する際の半導体素子および回路基
板の反りをなくすことにより、熱圧着完了後の異方性導
電接着剤中の内部応力を低減して、半導体素子の四隅
（コーナー部）に配置された電極の接続信頼性を向上さ
せて、良好な半導体素子の実装方法と半導体素子実装装
置を提供することを目的とする。
板の配線電極に熱圧着する際の半導体素子および回路基
板の反りをなくすことにより、熱圧着完了後の異方性導
電接着剤中の内部応力を低減して、半導体素子の四隅
（コーナー部）に配置された電極の接続信頼性を向上さ
せて、良好な半導体素子の実装方法と半導体素子実装装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、異方性導電接
着剤を介して半導体素子の突起電極を回路基板の配線電
極に熱圧着により接続するに際し、前記回路基板の半導
体素子の搭載位置を前記半導体素子と近似した形状を有
する圧着ステージ上に搭載して、かつ、前記半導体素子
と近似した形状の圧着ツールにより前記半導体素子を前
記回路基板に熱圧着するものである。
着剤を介して半導体素子の突起電極を回路基板の配線電
極に熱圧着により接続するに際し、前記回路基板の半導
体素子の搭載位置を前記半導体素子と近似した形状を有
する圧着ステージ上に搭載して、かつ、前記半導体素子
と近似した形状の圧着ツールにより前記半導体素子を前
記回路基板に熱圧着するものである。
【００１２】本発明である半導体素子の実装方法によれ
ば、半導体素子の突起電極を回路基板の配線電極に熱圧
着する際の半導体素子および回路基板の反りをなくすこ
とができ、半導体素子の四隅（コーナー部）に配置され
た突起電極の接続信頼性を向上させることができる。
ば、半導体素子の突起電極を回路基板の配線電極に熱圧
着する際の半導体素子および回路基板の反りをなくすこ
とができ、半導体素子の四隅（コーナー部）に配置され
た突起電極の接続信頼性を向上させることができる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の方法
は、異方性導電接着剤を介して半導体素子を回路基板上
に直接に接続するフリップチップ実装方法であって、前
記回路基板の配線電極に前記接着剤を介して前記半導体
素子の複数個配設された突起電極を熱圧着により接続す
るに際し、前記回路基板の半導体素子の搭載位置は前記
半導体素子と同一または近似した形状を有する圧着ステ
ージ上に搭載され、かつ、上方より前記半導体素子と同
一または近似した形状の圧着ツールにより前記半導体素
子を前記回路基板の半導体素子の搭載位置に熱圧着する
ことを特徴とする半導体素子の実装方法としたものであ
り、半導体素子の突起電極を回路基板の配線電極に熱圧
着する際の半導体素子および回路基板の反りをなくすこ
とができ、異方性導電接着剤中の内部応力を軽減するこ
とができる。
は、異方性導電接着剤を介して半導体素子を回路基板上
に直接に接続するフリップチップ実装方法であって、前
記回路基板の配線電極に前記接着剤を介して前記半導体
素子の複数個配設された突起電極を熱圧着により接続す
るに際し、前記回路基板の半導体素子の搭載位置は前記
半導体素子と同一または近似した形状を有する圧着ステ
ージ上に搭載され、かつ、上方より前記半導体素子と同
一または近似した形状の圧着ツールにより前記半導体素
子を前記回路基板の半導体素子の搭載位置に熱圧着する
ことを特徴とする半導体素子の実装方法としたものであ
り、半導体素子の突起電極を回路基板の配線電極に熱圧
着する際の半導体素子および回路基板の反りをなくすこ
とができ、異方性導電接着剤中の内部応力を軽減するこ
とができる。
【００１４】具体的には、圧着ステージおよび圧着ツー
ルの寸法を縦および横寸法ともに半導体素子の寸法の±
１．０ｍｍ以内であるとしたものであり、または、圧着
ステージまたは圧着ツールの少なくとも一方の平坦度ｄ
が、ｄ≦２μｍであるとしたものであり、または、圧着
ステージまたは圧着ツールの少なくとも一方が気相合成
ダイヤモンド製であるとしたものである。
ルの寸法を縦および横寸法ともに半導体素子の寸法の±
１．０ｍｍ以内であるとしたものであり、または、圧着
ステージまたは圧着ツールの少なくとも一方の平坦度ｄ
が、ｄ≦２μｍであるとしたものであり、または、圧着
ステージまたは圧着ツールの少なくとも一方が気相合成
ダイヤモンド製であるとしたものである。
【００１５】本発明の請求項５に記載の装置は、圧着ス
テージに搭載した回路基板上に異方性導電接着剤を介し
て半導体素子を圧着ツールにより圧着する半導体素子実
装装置であって、圧着ステージおよび圧着ツールの圧着
する面の形状が前記半導体素子とそれぞれ同一または近
似した形状であることを特徴とする半導体素子実装装置
としたものであり、半導体素子の突起電極を回路基板の
配線電極に熱圧着する際の半導体素子および回路基板の
反りをなくすことができ、異方性導電接着剤中の内部応
力を軽減することができる。
テージに搭載した回路基板上に異方性導電接着剤を介し
て半導体素子を圧着ツールにより圧着する半導体素子実
装装置であって、圧着ステージおよび圧着ツールの圧着
する面の形状が前記半導体素子とそれぞれ同一または近
似した形状であることを特徴とする半導体素子実装装置
としたものであり、半導体素子の突起電極を回路基板の
配線電極に熱圧着する際の半導体素子および回路基板の
反りをなくすことができ、異方性導電接着剤中の内部応
力を軽減することができる。
【００１６】以下、本発明の半導体素子の実装方法と半
導体素子実装装置の具体的な実施の形態に基づいて説明
する。 （実施の形態１）図１に示すように、本発明の半導体素
子実装装置において、半導体素子１を回路基板２に実装
する直前の状態である。液晶表示装置の半導体素子の実
装方法において、半導体素子１、例えば液晶表示駆動用
ＬＳＩを回路基板２、例えば液晶表示パネルに実装する
に際し、予め回路基板２の半導体素子１の搭載位置表面
に異方性導電接着剤３を付着して、半導体素子１のＡｕ
（金）突起電極と回路基板２のＡｌ（アルミニウム）配
線電極とを位置合わせする。
導体素子実装装置の具体的な実施の形態に基づいて説明
する。 （実施の形態１）図１に示すように、本発明の半導体素
子実装装置において、半導体素子１を回路基板２に実装
する直前の状態である。液晶表示装置の半導体素子の実
装方法において、半導体素子１、例えば液晶表示駆動用
ＬＳＩを回路基板２、例えば液晶表示パネルに実装する
に際し、予め回路基板２の半導体素子１の搭載位置表面
に異方性導電接着剤３を付着して、半導体素子１のＡｕ
（金）突起電極と回路基板２のＡｌ（アルミニウム）配
線電極とを位置合わせする。
【００１７】圧着ステージ４および圧着ツール５の圧着
面４ａ、５ａの形状は、前記半導体素子１と近似した形
状をそれぞれ有しており、圧着ステージ４の圧着面４ａ
の上方位置が回路基板２の半導体素子１の搭載位置とな
るように回路基板２を搭載して、上方からの圧着ツール
５の圧着面５ａおよび圧着ステージ４の圧着面４ａの間
に半導体素子１と回路基板２が挟まれて、回路基板２上
に半導体素子１を熱圧着する。
面４ａ、５ａの形状は、前記半導体素子１と近似した形
状をそれぞれ有しており、圧着ステージ４の圧着面４ａ
の上方位置が回路基板２の半導体素子１の搭載位置とな
るように回路基板２を搭載して、上方からの圧着ツール
５の圧着面５ａおよび圧着ステージ４の圧着面４ａの間
に半導体素子１と回路基板２が挟まれて、回路基板２上
に半導体素子１を熱圧着する。
【００１８】図２に示すように、本発明および従来の半
導体素子の実装方法による熱圧着完了後の半導体素子１
と回路基板２の構造を比較する。異方性導電接着剤３に
は導電粒子６を有する。
導体素子の実装方法による熱圧着完了後の半導体素子１
と回路基板２の構造を比較する。異方性導電接着剤３に
は導電粒子６を有する。
【００１９】図２（ｂ）に示すように、圧着ステージに
突起形状を有していない従来の半導体素子の実装方法に
よる場合では、熱圧着時に半導体素子１および回路基板
２は凹状に歪み、熱圧着完了後の半導体素子１および回
路基板２は反っている。
突起形状を有していない従来の半導体素子の実装方法に
よる場合では、熱圧着時に半導体素子１および回路基板
２は凹状に歪み、熱圧着完了後の半導体素子１および回
路基板２は反っている。
【００２０】図２（ａ）に示すように、本発明の半導体
素子の実装方法による場合は、熱圧着時に半導体素子１
および回路基板２は凹状に歪むことはなく、また、熱圧
着完了後の半導体素子１および回路基板２は反りがな
い。
素子の実装方法による場合は、熱圧着時に半導体素子１
および回路基板２は凹状に歪むことはなく、また、熱圧
着完了後の半導体素子１および回路基板２は反りがな
い。
【００２１】図２（ｂ）の従来の場合と比べて図２
（ａ）の本発明の場合の方が、半導体素子１および回路
基板２の反りがなく、良好に接続されている。以上のこ
とより、半導体素子１と近似した形状をそれぞれ有する
圧着ステージ４および圧着ツール５の圧着面４ａ、５ａ
によって熱圧着することにより、半導体素子１のＡｕ
（金）突起電極７を回路基板２のＡｌ（アルミニウム）
配線電極８に熱圧着する際の半導体素子１および回路基
板２の反りをなくして、異方性導電接着剤３中の内部応
力が低減でき、半導体素子１の四隅（コーナー部）に配
置されたＡｕ突起電極７と回路基板２のＡｌ配線電極８
との接続信頼性を向上させることができる。
（ａ）の本発明の場合の方が、半導体素子１および回路
基板２の反りがなく、良好に接続されている。以上のこ
とより、半導体素子１と近似した形状をそれぞれ有する
圧着ステージ４および圧着ツール５の圧着面４ａ、５ａ
によって熱圧着することにより、半導体素子１のＡｕ
（金）突起電極７を回路基板２のＡｌ（アルミニウム）
配線電極８に熱圧着する際の半導体素子１および回路基
板２の反りをなくして、異方性導電接着剤３中の内部応
力が低減でき、半導体素子１の四隅（コーナー部）に配
置されたＡｕ突起電極７と回路基板２のＡｌ配線電極８
との接続信頼性を向上させることができる。
【００２２】（実施の形態２）図３に示すように、液晶
表示装置の半導体素子の実装方法において、半導体素
子、例えばソース用液晶表示ドライバー１ａとゲート用
液晶表示ドライバー１ｂがあり、前記液晶表示ドライバ
ー１ａ、１ｂには液晶表示駆動を行う機能を有し、前記
液晶表示ドライバー１ａ、１ｂの電極は、Ａｌ（アルミ
ニウム）電極上にＣｒ（クロム）とＣｕ（銅）を用いた
バリアメタルを介して電解メッキ法によって設けられた
バンプと呼ばれるＡｕ（金）突起電極で形成されてい
る。
表示装置の半導体素子の実装方法において、半導体素
子、例えばソース用液晶表示ドライバー１ａとゲート用
液晶表示ドライバー１ｂがあり、前記液晶表示ドライバ
ー１ａ、１ｂには液晶表示駆動を行う機能を有し、前記
液晶表示ドライバー１ａ、１ｂの電極は、Ａｌ（アルミ
ニウム）電極上にＣｒ（クロム）とＣｕ（銅）を用いた
バリアメタルを介して電解メッキ法によって設けられた
バンプと呼ばれるＡｕ（金）突起電極で形成されてい
る。
【００２３】Ａｕ突起電極のサイズは４５μｍ×６４μ
ｍで高さを１５μｍとした。また、Ａｕ突起電極の硬度
は約４５Ｈｖで、最小４５μｍピッチの千鳥配列とし
た。回路基板、例えば液晶表示パネル２ａは７インチＴ
ＦＴ型液晶表示パネルを用い、ソース用液晶表示ドライ
バー１ａは２４０チャンネルで１２．２ｍｍ×１．８ｍ
ｍのサイズのものを６個、ゲート用液晶表示ドライバー
１ｂは２４４チャンネルで１２．５ｍｍ×２．６ｍｍの
サイズのものを１個搭載した。
ｍで高さを１５μｍとした。また、Ａｕ突起電極の硬度
は約４５Ｈｖで、最小４５μｍピッチの千鳥配列とし
た。回路基板、例えば液晶表示パネル２ａは７インチＴ
ＦＴ型液晶表示パネルを用い、ソース用液晶表示ドライ
バー１ａは２４０チャンネルで１２．２ｍｍ×１．８ｍ
ｍのサイズのものを６個、ゲート用液晶表示ドライバー
１ｂは２４４チャンネルで１２．５ｍｍ×２．６ｍｍの
サイズのものを１個搭載した。
【００２４】液晶表示パネル２ａの配線電極８にはＡｌ
（アルミニウム）を用い、厚み約３０００Åである。ま
た、外部信号入力用のフレキシブル基板９を端子部の中
央付近に配置している。
（アルミニウム）を用い、厚み約３０００Åである。ま
た、外部信号入力用のフレキシブル基板９を端子部の中
央付近に配置している。
【００２５】異方性導電接着剤３には導電粒子６を有し
ていて、導電粒子６の分散量は８０００個／ｍｍ2 で、
導電粒子６の粒径は５μｍのものを使用した。導電粒子
６は金属粒子でも良いが導電性ならびに弾性を有してい
ることが望ましく、例えば、ジビニルベンゼンを主成分
とする架橋重合体（スチレン系のプラスチック粒子）に
Ｎｉ（ニッケル）およびＡｕ（金）のメッキ層を形成し
たものがある。接着剤（バインダー）はエポキシ樹脂を
主成分とする熱硬化タイプのものを使用した。
ていて、導電粒子６の分散量は８０００個／ｍｍ2 で、
導電粒子６の粒径は５μｍのものを使用した。導電粒子
６は金属粒子でも良いが導電性ならびに弾性を有してい
ることが望ましく、例えば、ジビニルベンゼンを主成分
とする架橋重合体（スチレン系のプラスチック粒子）に
Ｎｉ（ニッケル）およびＡｕ（金）のメッキ層を形成し
たものがある。接着剤（バインダー）はエポキシ樹脂を
主成分とする熱硬化タイプのものを使用した。
【００２６】まず、ソース用液晶表示ドライバー１ａと
液晶表示パネル２ａを石英ガラスステージ上で位置合わ
せした後加熱すると同時に加圧し、接続温度１２５℃、
接続荷重７０ＭＰａ、接続時間３秒で実施して仮接続を
行った。このときの異方性導電接着剤３の硬化反応率
は、ＤＳＣ法で５％以下であり、ソース用液晶表示ドラ
イバー１ａおよび液晶表示パネル２ａの反りは発生して
いない。
液晶表示パネル２ａを石英ガラスステージ上で位置合わ
せした後加熱すると同時に加圧し、接続温度１２５℃、
接続荷重７０ＭＰａ、接続時間３秒で実施して仮接続を
行った。このときの異方性導電接着剤３の硬化反応率
は、ＤＳＣ法で５％以下であり、ソース用液晶表示ドラ
イバー１ａおよび液晶表示パネル２ａの反りは発生して
いない。
【００２７】次に、本発明による半導体素子の実装方法
に従い、図１に示すように、圧着ステージ４の圧着面４
ａ上が半導体素子１、例えばソース用液晶表示ドライバ
ー１ａの搭載位置となるようにして回路基板２、例えば
液晶表示パネル２ａを搭載して、上方からの圧着ツール
５の圧着面５ａおよび圧着ステージ４の圧着面４ａにソ
ース用液晶表示ドライバー１ａと液晶表示パネル２ａが
挟まれて、液晶表示パネル２ａ上にソース用液晶表示ド
ライバー１ａを熱圧着して本接続を行う。
に従い、図１に示すように、圧着ステージ４の圧着面４
ａ上が半導体素子１、例えばソース用液晶表示ドライバ
ー１ａの搭載位置となるようにして回路基板２、例えば
液晶表示パネル２ａを搭載して、上方からの圧着ツール
５の圧着面５ａおよび圧着ステージ４の圧着面４ａにソ
ース用液晶表示ドライバー１ａと液晶表示パネル２ａが
挟まれて、液晶表示パネル２ａ上にソース用液晶表示ド
ライバー１ａを熱圧着して本接続を行う。
【００２８】このときの圧着条件は接続温度１９０℃、
接続荷重１５０ＭＰａ、接続時間１０秒で実施した。圧
着ステージ４の圧着面４ａと相対する圧着ツール５の圧
着面５ａは同一寸法とし、圧着面４ａ、５ａの寸法は、
ソース用液晶表示ドライバー１ａを圧着する時は１２．
７ｍｍ×２．３ｍｍとし、ゲート用液晶表示ドライバー
１ｂを圧着する時は１３．０ｍｍ×３．１ｍｍとした。
接続荷重１５０ＭＰａ、接続時間１０秒で実施した。圧
着ステージ４の圧着面４ａと相対する圧着ツール５の圧
着面５ａは同一寸法とし、圧着面４ａ、５ａの寸法は、
ソース用液晶表示ドライバー１ａを圧着する時は１２．
７ｍｍ×２．３ｍｍとし、ゲート用液晶表示ドライバー
１ｂを圧着する時は１３．０ｍｍ×３．１ｍｍとした。
【００２９】また、このときの異方性導電接着剤３の硬
化反応率は、ＤＳＣ法で９５％以上であった。圧着ステ
ージ４および圧着ツール５の表面には全て気相合成ダイ
ヤモンドを貼付け、昇温時の平坦度はともに１．９μｍ
以下であった。
化反応率は、ＤＳＣ法で９５％以上であった。圧着ステ
ージ４および圧着ツール５の表面には全て気相合成ダイ
ヤモンドを貼付け、昇温時の平坦度はともに１．９μｍ
以下であった。
【００３０】また、６個あるソース用液晶表示ドライバ
ー１ａの熱圧着が終った後に、ゲート用液晶表示ドライ
バー１ｂの熱圧着を前記と同様に行った。本発明および
従来の半導体素子の実装方法をそれぞれ実施して、図４
に示すように、図３中のＡ−Ａ´矢視における熱圧着完
了後のソース用液晶表示ドライバー１ａおよび液晶表示
パネル２ａの反り量を本発明の場合と従来の場合につい
てそれぞれ測定した。前記反り量は接触式の表面測定器
で測定した。
ー１ａの熱圧着が終った後に、ゲート用液晶表示ドライ
バー１ｂの熱圧着を前記と同様に行った。本発明および
従来の半導体素子の実装方法をそれぞれ実施して、図４
に示すように、図３中のＡ−Ａ´矢視における熱圧着完
了後のソース用液晶表示ドライバー１ａおよび液晶表示
パネル２ａの反り量を本発明の場合と従来の場合につい
てそれぞれ測定した。前記反り量は接触式の表面測定器
で測定した。
【００３１】図４（ｂ）に示すように、従来の半導体素
子の実装方法による場合では、熱圧着完了後のソース用
液晶表示ドライバー１ａと液晶表示パネル２ａの測定位
置に対する反り量の変動は、ソース用液晶表示ドライバ
ー１ａの場合は約１０μｍ程度、液晶表示パネル２ａの
場合は約８０μｍ程度あり、ソース用液晶表示ドライバ
ー１ａと液晶表示パネル２ａは反りが発生していること
がわかる。
子の実装方法による場合では、熱圧着完了後のソース用
液晶表示ドライバー１ａと液晶表示パネル２ａの測定位
置に対する反り量の変動は、ソース用液晶表示ドライバ
ー１ａの場合は約１０μｍ程度、液晶表示パネル２ａの
場合は約８０μｍ程度あり、ソース用液晶表示ドライバ
ー１ａと液晶表示パネル２ａは反りが発生していること
がわかる。
【００３２】図４（ａ）に示すように、本発明の半導体
素子の実装方法による場合は、熱圧着完了後の液晶表示
ドライバー１ａと液晶表示パネル２ａの測定位置に対す
る反り量の変動はなく一定であり、反りがほとんどなか
った。
素子の実装方法による場合は、熱圧着完了後の液晶表示
ドライバー１ａと液晶表示パネル２ａの測定位置に対す
る反り量の変動はなく一定であり、反りがほとんどなか
った。
【００３３】以上のことより、圧着ステージ４の圧着面
４ａと相対する圧着ツール５の圧着面５ａの外形寸法を
半導体素子の外形寸法に０．５ｍｍを加えた寸法とし、
前記圧着面４ａ、５ａの表面に気相合成ダイヤモンドを
貼付け、昇温時の平坦度はともに１．９μｍ以下とした
圧着ステージ４および圧着ツール５の圧着面４ａ、５ａ
によって熱圧着することにより、半導体素子のＡｕ
（金）突起電極を回路基板のＡｌ（アルミニウム）配線
電極に熱圧着する際の半導体素子および回路基板の反り
をほとんどなくして、異方性導電接着剤３中の内部応力
が低減でき半導体素子の四隅（コーナー部）に配置され
たＡｕ突起電極と回路基板のＡｌ配線電極との接続信頼
性を向上させることができる。
４ａと相対する圧着ツール５の圧着面５ａの外形寸法を
半導体素子の外形寸法に０．５ｍｍを加えた寸法とし、
前記圧着面４ａ、５ａの表面に気相合成ダイヤモンドを
貼付け、昇温時の平坦度はともに１．９μｍ以下とした
圧着ステージ４および圧着ツール５の圧着面４ａ、５ａ
によって熱圧着することにより、半導体素子のＡｕ
（金）突起電極を回路基板のＡｌ（アルミニウム）配線
電極に熱圧着する際の半導体素子および回路基板の反り
をほとんどなくして、異方性導電接着剤３中の内部応力
が低減でき半導体素子の四隅（コーナー部）に配置され
たＡｕ突起電極と回路基板のＡｌ配線電極との接続信頼
性を向上させることができる。
【００３４】また、実施の形態２において、前記圧着面
４ａ、５ａの少なくとも一方の表面に気相合成ダイヤモ
ンドを貼付けた場合、または、前記圧着面４ａ、５ａの
少なくとも一方の面の平坦度が２μｍ以内である場合で
も、実施の形態２と同様な効果を有する。
４ａ、５ａの少なくとも一方の表面に気相合成ダイヤモ
ンドを貼付けた場合、または、前記圧着面４ａ、５ａの
少なくとも一方の面の平坦度が２μｍ以内である場合で
も、実施の形態２と同様な効果を有する。
【００３５】また、実施の形態２において、前記圧着面
４ａ、５ａの外形寸法が半導体素子寸法の±１．０ｍｍ
以内でない場合は、半導体素子および回路基板の反り量
を抑制できないか、または、回路基板が破損することに
なるが、前記圧着面４ａ、５ａの外形寸法が半導体素子
寸法の±１．０ｍｍ以内である場合は、実施の形態２と
同様な効果を有する。
４ａ、５ａの外形寸法が半導体素子寸法の±１．０ｍｍ
以内でない場合は、半導体素子および回路基板の反り量
を抑制できないか、または、回路基板が破損することに
なるが、前記圧着面４ａ、５ａの外形寸法が半導体素子
寸法の±１．０ｍｍ以内である場合は、実施の形態２と
同様な効果を有する。
【００３６】
【発明の効果】以上のように、本発明の半導体素子の実
装方法と半導体素子実装装置によれば、半導体素子と近
似した形状をそれぞれ有する圧着ステージおよび圧着ツ
ールの圧着面によって熱圧着することにより、半導体素
子の突起電極を回路基板の配線電極に熱圧着する際の半
導体素子および回路基板の反りをなくすことができ、異
方性導電接着剤中の内部応力を低減して、半導体素子の
四隅（コーナー部）に配置された突起電極の接続信頼性
を向上させることができる。
装方法と半導体素子実装装置によれば、半導体素子と近
似した形状をそれぞれ有する圧着ステージおよび圧着ツ
ールの圧着面によって熱圧着することにより、半導体素
子の突起電極を回路基板の配線電極に熱圧着する際の半
導体素子および回路基板の反りをなくすことができ、異
方性導電接着剤中の内部応力を低減して、半導体素子の
四隅（コーナー部）に配置された突起電極の接続信頼性
を向上させることができる。
【００３７】また、前記圧着ステージおよび圧着ツール
の圧着面の外形寸法を半導体素子寸法の±１．０ｍｍ以
内とし、前記圧着面の平坦度が２μｍ以内とし、前記圧
着面に気相合成ダイヤモンドを貼付けて熱圧着すること
により、前記の反りをほとんどなくすことができ、長寸
化した外形形状の半導体素子を回路基板に良好に実装す
ることができる。
の圧着面の外形寸法を半導体素子寸法の±１．０ｍｍ以
内とし、前記圧着面の平坦度が２μｍ以内とし、前記圧
着面に気相合成ダイヤモンドを貼付けて熱圧着すること
により、前記の反りをほとんどなくすことができ、長寸
化した外形形状の半導体素子を回路基板に良好に実装す
ることができる。
【図１】本発明の半導体素子実装装置における半導体素
子を回路基板に実装する状態の外観斜視図
子を回路基板に実装する状態の外観斜視図
【図２】本発明の実施の形態１における場合と従来の場
合の半導体素子の実装方法による半導体素子と回路基板
の構造断面図
合の半導体素子の実装方法による半導体素子と回路基板
の構造断面図
【図３】本発明の実施の形態２における半導体素子を実
装した液晶表示装置の外観斜視図
装した液晶表示装置の外観斜視図
【図４】本発明の実施の形態２における場合と従来の場
合のソース用液晶表示ドライバーおよび液晶表示パネル
の反り量の特性図
合のソース用液晶表示ドライバーおよび液晶表示パネル
の反り量の特性図
１ 半導体素子 １ａ ソース用液晶表示ドライバー １ｂ ゲート用液晶表示ドライバー ２ 回路基板 ２ａ 液晶表示パネル ３ 異方性導電接着剤 ４ 圧着ステージ ４ａ 圧着ステージの圧着面 ５ 圧着ツール ５ａ 圧着ツールの圧着面 ６ 導電粒子 ７ Ａｕ（金）突起電極 ８ Ａｌ（アルミニウム）配線電極 ９ 外部信号入力用フレキシブル基板
Claims (5)
- 【請求項１】 異方性導電接着剤を介して半導体素子を
回路基板上に直接に接続するフリップチップ実装方法で
あって、前記回路基板の配線電極に前記接着剤を介して
前記半導体素子の複数個配設された突起電極を熱圧着に
より接続するに際し、前記回路基板の半導体素子の搭載
位置は前記半導体素子と同一または近似した形状を有す
る圧着ステージ上に搭載され、かつ、上方より前記半導
体素子と同一または近似した形状の圧着ツールにより前
記半導体素子を前記回路基板の半導体素子の搭載位置に
熱圧着することを特徴とする半導体素子の実装方法。 - 【請求項２】 圧着ステージおよび圧着ツールの寸法は
縦および横寸法ともに半導体素子の寸法の±１．０ｍｍ
以内であることを特徴とする請求項１記載の半導体素子
の実装方法。 - 【請求項３】 圧着ステージまたは圧着ツールの少なく
とも一方が気相合成ダイヤモンド製であることを特徴と
する請求項１記載の半導体素子の実装方法。 - 【請求項４】 圧着ステージまたは圧着ツールの少なく
とも一方の平坦度ｄが、ｄ≦２μｍであることを特徴と
する請求項１記載の半導体素子の実装方法。 - 【請求項５】 圧着ステージに搭載した回路基板上に異
方性導電接着剤を介して半導体素子を圧着ツールにより
圧着する半導体素子実装装置であって、圧着ステージお
よび圧着ツールの圧着する面の形状が前記半導体素子と
それぞれ同一または近似した形状であることを特徴とす
る半導体素子実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155625A JPH113910A (ja) | 1997-06-13 | 1997-06-13 | 半導体素子の実装方法と半導体素子実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155625A JPH113910A (ja) | 1997-06-13 | 1997-06-13 | 半導体素子の実装方法と半導体素子実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113910A true JPH113910A (ja) | 1999-01-06 |
Family
ID=15610100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155625A Pending JPH113910A (ja) | 1997-06-13 | 1997-06-13 | 半導体素子の実装方法と半導体素子実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201108A (ja) * | 2006-01-25 | 2007-08-09 | Sharp Corp | 電子部品接合装置および電子部品接合方法 |
| JP2009170587A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | 電子デバイスの製造方法及びその製造装置 |
-
1997
- 1997-06-13 JP JP9155625A patent/JPH113910A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201108A (ja) * | 2006-01-25 | 2007-08-09 | Sharp Corp | 電子部品接合装置および電子部品接合方法 |
| JP2009170587A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | 電子デバイスの製造方法及びその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186584B2 (en) | Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6335568B1 (en) | Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US7015131B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| US5118370A (en) | LSI chip and method of producing same | |
| JPH08236584A (ja) | 半導体装置 | |
| US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
| US8552310B2 (en) | Mounting structure of electronic component | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| US6593652B2 (en) | Semiconductor device reinforced by a highly elastic member made of a synthetic resin | |
| JP3278055B2 (ja) | 電子回路装置 | |
| US20040099959A1 (en) | Conductive bump structure | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| US7851904B2 (en) | Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JPH10199930A (ja) | 電子部品の接続構造および接続方法 | |
| JPH113910A (ja) | 半導体素子の実装方法と半導体素子実装装置 | |
| JP2000150584A (ja) | 半導体素子実装装置 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2000183111A (ja) | 半導体素子の実装方法 | |
| JP2004071857A (ja) | 基板接続部の構造、並びに該構造を有する電子部品及び液晶表示装置 | |
| JPH05173166A (ja) | 液晶表示装置 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 |