JPH10144727A - 半導体素子の実装方法および半導体素子を実装した電子装置 - Google Patents

半導体素子の実装方法および半導体素子を実装した電子装置

Info

Publication number
JPH10144727A
JPH10144727A JP8302277A JP30227796A JPH10144727A JP H10144727 A JPH10144727 A JP H10144727A JP 8302277 A JP8302277 A JP 8302277A JP 30227796 A JP30227796 A JP 30227796A JP H10144727 A JPH10144727 A JP H10144727A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
anisotropic conductive
conductive adhesive
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8302277A
Other languages
English (en)
Inventor
Kazunari Tanaka
一成 田中
Junichi Okamoto
準市 岡元
Takashi Goto
任 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8302277A priority Critical patent/JPH10144727A/ja
Publication of JPH10144727A publication Critical patent/JPH10144727A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子と回路基板との電気的接続抵抗を
低減するとともに、電気的接続抵抗値の経時変化率が小
さく、高い信頼性を実現する半導体素子の実装方法を提
供する。 【解決手段】 半導体素子１の突起電極４形成領域以外
の領域表面上にポリイミド樹脂の有機膜７を形成し、半
導体素子１の突起電極４と、対向する回路基板２の配線
電極５とを異方導電性接着剤６を介して接続する。これ
により、半導体素子１と異方導電性接着剤６の密着性が
向上するため、仮接続状態において、半導体素子１と回
路基板２との電気的接続抵抗を低減することが可能とな
り、同一の半導体素子１内においても電気的接続抵抗値
のばらつきが小さくなる。また、本接続完了後において
は電気的接続抵抗が安定して経時変化率が小さく、高い
信頼性を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣなどの半導体
素子とガラス基板、セラミック基板、プリント基板など
の周辺回路基板との接続方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の実装形態は、高品
質、コンパクト、低コスト化が急速に進行している。
【０００３】例えば、液晶表示装置における半導体素子
（液晶駆動用ＬＳＩ）の実装方法は、フィルムキャリア
を介して回路基板（ガラス基板）に間接的に接続するＴ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）方式から、ガラス基板へ直接接続するＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方式へ移行してきている。
【０００４】図５はＣＯＧ工法における従来の半導体素
子１（液晶表示駆動用ＬＳＩ）と回路基板２（液晶表示
パネル）の接続部の断面構造図である。前記半導体素子
１の表面には、予め無機質の材料から成る保護膜３が形
成され、半導体素子１を回路基板２に実装する際には、
半導体素子１の突起電極４を、対向する回路基板２の配
線電極５に、異方導電性接着剤６を介して接続するとと
もに、保護膜３と回路基板２との間に前記異方導電性接
着剤６が充填されていた。
【０００５】
【発明が解決しようとする課題】前記のような半導体素
子１の接続に関しては、電気的接続抵抗の低減と接続の
信頼性の向上が要求されている。
【０００６】しかしながら、前記の従来形式では半導体
素子１の表面の無機質の材料から成る保護膜３と、有機
質の材料を主成分とする異方導電性接着剤６との密着力
が弱く、電気的接続抵抗が不安定となり、更には電気的
接続抵抗値の経時変化率が高いという問題を有してい
た。
【０００７】特に、異方導電性接着剤６の硬化反応率が
低い状態（仮接続状態）では、半導体素子１と異方導電
性接着剤６との密着力が弱く、同一の半導体素子１内に
おいても電気的接続抵抗値のばらつきが大きいという問
題を有していた。
【０００８】そこで本発明は、半導体素子と回路基板と
の電気的接続抵抗を低減するとともに、電気的接続抵抗
値の経時変化率が小さく、高い信頼性を実現する半導体
素子の実装方法および半導体素子を実装した電子装置を
提供することを目的としたものである。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明のうちで請求項１記載の発明は、半導体
素子の突起電極の形成領域以外の領域表面上に有機膜を
形成し、該半導体素子の突起電極と、対向する回路基板
の配線電極とを異方導電性接着剤を介して接続するとと
もに、有機膜と回路基板との間に前記異方導電性接着剤
を充填させて前記有機膜と回路基板とを接合することを
特徴としたものである。
【００１０】この発明によれば、半導体素子と回路基板
との電気的接続抵抗を低減するとともに、電気的接続抵
抗値の経時変化率が小さく、半導体素子を高い信頼性で
回路基板に実装することができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体素子を回路基板に実装する際、半導体素子の
突起電極の形成領域以外の領域表面上に有機膜を形成
し、該半導体素子の突起電極と、対向する回路基板の配
線電極とを異方導電性接着剤を介して接続するととも
に、有機膜と回路基板との間に前記異方導電性接着剤を
充填させて前記有機膜と回路基板とを接合するものであ
る。これによると、半導体素子の表面に形成された有機
膜と、有機質の材料を主成分とする異方導電性接着剤
は、有機質の材料同士であるため相互の密着性が良好で
あり、その結果、半導体素子の突起電極と、対向する回
路基板の配線電極が、異方導電性接着剤に分散させた導
電粒子を介して、電気的に安定して接続される。
【００１２】従って、異方導電性接着剤の硬化反応率が
低い状態（仮接続状態）でも、半導体素子と回路基板と
の接続を十分保持することが可能であり、例えば液晶表
示装置の場合においては、仮接続状態でも液晶表示装置
を十分点灯表示させることができる。すなわち、仮接続
状態での点灯表示検査が可能であり、作業性が向上す
る。また、異方導電性接着剤の硬化反応を完了させた状
態（本接続状態）では、電気的接続抵抗が安定となり経
時変化率も小さく、高い信頼性を得ることができる。更
には、半導体素子そのものの表面への傷を防止すること
ができるなどの二次的効果も得られ、歩留まりが向上す
る。
【００１３】また、請求項２に記載の発明は、予め回路
基板の表面に異方導電性接着剤を付着し、半導体素子を
回路基板に位置合わせして熱圧着するものである。さら
に、請求項３に記載の発明は、有機膜がポリイミド樹脂
であるものであり、これによると、耐熱性に優れ安定し
たポリイミド樹脂を用いることにより、電気的接続抵抗
が最も安定し、信頼性も向上する。
【００１４】さらに、請求項４に記載の発明は、半導体
素子の突起電極の形成領域以外の領域表面上に有機膜が
形成され、半導体素子の突起電極と、対向する回路基板
の配線電極とが異方導電性接着剤を介して接続されてい
るとともに、前記異方導電性接着剤が有機膜と回路基板
との間に充填されているものである。
【００１５】さらに、請求項５に記載の発明は、有機膜
がポリイミド樹脂であるものである。以下、本発明の実
施の形態について、図１〜図３を用いて説明する。
【００１６】図１は、電子装置の一例である液晶表示装
置における半導体素子の実装方法に従った、半導体素子
１（液晶表示駆動用ＬＳＩ）と回路基板２（液晶表示パ
ネル）の接続部の断面構造図であり、図２は半導体素子
の実装方法を示した図である。
【００１７】すなわち、半導体素子１を回路基板２に実
装する際には、予め回路基板２の表面に異方導電性接着
剤６を付着するとともに、図２の（ａ）で示すように半
導体素子１の表面に無機質の材料から成る保護膜３を形
成した後、図２の（ｂ）で示すように半導体素子１の突
起電極４が形成された形成領域以外の領域表面上に有機
膜７を形成する。そして、図２の（ｃ）で示すように半
導体素子１を回路基板２に位置合わせして圧着すること
により、図１に示すように、前記突起電極４と、対向す
る回路基板２に形成されたＡｌ（アルミニウム）配線電
極５とを異方導電性接着剤６を介して接続するととも
に、有機膜７と回路基板２との間に前記異方導電性接着
剤６が充填される。
【００１８】これにより、有機膜７と、有機質の材料を
主成分とする異方導電性接着剤６とは、有機質の材料同
士であるため相互の密着性が良好であり、その結果、前
記突起電極４とＡｌ（アルミニウム）配線電極５とは、
異方導電性接着剤６中の導電粒子８を介して電気的に安
定して接続される。したがって、半導体素子１自体は、
対向する回路基板２と、異方導電性接着剤６を介して密
着が保持されていることになる。
【００１９】また、図３は、ＣＯＧ工法により半導体素
子１を実装した液晶表示装置９の平面図であり、コネク
タ１０より入力信号を供給する構造となっている。前記
図１は図３のＡ−Ａ’矢視における断面構造図である。
【００２０】なお、以上の説明は、半導体素子１をＣＯ
Ｇ工法により、対向する回路基板２に直接実装した液晶
表示装置９の一例であるが、その他の周辺回路基板との
接続についても同様に実施可能である。
【００２１】
【実施例】次に、本発明の具体例を説明する。半導体素
子１は、液晶表示駆動を行う機能を有し、Ａｌ（アルミ
ニウム）電極上にはＡｕ（金）による突起電極４（バン
プ）が電解メッキにて形成されている。この突起電極４
は、ＴＡＢ工法に使用する電極仕様と同一であっても問
題なく、通常は５０〜１００μｍ角サイズ程度で、１０
〜２０μｍの高さである。なお、形成された突起電極４
の硬度は３０〜５０Ｈｖである。
【００２２】半導体素子１の表面に、突起電極４が開口
するように、予め表面全体を覆う無機質の材料から成る
保護膜３を形成し、その後、さらに保護膜３の上に有機
膜７を重ねて形成している。ここでは、フォトリソグラ
フィ工法を用いて、有機膜７としてポリイミド樹脂の膜
を形成した。すなわち、まず、スピンナーを用いてポリ
イミド樹脂の原液をウエハー上に塗布し、このときの回
転数は、３００ｒｐｍで２秒間実施後、１５００ｒｐｍ
で５秒間行った。以降、プリベーク（前焼付）を約８０
℃で５分間、露光、現像後、ポストベーク（本焼付）を
約２５０℃で３０分間実施することによりパターニング
を行って、ポリイミド樹脂の有機膜７の余分な部分を取
り除いた。このようにして形成されたポリイミド樹脂の
有機膜７の膜厚は、２〜５μｍ程度であった。
【００２３】異方導電性接着剤６の中には、粒径が５μ
ｍ程度の導電粒子８が均一に分散されており、その分散
量は８０００個／ｍｍ2 程度である。また、導電粒子８
は、金属粒子でも良いが、導電性ならびに弾性を有して
いることが望ましく、例えば、ジビニルベンゼンを主成
分とする架橋重合体（スチレン系のプラスチック粒子）
にＮｉ（ニッケル）及びＡｕ（金）のメッキ層を形成し
たものである。なお、接着剤６自体は、例えば、エポキ
シ樹脂を主成分とする熱硬化タイプのものである。一
方、回路基板２にはＡｌ（アルミニウム）配線電極５が
形成され、厚みは通常、３０００Å程度である。
【００２４】半導体素子１は、異方導電性接着剤６を介
して回路基板２に接着されているが、接続を保持してい
るのは異方導電性接着剤６と、半導体素子１の有機膜７
（ポリイミド樹脂）及び回路基板２の表面との密着力に
よる。
【００２５】以下に、液晶表示装置９の製造行程につい
て説明する。まず、フィルム状の異方導電性接着剤６を
回路基板２（液晶表示パネル）に貼り付ける。このとき
の貼付温度は７０〜１００℃である。その後、表面に有
機膜７（ポリイミド樹脂）が形成された半導体素子１
（液晶表示駆動用ＬＳＩ）を回路基板２に位置合わせ
し、１２５℃で３秒間熱圧着することにより仮接続を完
了する。このときの荷重は約３０ｇ／バンプで、異方導
電性接着剤６の硬化反応率はＤＳＣ法で５％以下であっ
た。
【００２６】液晶表示装置９の製造行程においては、半
導体素子１を回路基板２に仮接続した状態で液晶表示装
置９の点灯表示確認を実施することにより、半導体素子
１そのものの電気回路的な機能不良がないことを確認す
る。仮接続を行うことにより、万一、機能不良が発生し
ても異方導電性接着剤６の硬化反応率が低いため、容易
に不良品を取り外すことができるという利点がある。
【００２７】仮接続状態で点灯表示確認を実施するに
は、電気的接続抵抗の低減が要求される。図４は、本発
明による半導体素子の実装方法における、仮接続状態で
の電気的接続抵抗値の分布図であり、図６は、従来の技
術による仮接続状態での電気的接続抵抗値の分布図であ
る。図４と図６を比較すると、仮接続状態において両者
には顕著な差が見られ、図４に示すように半導体素子１
の表面に有機膜７（ポリイミド樹脂）を形成することに
よって接続抵抗値が約３分の１になっていることがわか
る。
【００２８】その後、２００℃で２０秒間再度熱圧着
し、異方導電性接着剤６の硬化反応を完了（本接続）さ
せる。なお、このときの荷重は８０ｇ／バンプ程度で、
熱圧着用ツールには気相合成ダイヤモンド製を用いた。
【００２９】本接続完了後は、電気的接続抵抗が安定と
なり経時変化率も非常に小さく、十分な信頼性を確保で
きた。
【００３０】
【発明の効果】以上説明したように、本発明によると、
半導体素子の突起電極と回路基板の配線電極とを異方導
電性接着剤を介して接続するとともに、半導体素子に形
成した有機膜と回路基板との間に前記異方導電性接着剤
を充填したため、異方導電性接着剤の硬化反応率が低い
状態（仮接続状態）でも、半導体素子と、対向する回路
基板との接続を十分保持することが可能であり、液晶表
示装置の場合においては、仮接続状態でも液晶表示装置
を十分点灯表示させることができる。従って、仮接続状
態での点灯表示検査が可能となり、作業性も向上する。
【００３１】また、異方導電性接着剤の硬化反応を完了
させた状態（本接続状態）では、電気的接続抵抗が安定
となり経時変化率も小さく、高い信頼性を得ることがで
きる。更には、半導体素子そのものの表面への傷を防止
することができるなどの二次的効果も得られ、歩留まり
が向上する。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体素子を実装
した電子装置の断面構造図である。
【図２】本発明の実施の形態における半導体素子の実装
方法を説明する図である。
【図３】ＣＯＧ工法により半導体素子を実装した液晶表
示装置の平面図である。
【図４】本発明の実施の形態における半導体素子の実装
方法を用いた場合の電気的接続抵抗値の分布図である。
【図５】従来の半導体素子の実装方法を説明するための
断面構造図である。
【図６】従来の半導体素子の実装方法を用いた場合の電
気的接続抵抗値の分布図である。
【符号の説明】
１ 半導体素子 ２ 回路基板 ４ 突起電極 ５ 配線電極 ６ 異方導電性接着剤 ７ 有機膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を回路基板に実装する際、半
    導体素子の突起電極の形成領域以外の領域表面上に有機
    膜を形成し、該半導体素子の突起電極と、対向する回路
    基板の配線電極とを異方導電性接着剤を介して接続する
    とともに、有機膜と回路基板との間に前記異方導電性接
    着剤を充填させて前記有機膜と回路基板とを接合するこ
    とを特徴とする半導体素子の実装方法。
  2. 【請求項２】 予め回路基板の表面に異方導電性接着剤
    を付着し、半導体素子を回路基板に位置合わせして熱圧
    着することを特徴とする請求項１記載の半導体素子の実
    装方法。
  3. 【請求項３】 有機膜がポリイミド樹脂であることを特
    徴とする請求項１記載の半導体素子の実装方法。
  4. 【請求項４】 半導体素子の突起電極の形成領域以外の
    領域表面上に有機膜が形成され、半導体素子の突起電極
    と、対向する回路基板の配線電極とが異方導電性接着剤
    を介して接続されているとともに、前記異方導電性接着
    剤が有機膜と回路基板との間に充填されていることを特
    徴とする半導体素子を実装した電子装置。
  5. 【請求項５】 有機膜がポリイミド樹脂であることを特
    徴とする請求項４記載の半導体素子を実装した電子装
    置。
JP8302277A 1996-11-14 1996-11-14 半導体素子の実装方法および半導体素子を実装した電子装置 Pending JPH10144727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8302277A JPH10144727A (ja) 1996-11-14 1996-11-14 半導体素子の実装方法および半導体素子を実装した電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8302277A JPH10144727A (ja) 1996-11-14 1996-11-14 半導体素子の実装方法および半導体素子を実装した電子装置

Publications (1)

Publication Number Publication Date
JPH10144727A true JPH10144727A (ja) 1998-05-29

Family

ID=17907076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8302277A Pending JPH10144727A (ja) 1996-11-14 1996-11-14 半導体素子の実装方法および半導体素子を実装した電子装置

Country Status (1)

Country Link
JP (1) JPH10144727A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969503A3 (en) * 1998-06-30 2002-03-20 Seiko Instruments Inc. Electronic circuit device
JP2003204142A (ja) * 2002-01-08 2003-07-18 Sumitomo Metal Micro Devices Inc 電子部品実装方法及び電子部品実装装置
JP2007059916A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd 半導体チップ及びその製造方法並びにそれを実装した表示パネル及びその製造方法
WO2020003869A1 (ja) * 2018-06-25 2020-01-02 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
JP2020004939A (ja) * 2018-06-25 2020-01-09 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
WO2021009811A1 (ja) * 2019-07-12 2021-01-21 シャープ株式会社 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969503A3 (en) * 1998-06-30 2002-03-20 Seiko Instruments Inc. Electronic circuit device
US6528889B1 (en) 1998-06-30 2003-03-04 Seiko Instruments Inc. Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2003204142A (ja) * 2002-01-08 2003-07-18 Sumitomo Metal Micro Devices Inc 電子部品実装方法及び電子部品実装装置
JP2007059916A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd 半導体チップ及びその製造方法並びにそれを実装した表示パネル及びその製造方法
WO2020003869A1 (ja) * 2018-06-25 2020-01-02 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
JP2020004939A (ja) * 2018-06-25 2020-01-09 株式会社ブイ・テクノロジー 基板実装方法及び電子部品実装基板
WO2021009811A1 (ja) * 2019-07-12 2021-01-21 シャープ株式会社 表示装置

Similar Documents

Publication Publication Date Title
JP3671192B2 (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
US20040099959A1 (en) Conductive bump structure
JP2000022286A (ja) 電子回路装置
JPS63160352A (ja) 半導体装置の実装方法
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JP3083845B2 (ja) 半導体装置
JP2001358165A (ja) 半導体素子及びその半導体素子が実装された液晶表示装置
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0430542A (ja) 電子装置
JPH11121682A (ja) テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置
JPH10199927A (ja) 異方性導電膜付回路基体及び回路チップ並びにその製法
JP2001264794A (ja) 液晶表示装置の製造方法
JPH06333983A (ja) 半導体装置およびその製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP2000208178A (ja) 半導体応用装置及びその製造方法
WO2000057469A1 (fr) Structure et procédé de montage de semi-conducteur
JP2000111939A (ja) 液晶表示素子
JPH06224256A (ja) 半導体装置
JP2003059959A (ja) 半導体装置とその実装方法
JP4484750B2 (ja) 配線基板およびそれを備えた電子回路素子ならびに表示装置
JP2000183111A (ja) 半導体素子の実装方法
JP3026205B1 (ja) 電子回路装置及び表示装置
JP2003156759A (ja) 液晶表示装置
JP2002217239A (ja) 異方性導電膜
JPH07244291A (ja) 異方性導電膜、それを用いた液晶表示装置および電子印字装置