JP2003059959A - 半導体装置とその実装方法 - Google Patents
半導体装置とその実装方法Info
- Publication number
- JP2003059959A JP2003059959A JP2001243072A JP2001243072A JP2003059959A JP 2003059959 A JP2003059959 A JP 2003059959A JP 2001243072 A JP2001243072 A JP 2001243072A JP 2001243072 A JP2001243072 A JP 2001243072A JP 2003059959 A JP2003059959 A JP 2003059959A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive particles
- wiring
- substrate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置に形成する突起電極は多ピン化、
微細ピッチ化が進んでおり、半導体装置に形成する突起
電極の数が増加するに伴い、突起電極も小さくなり、基
板上に形成した配線と突起電極とを異方正導電接着剤を
用いて接続する際、接続面積が減少し、導電性が低下す
る。 【解決手段】 半導体装置上に形成した突起電極７上
に、メッキ法より導電粒子３を配置し、その半導体装置
を配線５を形成した基板４に絶縁樹脂６を介して熱圧着
によって実装することで、微少な接続面積での十分な接
続抵抗と、突起電極７間または配線５間の絶縁性が非常
に高いフリップチップ実装が可能である
微細ピッチ化が進んでおり、半導体装置に形成する突起
電極の数が増加するに伴い、突起電極も小さくなり、基
板上に形成した配線と突起電極とを異方正導電接着剤を
用いて接続する際、接続面積が減少し、導電性が低下す
る。 【解決手段】 半導体装置上に形成した突起電極７上
に、メッキ法より導電粒子３を配置し、その半導体装置
を配線５を形成した基板４に絶縁樹脂６を介して熱圧着
によって実装することで、微少な接続面積での十分な接
続抵抗と、突起電極７間または配線５間の絶縁性が非常
に高いフリップチップ実装が可能である
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置を直接基
板上に実装するフリップチップ実装方法における半導体
装置とその実装方法に関するものである。
板上に実装するフリップチップ実装方法における半導体
装置とその実装方法に関するものである。
【０００２】
【従来の技術】半導体装置を基板に搭載する場合、半導
体装置上の突起電極と基板上の配線とを接続する方法と
して、フリップチップ実装方法が知られている。フリッ
プチップ実装方法には、導電接着剤を用いて半導体装置
の突起電極と基板上の配線とを接続する方法と、樹脂フ
ィルムに導電粒子を分散させた異方性導電膜を用いて半
導体装置の突起電極と基板上の配線とを接続する方法が
あげられる。
体装置上の突起電極と基板上の配線とを接続する方法と
して、フリップチップ実装方法が知られている。フリッ
プチップ実装方法には、導電接着剤を用いて半導体装置
の突起電極と基板上の配線とを接続する方法と、樹脂フ
ィルムに導電粒子を分散させた異方性導電膜を用いて半
導体装置の突起電極と基板上の配線とを接続する方法が
あげられる。
【０００３】図１６に異方性導電膜１１を用いたフリッ
プチップ実装方法を施した半導体装置１と基板４とを接
着した部分の断面図を示す。配線５を形成した基板４上
に異方性導電膜１１を張り付け、半導体装置１上の入出
力端子２に形成した共通電極８および突起電極７と、基
板４上に形成した配線５とを位置合わせし、加熱、加圧
により接続を行う。このとき突起電極７と配線５の間に
ある導電粒子３だけが潰れ、基板４上に形成した配線５
との電気的接続が行われ、圧力が加わらない部分では絶
縁性が保たれる。
プチップ実装方法を施した半導体装置１と基板４とを接
着した部分の断面図を示す。配線５を形成した基板４上
に異方性導電膜１１を張り付け、半導体装置１上の入出
力端子２に形成した共通電極８および突起電極７と、基
板４上に形成した配線５とを位置合わせし、加熱、加圧
により接続を行う。このとき突起電極７と配線５の間に
ある導電粒子３だけが潰れ、基板４上に形成した配線５
との電気的接続が行われ、圧力が加わらない部分では絶
縁性が保たれる。
【０００４】図２〜図５、図１４〜図１６を用いて従来
技術における半導体装置の実装方法について説明する。
図２は半導体装置１を示す断面図である。半導体装置１
上には回路素子（図示せず）と入出力端子２が設けてあ
り、保護膜１２が回路素子（図示せず）および入出力端
子２上に形成してあり、入出力端子２部分の保護膜１２
は開口している。
技術における半導体装置の実装方法について説明する。
図２は半導体装置１を示す断面図である。半導体装置１
上には回路素子（図示せず）と入出力端子２が設けてあ
り、保護膜１２が回路素子（図示せず）および入出力端
子２上に形成してあり、入出力端子２部分の保護膜１２
は開口している。
【０００５】図２に示す半導体装置１の保護膜１２と入
出力端子２上に、図３に示すように共通電極膜８を形成
する。共通電極膜８の形成方法はスパッタリング法や真
空蒸着法によりアルミニウム、クロム、銅、チタン、タ
ングステンなどの金属膜を形成するが、金属の種類は特
に限定されない。
出力端子２上に、図３に示すように共通電極膜８を形成
する。共通電極膜８の形成方法はスパッタリング法や真
空蒸着法によりアルミニウム、クロム、銅、チタン、タ
ングステンなどの金属膜を形成するが、金属の種類は特
に限定されない。
【０００６】感光性樹脂からなるレジスト１０を図４に
示すように半導体装置１上に塗布し、露光現像により入
出力端子２上すなわち突起電極７を形成する部分のレジ
スト１０を開口するようパターン化する。これにより共
通電極８を陰極とし、電解メッキを行うことで、図５に
示すようにレジストの開口部にのみ、メッキが成長して
いき突起電極７を形成することができる。このとき形成
する突起電極７は金、銅、ニッケル、ハンダなどの金属
で形成することができる。
示すように半導体装置１上に塗布し、露光現像により入
出力端子２上すなわち突起電極７を形成する部分のレジ
スト１０を開口するようパターン化する。これにより共
通電極８を陰極とし、電解メッキを行うことで、図５に
示すようにレジストの開口部にのみ、メッキが成長して
いき突起電極７を形成することができる。このとき形成
する突起電極７は金、銅、ニッケル、ハンダなどの金属
で形成することができる。
【０００７】その後、図１４に示すようにレジスト１０
を除去し、図１５に示すように共通電極８をエッチング
することにより入出力端子２上のみに共通電極８と突起
電極７が残る。共通電極８をエッチングする際に、共通
電極８がエッチングされる金属で、突起電極７はエッチ
ングされない金属とすることで突起電極７はエッチング
されずに共通電極８のみを除去することができる。たと
えば共通電極８を銅で形成し、突起電極７を金で形成し
ておき、硝酸や過硫酸アンモニウムに浸漬することで露
出している共通電極８のみエッチングされる。
を除去し、図１５に示すように共通電極８をエッチング
することにより入出力端子２上のみに共通電極８と突起
電極７が残る。共通電極８をエッチングする際に、共通
電極８がエッチングされる金属で、突起電極７はエッチ
ングされない金属とすることで突起電極７はエッチング
されずに共通電極８のみを除去することができる。たと
えば共通電極８を銅で形成し、突起電極７を金で形成し
ておき、硝酸や過硫酸アンモニウムに浸漬することで露
出している共通電極８のみエッチングされる。
【０００８】図１６に示すように突起電極７を形成した
半導体装置１を配線５を形成した基板４に異方性導電膜
１１を用いて加熱、加圧により実装することで、突起電
極７と配線４の間に導電粒子３が挟まり電気的導通を得
ることができる。
半導体装置１を配線５を形成した基板４に異方性導電膜
１１を用いて加熱、加圧により実装することで、突起電
極７と配線４の間に導電粒子３が挟まり電気的導通を得
ることができる。
【０００９】
【発明が解決しようとする課題】半導体装置に形成する
突起電極は多ピン化、微細ピッチ化が進んでおり、半導
体装置に形成する突起電極の数が増加するに伴い、突起
電極も小さくなり、基板上に形成した配線と突起電極と
を異方正導電接着剤を用いて接続する際、接続面積が減
少し、導電性が低下する。半導体装置上の突起電極と基
板上の配線との接続面積が微細になっていくほど接続に
突起電極と配線の間に存在する導電粒子の数も減少して
いき、十分に低い接続抵抗を得ることが難しくなる。
突起電極は多ピン化、微細ピッチ化が進んでおり、半導
体装置に形成する突起電極の数が増加するに伴い、突起
電極も小さくなり、基板上に形成した配線と突起電極と
を異方正導電接着剤を用いて接続する際、接続面積が減
少し、導電性が低下する。半導体装置上の突起電極と基
板上の配線との接続面積が微細になっていくほど接続に
突起電極と配線の間に存在する導電粒子の数も減少して
いき、十分に低い接続抵抗を得ることが難しくなる。
【００１０】たとえば、従来のフリップチップ実装で
は、接続面積をかなり小さくすると、半導体装置の突起
電極において接続抵抗値が急増し、液晶表示装置の駆動
用として半導体装置を用いた場合には、各半導体装置の
液晶駆動領域ごとで明暗差が発生し、画像品質が低下し
てしまうという問題が生じていた。
は、接続面積をかなり小さくすると、半導体装置の突起
電極において接続抵抗値が急増し、液晶表示装置の駆動
用として半導体装置を用いた場合には、各半導体装置の
液晶駆動領域ごとで明暗差が発生し、画像品質が低下し
てしまうという問題が生じていた。
【００１１】本発明の目的は、半導体装置に形成した突
起電極と基板上に形成した配線とを接続する際に、低抵
抗でかつ隣接する端子との絶縁性が高く、微少な面積で
接続が行える半導体装置とその実装方法を提供すること
にある。
起電極と基板上に形成した配線とを接続する際に、低抵
抗でかつ隣接する端子との絶縁性が高く、微少な面積で
接続が行える半導体装置とその実装方法を提供すること
にある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置とその実装方法は下記
記載の製造方法を採用する。
めに、本発明における半導体装置とその実装方法は下記
記載の製造方法を採用する。
【００１３】本発明の半導体装置は、半導体装置に設け
られた突起電極上あるいは出入力端子上に、メッキ膜と
導電粒子とを備えたことを特徴としている。またこの導
電粒子は金属粒子、または絶縁物よりなる粒子の表面に
金属膜を設置してなる粒子であることを特徴としてい
る。
られた突起電極上あるいは出入力端子上に、メッキ膜と
導電粒子とを備えたことを特徴としている。またこの導
電粒子は金属粒子、または絶縁物よりなる粒子の表面に
金属膜を設置してなる粒子であることを特徴としてい
る。
【００１４】また、この半導体装置は、導電粒子を含有
したメッキ液に、突起電極あるいは出入力端子を備えた
半導体装置を浸漬し、メッキを行うことによって得られ
ることを特徴としている。
したメッキ液に、突起電極あるいは出入力端子を備えた
半導体装置を浸漬し、メッキを行うことによって得られ
ることを特徴としている。
【００１５】さらに本発明の半導体装置の実装方法は、
導電粒子を含有したメッキ液に、突起電極あるいは出入
力端子を備えた半導体装置を浸漬し、メッキを行う工程
と、配線を形成した基板を用意し、基板上に未硬化の絶
縁樹脂を設置する工程と、半導体装置の突起電極あるい
は出入力端子と基板の配線とを位置合わせを行う工程
と、絶縁樹脂を硬化し、半導体装置の突起電共あるいは
出入力端子と基板の配線とを、導電粒子を介して電気的
導通および固定する工程を有することを特徴としてい
る。
導電粒子を含有したメッキ液に、突起電極あるいは出入
力端子を備えた半導体装置を浸漬し、メッキを行う工程
と、配線を形成した基板を用意し、基板上に未硬化の絶
縁樹脂を設置する工程と、半導体装置の突起電極あるい
は出入力端子と基板の配線とを位置合わせを行う工程
と、絶縁樹脂を硬化し、半導体装置の突起電共あるいは
出入力端子と基板の配線とを、導電粒子を介して電気的
導通および固定する工程を有することを特徴としてい
る。
【００１６】
【発明の実施の形態】図１に本発明の半導体装置におけ
る実装構造の断面図を示す。図１に記載するように、半
導体装置１に設けた突起電極７と、基板４上に設けた配
線５との接続部にのみ導電粒子３が存在し、それ以外の
部分には導電粒子３が存在しない構造となっている。導
電粒子はメッキ膜９と共に設置されている。また、突起
電極７を設けず、共通電極８を部分的にエッチングして
形成した出入力端子２の上面に導電粒子３とメッキ膜を
設置する構成としても構わない。
る実装構造の断面図を示す。図１に記載するように、半
導体装置１に設けた突起電極７と、基板４上に設けた配
線５との接続部にのみ導電粒子３が存在し、それ以外の
部分には導電粒子３が存在しない構造となっている。導
電粒子はメッキ膜９と共に設置されている。また、突起
電極７を設けず、共通電極８を部分的にエッチングして
形成した出入力端子２の上面に導電粒子３とメッキ膜を
設置する構成としても構わない。
【００１７】半導体装置１上に設けた突起電極２と基板
４上に設けた配線５との接続部に存在する導電粒子３は
数１０ｍΩの接続抵抗を得るのに十分な数が存在してい
るので、突起電極２と配線５との接続面積が微少な場合
でも十分に低い接続抵抗を得ることができる。
４上に設けた配線５との接続部に存在する導電粒子３は
数１０ｍΩの接続抵抗を得るのに十分な数が存在してい
るので、突起電極２と配線５との接続面積が微少な場合
でも十分に低い接続抵抗を得ることができる。
【００１８】
【実施例】次に本発明の半導体装置の製造方法と実装方
法を図面を用いて説明する。図１から図１３は、本発明
の半導体装置およびその実装方法を示す断面図である。
法を図面を用いて説明する。図１から図１３は、本発明
の半導体装置およびその実装方法を示す断面図である。
【００１９】半導体装置上に突起電極を形成する方法
は、図２から図５までに示した従来の技術と同じ方法で
形成することができる。突起電極７の材質は金、銅、ニ
ッケルなどの金属があげられるが、本実施例では突起電
極７の材質を金とした。その際、突起電極７の形状はス
トレートウォールやマッシュルームなど特に問わない
が、導電粒子３に圧力を加えて突起電極７と、基板上の
配線とを接続することを考慮し、ストーレートウォール
形状であることが望ましい。
は、図２から図５までに示した従来の技術と同じ方法で
形成することができる。突起電極７の材質は金、銅、ニ
ッケルなどの金属があげられるが、本実施例では突起電
極７の材質を金とした。その際、突起電極７の形状はス
トレートウォールやマッシュルームなど特に問わない
が、導電粒子３に圧力を加えて突起電極７と、基板上の
配線とを接続することを考慮し、ストーレートウォール
形状であることが望ましい。
【００２０】図５のように、レジスト１０の開口部に突
起電極７を形成した後、導電粒子３を含有したメッキ液
に突起電極７を形成した半導体装置１を浸漬し、突起電
極７表面にメッキ膜９を析出させると同時に、導電粒子
３を図６に示すように付着させる。この時使用する導電
粒子３は金、銀、銅、ニッケルなどの金属粒子や、核を
プラスチックまたはガラスとし、表面を金属膜で覆った
粒子を用い、粒径は接続面積に合わせて１〜１０μｍの
範囲で最適な粒径を選択する。メッキ液の種類は特に問
わないが、本実施例では金メッキを施した。
起電極７を形成した後、導電粒子３を含有したメッキ液
に突起電極７を形成した半導体装置１を浸漬し、突起電
極７表面にメッキ膜９を析出させると同時に、導電粒子
３を図６に示すように付着させる。この時使用する導電
粒子３は金、銀、銅、ニッケルなどの金属粒子や、核を
プラスチックまたはガラスとし、表面を金属膜で覆った
粒子を用い、粒径は接続面積に合わせて１〜１０μｍの
範囲で最適な粒径を選択する。メッキ液の種類は特に問
わないが、本実施例では金メッキを施した。
【００２１】その後、図７に示すようにレジスト１０を
除去し、図８に示すように共通電極８をエッチングする
ことにより入出力端子２上のみに共通電極８と突起電極
７が残る。共通電極８をエッチングする際に、共通電極
８がエッチングされる金属で、突起電極７はエッチング
されない金属とすることで突起電極７はエッチングされ
ずに共通電極８のみを除去することができる。上記工程
により図８に示すように半導体装置１上の入出力端子２
上に形成した突起電極７表面に、導電粒子３がメッキ膜
９により保持された構造を得ることができる。
除去し、図８に示すように共通電極８をエッチングする
ことにより入出力端子２上のみに共通電極８と突起電極
７が残る。共通電極８をエッチングする際に、共通電極
８がエッチングされる金属で、突起電極７はエッチング
されない金属とすることで突起電極７はエッチングされ
ずに共通電極８のみを除去することができる。上記工程
により図８に示すように半導体装置１上の入出力端子２
上に形成した突起電極７表面に、導電粒子３がメッキ膜
９により保持された構造を得ることができる。
【００２２】また、図３に示すように共通電極膜８を形
成した後、感光性樹脂からなるレジスト１０を図１０に
示すように半導体装置１上に塗布し、露光現像により入
出力端子２上のレジスト１０を開口するようパターン化
する。この際、突起電極を形成した時よりも、レジスト
１０の膜厚は薄くする。そして、導電粒子３を含有した
メッキ液に半導体装置１を浸漬し、出入力端子２上面に
メッキ膜９を析出させると同時に、導電粒子３を図１１
に示すように付着させる。この時使用する導電粒子３は
およびメッキ液は先に記載した材料と同等のものを使用
することができる。
成した後、感光性樹脂からなるレジスト１０を図１０に
示すように半導体装置１上に塗布し、露光現像により入
出力端子２上のレジスト１０を開口するようパターン化
する。この際、突起電極を形成した時よりも、レジスト
１０の膜厚は薄くする。そして、導電粒子３を含有した
メッキ液に半導体装置１を浸漬し、出入力端子２上面に
メッキ膜９を析出させると同時に、導電粒子３を図１１
に示すように付着させる。この時使用する導電粒子３は
およびメッキ液は先に記載した材料と同等のものを使用
することができる。
【００２３】その後、図１２に示すようにレジスト１０
を除去し、図１３に示すように共通電極８をエッチング
することにより入出力端子２上のみに共通電極８が残
る。上記工程により図１３に示すように半導体装置１の
入出力端子２上に、導電粒子３がメッキ膜９により保持
された構造を得ることができる。このように半導体装置
１の入出力端子上に突起電極２は形成せず、出入力端子
２上に導電粒子３とメッキ膜９を配置してもかまわな
い。
を除去し、図１３に示すように共通電極８をエッチング
することにより入出力端子２上のみに共通電極８が残
る。上記工程により図１３に示すように半導体装置１の
入出力端子２上に、導電粒子３がメッキ膜９により保持
された構造を得ることができる。このように半導体装置
１の入出力端子上に突起電極２は形成せず、出入力端子
２上に導電粒子３とメッキ膜９を配置してもかまわな
い。
【００２４】次の工程を図９を用いて説明する。基板４
上にスパッタリング法、真空蒸着法、メッキ法などで配
線５を設け、エッチングによりパターンニングを行い、
配線を形成した基板を用意する。配線５を設けた基板４
上に液状またはフィルム状または液状の絶縁樹脂６を配
置し、図８の半導体装置１上に設けた突起電極２および
導電粒子３と、基板４上に設けた配線５とを、図９に図
示するように位置合わせし、押しつけることで仮付けを
行う。
上にスパッタリング法、真空蒸着法、メッキ法などで配
線５を設け、エッチングによりパターンニングを行い、
配線を形成した基板を用意する。配線５を設けた基板４
上に液状またはフィルム状または液状の絶縁樹脂６を配
置し、図８の半導体装置１上に設けた突起電極２および
導電粒子３と、基板４上に設けた配線５とを、図９に図
示するように位置合わせし、押しつけることで仮付けを
行う。
【００２５】絶縁樹脂６としてはビスフェノールＡ型、
ビスフェノールＦ型、ノボラック型などのエポキシ主剤
にアミン系、酸無水物系、イミダゾール系硬化剤を加え
たものなどが使用できる。またカーボンや炭酸カルシウ
ム、シリカなどのフィラーを混入したもので、場合によ
っては、反応促進剤、可塑剤などの添加剤を混入させた
ものを使用してもかまわない。
ビスフェノールＦ型、ノボラック型などのエポキシ主剤
にアミン系、酸無水物系、イミダゾール系硬化剤を加え
たものなどが使用できる。またカーボンや炭酸カルシウ
ム、シリカなどのフィラーを混入したもので、場合によ
っては、反応促進剤、可塑剤などの添加剤を混入させた
ものを使用してもかまわない。
【００２６】その後、熱圧着治具（図示せず）によって
封止樹脂を硬化させると同時に、突起電極７と配線５と
を導電粒子３を介して電気的接続を行う。この時、突起
電極７と配線５との間には数１０ｍΩの接続抵抗を得る
ための十分な数の導電粒子３が存在し、接続部分以外に
は導電粒子３が存在しないため、微少な接続面積での十
分な接続抵抗と、突起電極２間または配線４間の絶縁性
が非常に高いフリップチップ実装が可能である
封止樹脂を硬化させると同時に、突起電極７と配線５と
を導電粒子３を介して電気的接続を行う。この時、突起
電極７と配線５との間には数１０ｍΩの接続抵抗を得る
ための十分な数の導電粒子３が存在し、接続部分以外に
は導電粒子３が存在しないため、微少な接続面積での十
分な接続抵抗と、突起電極２間または配線４間の絶縁性
が非常に高いフリップチップ実装が可能である
【００２７】このようにして、図１のように本発明の半
導体装置を基板上に実装することができた。ここで、半
導体装置１として突起電極７を形成した図８の半導体装
置の代わりに、出入力端子２上にメッキ膜と９導電粒子
３を備えた図１３の半導体装置を用いてもかまわない。
導体装置を基板上に実装することができた。ここで、半
導体装置１として突起電極７を形成した図８の半導体装
置の代わりに、出入力端子２上にメッキ膜と９導電粒子
３を備えた図１３の半導体装置を用いてもかまわない。
【００２８】図１に図示するように、半導体装置１に設
けた突起電極２と基板４上に設けた配線５との接続部に
のみ、導電粒子３が存在し、それ以外の部分には導電粒
子３が存在しない構造となっている。半導体装置１上に
設けた突起電極２と基板４上に設けた配線５との接続部
に存在する導電粒子３は数１０ｍΩの接続抵抗を得るの
に十分な数が存在しているので、突起電極２と配線５と
の接続面積が微少な場合でも十分に低い接続抵抗を得る
ことができた。
けた突起電極２と基板４上に設けた配線５との接続部に
のみ、導電粒子３が存在し、それ以外の部分には導電粒
子３が存在しない構造となっている。半導体装置１上に
設けた突起電極２と基板４上に設けた配線５との接続部
に存在する導電粒子３は数１０ｍΩの接続抵抗を得るの
に十分な数が存在しているので、突起電極２と配線５と
の接続面積が微少な場合でも十分に低い接続抵抗を得る
ことができた。
【００２９】
【発明の効果】以上の説明から明らかなように、半導体
装置上に形成した突起電極上に、メッキ法より導電粒子
を配置し、その半導体装置を配線を形成した基板に絶縁
樹脂を介して熱圧着によって実装することで、突起電極
と配線との接続部にのみ導電粒子が多く存在し、接続部
以外には導電粒子が存在しない、低い接続抵抗と高い絶
縁性を兼ね備えたフリップチップ実装が得られる。
装置上に形成した突起電極上に、メッキ法より導電粒子
を配置し、その半導体装置を配線を形成した基板に絶縁
樹脂を介して熱圧着によって実装することで、突起電極
と配線との接続部にのみ導電粒子が多く存在し、接続部
以外には導電粒子が存在しない、低い接続抵抗と高い絶
縁性を兼ね備えたフリップチップ実装が得られる。
【００３０】また、半導体装置上に形成した突起電極あ
るいは出入力端子と、基板上に形成した配線との接続面
積が微少な場合でも、その接続部に十分な数の導電粒子
を配置することができ、高密度な接続が可能となる。
るいは出入力端子と、基板上に形成した配線との接続面
積が微少な場合でも、その接続部に十分な数の導電粒子
を配置することができ、高密度な接続が可能となる。
【図１】本発明の半導体実装方法を示す断面図である。
【図２】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図３】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図４】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図５】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図６】本発明の半導体装置の実装方法を示す断面図で
ある。
ある。
【図７】本発明の半導体装置の実装方法を示す断面図で
ある。
ある。
【図８】本発明の半導体装置の実装方法を示す断面図で
ある。
ある。
【図９】本発明の半導体装置の実装方法を示す断面図で
ある。
ある。
【図１０】本発明の半導体装置の実装方法を示す断面図
である。
である。
【図１１】本発明の半導体装置の実装方法を示す断面図
である。
である。
【図１２】本発明の半導体装置の実装方法を示す断面図
である。
である。
【図１３】本発明の半導体装置の実装方法を示す断面図
である。
である。
【図１４】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図１５】従来の突起電極の形成方法を示す断面図であ
る。
る。
【図１６】従来の半導体装置の実装方法を示す断面図で
ある。
ある。
１ 半導体装置
２ 出入力端子
３ 導電粒子
４ 基板
５ 配線
６ 絶縁樹脂
７ 突起電極
８ 共通電極
９ メッキ膜
１０ レジスト
１１ 異方性導電膜
Claims (5)
- 【請求項１】 半導体装置に設けられた突起電極上ある
いは出入力端子上に、メッキ膜と導電粒子とを備えたこ
とを特徴とする半導体装置。 - 【請求項２】 導電粒子を含有したメッキ液に、突起電
極あるいは出入力端子を備えた半導体装置を浸漬し、メ
ッキを行うことによって得られた請求項１に記載の半導
体装置。 - 【請求項３】 前記導電粒子は金属粒子、または絶縁物
よりなる粒子の表面に金属膜を設置してなる粒子である
ことを特徴とする請求項１又は請求項２に記載の半導体
装置。 - 【請求項４】 導電粒子を含有したメッキ液に、突起電
極あるいは出入力端子を備えた半導体装置を浸漬し、メ
ッキを行う工程と、配線を形成した基板を用意し、基板
上に未硬化の絶縁樹脂を設置する工程と、半導体装置の
突起電極あるいは出入力端子と基板の配線とを位置合わ
せを行う工程と、絶縁樹脂を硬化し、半導体装置の突起
電極あるいは出入力端子と基板の配線とを、導電粒子を
介して電気的導通および固定する工程を有することを特
徴とする半導体装置の実装方法。 - 【請求項５】 前記導電粒子は金属粒子、または絶縁物
よりなる粒子の表面に金属膜を設置してなる粒子である
ことを特徴とする請求項４に記載の半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243072A JP2003059959A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243072A JP2003059959A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置とその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003059959A true JP2003059959A (ja) | 2003-02-28 |
Family
ID=19073229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243072A Pending JP2003059959A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003059959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588925B1 (ko) * | 2003-03-26 | 2006-06-12 | 세이코 엡슨 가부시키가이샤 | 전자 부품의 제조 방법, 전자 부품, 전자 부품의 실장방법 및 전자기기 |
| KR100802487B1 (ko) | 2005-11-07 | 2008-02-12 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| JP2008210585A (ja) * | 2007-02-23 | 2008-09-11 | Sekisui Chem Co Ltd | 接続部材の製造方法、及び、接続部材 |
| KR100973878B1 (ko) * | 2007-04-06 | 2010-08-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| US8258625B2 (en) | 2007-04-06 | 2012-09-04 | Hitachi, Ltd. | Semiconductor device |
-
2001
- 2001-08-10 JP JP2001243072A patent/JP2003059959A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588925B1 (ko) * | 2003-03-26 | 2006-06-12 | 세이코 엡슨 가부시키가이샤 | 전자 부품의 제조 방법, 전자 부품, 전자 부품의 실장방법 및 전자기기 |
| US7060602B2 (en) | 2003-03-26 | 2006-06-13 | Seiko Epson Corporation | Method of manufacturing electronic part and mounting electronic part |
| KR100802487B1 (ko) | 2005-11-07 | 2008-02-12 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 |
| US7777332B2 (en) | 2005-11-07 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device |
| US8115309B2 (en) | 2005-11-07 | 2012-02-14 | Seiko Epson Corporation | Semiconductor device |
| JP2008210585A (ja) * | 2007-02-23 | 2008-09-11 | Sekisui Chem Co Ltd | 接続部材の製造方法、及び、接続部材 |
| KR100973878B1 (ko) * | 2007-04-06 | 2010-08-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| US8258625B2 (en) | 2007-04-06 | 2012-09-04 | Hitachi, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| US11062982B2 (en) | Packaged semiconductor device with a particle roughened surface | |
| US20050035465A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| US7466030B2 (en) | Semiconductor device and fabrication process thereof | |
| JP3725300B2 (ja) | Ａｃｆ接合構造 | |
| JP2003059959A (ja) | 半導体装置とその実装方法 | |
| KR100744149B1 (ko) | 은 범프를 이용한 반도체 패키지 구조 및 형성 방법 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JPH0997814A (ja) | 電子部品の接続構造及び製造方法 | |
| JP2001284400A (ja) | フリップチップ実装部品 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2002076056A (ja) | 異方性導電膜とその製造方法 | |
| JP2006237412A (ja) | 半導体装置の製造方法および電子機器の製造方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JP3027171B2 (ja) | 電気回路部材 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH09129777A (ja) | 半導体素子搭載用基板と半導体装置および転写用原版 | |
| JP2594874Y2 (ja) | 液晶表示装置 | |
| JP2002009110A (ja) | 半導体装置 |