JP4729963B2 - 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 - Google Patents

電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 Download PDF

Info

Publication number
JP4729963B2
JP4729963B2 JP2005117891A JP2005117891A JP4729963B2 JP 4729963 B2 JP4729963 B2 JP 4729963B2 JP 2005117891 A JP2005117891 A JP 2005117891A JP 2005117891 A JP2005117891 A JP 2005117891A JP 4729963 B2 JP4729963 B2 JP 4729963B2
Authority
JP
Japan
Prior art keywords
conductor
electrode
electronic component
substrate
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117891A
Other languages
English (en)
Other versions
JP2006302929A (ja
Inventor
邦男 日比野
善広 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005117891A priority Critical patent/JP4729963B2/ja
Priority to US11/883,801 priority patent/US8033016B2/en
Priority to CN2006800117409A priority patent/CN101156238B/zh
Priority to PCT/JP2006/307916 priority patent/WO2006112384A1/ja
Publication of JP2006302929A publication Critical patent/JP2006302929A/ja
Application granted granted Critical
Publication of JP4729963B2 publication Critical patent/JP4729963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、電子部品の端子電極や基板の配線電極に形成される微細な電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法に関する。
近年、携帯型端末などの電子機器の高機能化や軽薄短小化の要求にともない、半導体チップなどの電子部品の高密度集積化や高密度実装化が要望され、これらの電子部品として用いられる半導体パッケージのさらなる小型化、多ピン化が進んできている。さらに、半導体パッケージの小型化にともなって、従来のようなリードフレームを使用した形態では小型化に限界がきている。
そのため、最近では回路基板上に半導体チップを実装したものとしてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などのエリア実装型の半導体パッケージが主流となっている。これらの半導体パッケージにおいて、半導体チップに電極と導体配線で構成される基板の端子との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらにＦＣ（Ｆｌｉｐ Ｃｈｉｐ）接続方式などが知られている。
特に、半導体パッケージの小型化に有利なＦＣ接続方式を用いたＢＧＡやＣＳＰの構造が提案されている。
例えば、ＦＣ接続方式は、一般に、半導体チップの電極に予めバンプと呼ばれる突起電極を形成しておき、このバンプと基板上の端子を位置合わせして熱圧着などにより接続する方式である。
そして、半導体チップに予めバンプを形成する方法としては、電解めっきによる方法とスタッドバンプによる方法などがある。電解めっきでバンプを形成する方法では、バンプをはんだだけで所望の大きさに形成するため、製造時間や製造コストが掛かるという課題があった。また、電解めっきではめっき槽の電流分布を完全に均一にするのが困難であるため、形成したバンプの大きさにばらつきが生じてしまう。バンプの大きさのばらつきは、めっき時間が長いほど顕著になるため、バンプをはんだだけで形成する方法では、製造時間や製造コストなどの課題を解決することが困難である。また、バンプの接続部分の耐湿信頼性を確保するために、例えば銅などの金属コアを有するバンプが開発されているが、製造工程が複雑となるなど製造コストがさらに掛かってしまうという課題があった。
一方、スタッドバンプは、半導体チップの電極に金ワイヤをボンディングし、切断することにより形成するものである。この方法では、半導体チップの電極に１つ１つバンプを形成するため、製造時間が掛かる。さらに、バンプに使用される金ワイヤの価格が高いため製造コストが掛かってしまうという課題があった。
そこで、上記課題を解決するために、バンプを半導体チップの電極に一括して形成する転写バンプ方式が開発されている。これは、シート状のベースに、はんだバンプを形成した転写バンプシートと半導体チップとを位置合わせし、加熱および加圧することにより、転写バンプシート側のバンプが半導体チップ側に一括転写するものが開示されている（例えば、特許文献１および特許文献２参照）。
また、銅コアはんだバンプにより、はんだ接続部分の耐湿信頼性を確保しつつ、一括転写するものも開示されている（例えば、特許文献３参照）。
特開平５−１６６８８０号公報 特開平９−１５３４９５号公報 特開２０００−２８６２８２号公報
しかしながら、上記特許文献１および特許文献２に示されているバンプ８００は、図７（ａ）に示すように、はんだの表面張力により、基板８１０の電極８２０の上に球状に形成される。そのため、溶融前のはんだの量がばらついた場合や形成される電極面積などが異なる場合には、バンプ８００の形状（特に、高さなど）がばらつくという課題がある。
また、図７（ｂ）に示すように、バンプ８００の形状が球状であるため、電子部品８３０の接続電極８４０と接続した場合、太鼓形状８５０となる。そのため、バンプ８００と電子部品８３０の接続電極８４０との接続部分に応力が集中し、接続電極８４０の界面での剥離やクラックなどが発生するという課題がある。
さらに、バンプ８００の形状が太鼓形状８５０となるため、隣接するバンプ８００間が、図７（ｃ）に示すように短絡８６０する可能性があるため、電極８２０の間隔を狭くすることができない。また、接続する電極８２０のピッチを微細化する場合には、バンプ８００の形状を小さくすれば可能であるが、半導体チップのなどの電子部品８３０の反りなどを吸収することができないため、接続の信頼性を確保することが困難である。
また、上記特許文献３に示されているはんだバンプでは、転写シート上に金属層とはんだ層を積層した導電端子を半導体チップなどの接続電極に導電端子のはんだ層側と接続するように加熱加圧した後、はんだ層を溶融させて、金属層の周囲にはんだ層が回り込んだ状態にした後、転写シートを除去し、はんだバンプを一括に形成するものである。しかし、はんだ層の溶融によりバンプの形状が大きくなるため、微細なバンプの形成に課題がある。さらに、はんだ層が金属層の周囲に回り込まない場合には、基板の電極と、例えば銅などの金属を溶融させて接続することは困難であり、接続信頼性を確保するのが困難である。
また、導電端子は、銅箔に転写シートとなる樹脂層を塗布し、硬化後、銅箔上にドライフィルムの積層、露光、現像の工程後に、はんだ層を電解めっきで形成する。そして、ドライフィルムを剥離および銅箔のエッチングすることにより柱状の導電端子が形成される。そのため、製造工程が複雑となり、生産性や製造コストの点で課題がある。また、エッチング処理するため、廃液の処理などの問題も発生する。
本発明は、上記の従来の課題を解決するためになされたもので、微細で任意形状を有する電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法を提供することを目的とする。
上述したような課題を解決するために、本発明の電子部品接続用突起電極は、電子部品の端子電極または基板の配線電極に形成される突起電極であって、突起電極は、電子部品の端子電極上または基板の配線電極上に形成される第１の導電体と、第１の導電体に積層して形成される第２の導電体とからなる構成を有する。
さらに、第１の導電体または第２の導電体の一方または両方が、熱硬化性樹脂を含んでもよい。
さらに、第２の導電体が、はんだを主成分として含んでいてもよい。
さらに、第１の導電体の硬化温度が、第２の導電体の硬化温度より低くてもよい。
これらの構成により、第１の導電体により突起電極のピッチを決めることができるとともに、第２の導電体の溶融により電子部品と接合しても、突起電極のピッチが変化することがないため微細な突起電極を形成できる。
また、本発明の電子部品接続用突起電極の製造方法は、所定の突起電極の形状の凹部を備える転写型の凹部に、第２の導電体を少なくとも転写型の凹部表面までには到達しないように充填する工程と、第１の導電体を第２の導電体の上で転写型の凹部表面まで充填する工程と、電子部品の端子電極または基板の配線電極に対向して転写型の凹部を位置合わせして載置し、加熱する工程と、転写型を剥離する工程とを有する。
さらに、転写型が、低い弾性率および高い離型性を有する転写型樹脂でもよい。
さらに、転写型樹脂が、熱硬化性シリコーン樹脂であってもよい。
これらの方法により、転写型の凹部に充填された状態で突起電極を基板または電子部品に形成できるため、加熱硬化時または溶融時に形状が変化しないので微細な形状の突起電極を容易に形成できる。また、転写型の凹部により突起電極の高さを均一にできるとともに、アスペクト比の大きな突起電極などを自由に形成することができる。
また、本発明の電子部品実装体は、端子電極を有する電子部品と、電子部品の端子電極上に形成される第１の導電体と第２の導電体の積層構造からなる突起電極と、配線電極を有する基板とを有し、配線電極と突起電極の第２の導電体とが接続される構成を有する。
また、本発明の電子部品実装体は、配線電極を有する基板と、基板の配線電極上に形成される第１の導電体と第２の導電体の積層構造からなる突起電極と、端子電極を有する電子部品とを有し、端子電極と突起電極の第２の導電体とが接続される構成を有する。
これらの構成により、電子部品の端子電極または基板の配線電極に形成された微細で狭ピッチな突起電極と、基板の配線電極または電子部品の端子電極とが接続された電子部品実装体を実現できる。
また、本発明の電子部品実装体の製造方法は、所定の突起電極の形状の凹部を備える転写型の凹部に、第２の導電体を少なくとも転写型の凹部表面までには到達しないように充填する工程と、第１の導電体を第２の導電体の上で転写型の凹部表面まで充填する工程と、電子部品の端子電極または基板の配線電極に対向して転写型の凹部を位置合わせして載置し、加熱する工程と、転写型を剥離し、電子部品の端子電極または基板の配線電極上に突起電極を形成する工程と、基板の配線電極または電子部品の端子電極と電子部品の端子電極または基板の配線電極上に形成された突起電極とを接続する工程とを有する。
さらに、加熱する工程が、第１の導電体の硬化温度以上で、かつ第２の導電体の硬化温度以下であってもよい。
さらに、突起電極と接続する工程が、第２の導電体の硬化温度または融点以上で行われてもよい。
さらに、転写型が、低い弾性率および高い離型性を有する転写型樹脂でもよい。
さらに、転写型樹脂が、熱硬化性シリコーン樹脂であってもよい。
これらの方法により、電子部品の端子電極や基板の配線電極に微細で狭ピッチな突起電極を形成できる。また、電子部品の端子電極や基板の配線電極と接続する場合、突起電極の第２の導電体の硬化温度または融点が第１の導電体の硬化温度より高いため、突起電極の第２の導電体の硬化温度以上になっても、第１の導電体はさらに硬化が進行する。そのため、突起電極の形状が接続時に変化することがないので、狭ピッチに接続された電子部品実装体を実現できる。
本発明による電子部品接続用突起電極は、第１の導電体と第２の導電体の積層構造とし、転写により、半導体チップなどの電子部品の端子電極や基板の配線電極に微細な突起電極を形成できるという大きな効果を奏する。さらには、電子部品接続用突起電極を介して、狭ピッチで多数の接続端子を有する電子部品との信頼性の高い接続を実現できるという大きな効果もある。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、以降において、電子部品接続用突起電極を、特に明確に表現する場合以外は「突起電極」と表現して説明する。
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る突起電極を有する電子部品の平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。
図１（ａ）において、半導体チップなどの電子部品１００の端子電極１１０上に突起電極１２０が形成されている。また、突起電極１２０は、図１（ｂ）に示すように、電子部品１００の端子電極１１０側の第１の導電体１３０とその上に積層された第２の導電体１４０とで構成されている。そして、突起電極１２０は、以下の製造方法で示すように、凹部を有する転写型で形成されるため、微細なピッチで形成できるとともに、均一な高さとすることができる。
ここで、第１の導電体１３０は、導電フィラーと熱硬化性樹脂などを含む導電性樹脂からなる。そして、導電フィラーとしては、例えば銀、銅、金、ニッケル、パラジウム、錫などの金属粒子やこれらの合金粒子などが用いられる。さらに、熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリウレタン樹脂、メラミン樹脂や尿素樹脂などの内の１種もしくは２種以上の混合系が用いられる。特に、エポキシ樹脂は、導電性樹脂の粘度、硬化反応性や端子電極１１０との付着強度を向上させる点から好ましいものである。
また、第２の導電体１４０は、上記第１の導電体１３０と同様の導電性樹脂やはんだを用いることができる。そして、第２の導電体１４０が導電性樹脂の場合、第１の導電体１３０の硬化温度よりも高いものが好ましい。さらに、第２の導電体がはんだの場合で、ＰＥＴ（ポリエチレンテレフタレート）などのフレキシブル基板を用いる場合には、例えば融点が１５０℃以下の低融点はんだであることが好ましい。これは、高周波回路などに用いられる電子部品１００と基板の配線電極との接続では、接触抵抗が特性に大きく影響するため、融着により低抵抗での接続を実現するために好ましいからである。しかし、例えば、第２の導電体１４０を一旦溶融させて他の基板の配線電極と接続する場合、第１の導電体１３０の硬化温度が第２の導電体１４０の硬化温度よりも高いと、第２の導電体１４０は既に硬化しているため溶融させて融着により接続することができない。また、第１の導電体１３０と第２の導電体１４０の硬化温度以下で突起電極１２０を形成した場合、第２の導電体１４０の硬化時には、第１の導電体１３０の硬化温度が高いので硬化せず、熱変形により突起電極１２０の形状が変化する。そして、接続時の加圧などにより第１の導電体１３０が広がってしまうため、微細な突起電極１２０の形成が困難となる。
そこで、本発明の実施の形態１は、第１の導電体１３０の硬化温度を第２の導電体１４０の硬化温度より低くすることにより、第２の導電体１４０の硬化温度以上では、第１の導電体１３０はさらに硬化するため、第１の導電体１３０が熱変形することがない。なお、第２の導電体１４０がはんだの場合には、第１の導電体１３０の硬化温度が、第２の導電体１４０であるはんだの融点より高くてもよい。この理由は、はんだが固化しても、接続時にはんだの融点以上の加熱により、再溶融させて融着により接続することができるからである。
一方、第２の導電体１４０と他の基板の配線電極との接続が、超音波接合、圧接や圧着などで接続される場合には、第１の導電体１３０と第２の導電体１４０の硬化温度や融点以上で、硬化または溶融後硬化させた突起電極１２０であれば、特に制限されない。
また、突起電極１２０の少なくとも第１の導電体１３０または第２の導電体１４０が導電性樹脂からなるため、熱応力や外部からの衝撃などによる応力が加わってもその応力を効率よく吸収することが可能で、接続の信頼性などに大きな効果を有するものである。
以下に、図２を用いて、本発明の実施の形態１に係る突起電極の製造方法について、半導体チップなどの電子部品の端子電極に形成する場合を例に説明する。なお、基板の配線電極上に突起電極を形成する場合も同様である。
図２は、本発明の実施の形態１に係る突起電極の製造方法を説明する工程断面図である。
まず、図２（ａ）に示すように、突起電極を形成する位置に対応した凹部１６０が形成された転写型１５０を用意する。ここで、転写型１５０は、例えば熱硬化性シリコーン樹脂などからなる低弾性率で高い離型性を有する転写型樹脂が用いられる。この理由は、第１に、シリコーン樹脂であるために、導電性樹脂やはんだに対する離型性に優れている。第２に、低弾性であるために、複雑な形状の凹部でも転写される突起電極に変形などのダメージを与えることなく剥離することができる。さらに、反りのある電子部品に対しても、容易に反りに応じて変形し突起電極の転写が可能であるなどの利点を有することによるものである。
そして、転写型１５０の凹部１６０は、例えば直径１０μｍ〜３００μｍ、高さ１０μｍ〜３００μｍ、アスペクト比０．２〜１０程度の突起電極の形状に形成された金型を、転写型樹脂にインプリント法や凹版印刷することにより形成できる。例えば、金型に熱硬化性シリコーン樹脂などの転写型樹脂を流し込み、温度１５０℃、０．５時間の条件で硬化することにより形成することができる。なお、転写型１５０の少なくとも凹部１６０に、さらに離型性を高めるために、例えばシリコーン系離型剤、フッ素系離型剤などを塗布してもよい。
つぎに、図２（ｂ）に示すように、転写型１５０の凹部１６０内で、少なくとも凹部表面１８０までは到達せずに空間１９０が形成される程度に、例えばペースト状の導電性樹脂からなる第２の導電体１４０がスキージ１７０を用いて充填される。この場合、凹部１６０内に充填される第２の導電体１４０の量は、例えばスクリーン印刷のマスクのメッシュ径を調整することにより行うことができる。また、凹部１６０の凹部表面１８０まで充填した後、第２の導電体１４０を、例えば自然乾燥または硬化温度以下の温度で乾燥させることにより空間１９０を形成することもできる。さらに、第２の導電体１４０との付着力の小さい材料（例えば、フッ素樹脂など）からなるローラーを用いて、第２の導電体１４０を凹部１６０に押し込んで空間１９０を形成してもよい。
つぎに、図２（ｃ）に示すように、凹部１６０内に形成された空間１９０に、第２の導電体１４０と同様な方法を用いて、第２の導電体１４０よりも硬化温度の低い、例えばペースト状の導電性樹脂からなる第１の導電体１３０をスキージ１７０を用いて少なくとも凹部表面１８０にまで充填する。
つぎに、図２（ｄ）に示すように、第１の導電体１３０と第２の導電体１４０で充填された転写型１５０の凹部１６０と半導体チップなどの端子電極１１０を有する電子部品１００とを位置合わせする。
つぎに、図２（ｅ）に示すように、電子部品１００の端子電極１１０と転写型１５０の凹部１６０とを位置合わせした状態で、第２の導電体１４０の硬化温度以上の温度で加熱することにより、突起電極１２０を硬化させる。
なお、第２の導電体１４０がはんだの場合、はんだの融点が、第１の導電体１３０の硬化温度以下であれば、その硬化温度以上の温度で、また、はんだの融点が、第１の導電体１３０の硬化温度以上であれば、その融点以上で加熱すればよい。
この工程により、突起電極１２０は、電子部品１００の端子電極１１０の上に凹部１６０の形状と同じ形状で硬化する。
そして、図２（ｆ）に示すように、転写型を剥離することにより電子部品１００の端子電極１１０の上に凹部とほぼ同じ形状で均一な高さを有する突起電極１２０が転写される。
なお、上記突起電極１２０を硬化する温度条件は、最終状態で、他の基板の配線電極などと圧接、圧着や超音波接合する場合を想定したものであり、本発明はこれに限られない。例えば、他の基板の配線電極と融着により接続する場合には、突起電極１２０の第１の導電体１３０の硬化温度以上で、かつ第２の導電体１４０の硬化温度以下の温度で硬化処理することにより、第２の導電体１４０を半硬化状態とする。そして、接続時に、第２の導電体１４０の硬化温度以上で第２の導電体１４０を溶融または軟化させて他の基板の配線電極と接続し固着させてもよい。
また、第２の導電体がはんだの場合には、第１の導電体は硬化し、はんだが溶融する温度以上の温度で突起電極を硬化または固化させてもよい。この理由は、第１の導電体が一旦硬化温度以上で硬化すれば、再び第１の導電体が軟化することがない。そのため、突起電極の形状を損なうことなく他の基板の配線電極と、第２の導電体であるはんだを再溶融させて接続することが可能となる。
その結果、融着により突起電極の第２の導電体と配線電極とを接続できるため、低抵抗の接続や接続強度などの信頼性をさらに向上させることができる。
（実施の形態２）
図３（ａ）は、本発明の実施の形態２に係る突起電極を有する基板の平面図であり、図３（ｂ）は、図３（ａ）のＡ−Ａ線断面図である。
図３（ａ）において、配線パターン２１０を有する基板２００の配線電極２２０上に突起電極１２０が形成されている。そして、突起電極１２０は、実施の形態１と同様に、基板２００の配線電極２２０側の第１の導電体１３０とその上に積層された第２の導電体１４０とで構成されている。ここで、基板２００としては、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板、ＰＥＴ（ポリエチレンテレフタレート）樹脂やポリイミドなどの熱硬化性樹脂などの有機基板やセラミックなどの無機基板を用いることができる。なお、基板２００に、例えばＰＥＴなどの有機基板を用いた場合には、突起電極１２０の第２の導電体１４０として、融点温度での基板２００の変形などを防止するために、１５０℃以下の融点を有する、例えばＩｎ−Ｓｎ、Ｂｉ−Ｓｎなどの鉛フリーはんだなどの低融点はんだを用いることが好ましい。
本発明の実施の形態２によれば、突起電極１２０が基板２００の配線電極２２０上に凹部を有する転写型で形成されるため、微細なピッチで形成できるとともに、均一な高さの突起電極を有する基板を作製できる。
（実施の形態３）
図４は、本発明の実施の形態３に係る電子部品実装体の断面図である。
図４においては、実施の形態２の基板２００の配線電極２２０上に形成された突起電極１２０と半導体チップなどの電子部品１００の端子電極１１０を接続して電子部品実装体を形成したものである。この場合、電子部品１００の端子電極１１０と突起電極１２０の第２の導電体１４０とが接続される。
つまり、電子部品１００の端子電極１１０に第２の導電体１４０が、以下で述べるように融着した状態で接続できるため、確実な接続ができるものである。さらに、第１の導電体１３０の硬化温度は、第２の導電体１４０の硬化温度より低いため、第２の導電体１４０の硬化温度では、第１の導電体１３０が変形しない。そのため、突起電極１２０が基板２００の配線電極２２０に転写された形状を保った状態で、電子部品１００の端子電極１１０との接続ができる。
また、第２の導電体１４０が、例えばはんだの場合、はんだは再溶融により電子部品１００の端子電極１１０との高いぬれ性により、図４に示すように、突起電極１２０の中央部が小さくなった、いわゆる鼓形状２３０の突起電極１２０形状で接続することができる。その結果、太鼓形状になりやすい従来のはんだバンプに比べて、端子電極１１０と突起電極１２０との界面での応力集中がなくなるため、電極界面での剥離を生じにくい信頼性の高い接続を実現できる。この場合、突起電極１２０の端子電極１１０と接続される面の面積を端子電極１１０の面積より小さくすれば、第２の導電体１４０が端子電極１１０に全面に広がるため、鼓形状２３０の突起電極１２０を形成することにおいて、さらに効果的である。
以下に、図５を用いて、本発明の実施の形態３に係る電子部品実装体の製造方法について説明する。なお、以下では、突起電極と融着により作製される電子部品実装体を例に説明する。
図５は、本発明の実施の形態３に係る電子部品実装体の製造方法の工程断面図である。
まず、図５（ａ）に示すように、例えばガラス−エポキシ樹脂などの基板２００の配線電極２２０の上に、実施の形態１を用いて形成された突起電極１２０と半導体チップなどの電子部品１００の端子電極１１０を対向させて配置する。ここで、突起電極１２０は、第２の導電体１４０が導電性樹脂の場合、第１の導電体１３０の硬化温度以上で、かつ第２の導電体１４０の硬化温度以下で硬化させた、第２の導電体１４０が半硬化状態のものである。なお、はんだの場合には、このような制限はなく、一旦溶融し固化したものであればよい。
つぎに、図５（ｂ）に示すように、電子部品１００の端子電極１１０を突起電極１２０の第２の導電体１４０に接触させた状態で、第２の導電体１４０の硬化温度以上または融点以上の温度で加熱する。このとき、加熱と同時に加圧してもよいことはいうまでもない。
その結果、図５（ｃ）に示すように、突起電極１２０を介して基板２００の配線電極２２０と電子部品１００の端子電極１１０が、融着により接続された電子部品実装体を作製できる。特に、突起電極１２０の第２の導電体１４０がはんだの場合、上記で説明したように中央部がくびれた鼓形状の突起電極１２０を容易に形成することができる。なお、突起電極１２０の形状は、必ずしも鼓形状にする必要はなく、第２の導電体１４０の融着により接続されていればよいものである。
なお、本発明の各実施の形態では、突起電極の断面形状が台形で円錐形状を例に説明したが、これに限られない。例えば、図６（ａ）に示すように断面形状が長方形でも、図６（ｂ）に示すように断面形状が三角形でもよく、転写型の凹部から剥離できる形状であれば特に限定されず、同様の効果を有するものである。さらに、平面形状においても同様に、特に円形である必要はなく、転写型の凹部から剥離できる形状であれば特に限定されない。
以下、基板に作製した本発明の実施の形態に係る第１の導電体と第２の導電体の組み合わせが異なる突起電極および電子部品実装体について、実施例に基づいて具体的に説明する。
（実施例１）
実施例１においては、第１の導電体に、銀粒子の導電フィラーを主体とするエポキシ樹脂系の導電性樹脂を用い、第２の導電体に、Ｓｎ４２Ｂｉ５８のはんだを用いたものである。
まず、熱硬化性シリコーン樹脂からなる凹部が形成された転写型を用意する。
そして、転写型に形成される突起電極に対応する凹部は、例えば直径５０μｍ、高さ１００μｍの突起電極の形状がピッチ２００μｍで形成された金型にインプリント法を用いて形成した。形成条件は、金型に熱硬化性シリコーン樹脂を流し込み、硬化温度１５０℃、硬化時間３０分で転写型を形成した。
つぎに、転写型の凹部内で、少なくとも凹部表面までは到達せずに空間が形成される程度に、１３９℃の融点を有するＳｎ４２Ｂｉ５８のはんだペーストからなる第２の導電体を充填した。このとき、凹部内に充填される第２の導電体の量は、例えばスクリーン印刷のマスクのメッシュ径を調整することにより行った。そして、１００℃、１分で第２の導電体を乾燥させ、凹部に空間を形成した。
つぎに、凹部に形成された空間に、第２の導電体と同様な方法を用いて、１６０℃の硬化温度を有する銀粒子の導電フィラーを主体とするエポキシ樹脂系の導電性樹脂からなる第１の導電体を充填した。
つぎに、第１の導電体と第２の導電体で充填した転写型の凹部と基板の配線電極との位置合わせをした。
つぎに、基板の配線電極と転写型の凹部とを位置合わせした状態で、第１の導電体の硬化温度以上の温度１７０℃、５分間加熱した。これにより、第１の導電体が硬化するとともに、第２の導電体であるはんだペーストが一旦溶融し、温度の低下とともに、はんだを形成することにより突起電極が形成された。このとき、第１の導電体と第２の導電体の界面近傍には、導電性樹脂とはんだの混合領域が形成され、結合力が強化された。
そして、転写型を剥離することにより、基板の配線電極の上に凹部とほぼ同じ形状で均一な高さを有する突起電極が転写され形成された。
また、上記工程で基板の配線電極に形成された突起電極と半導体チップの端子電極を位置合わせし、第２の導電体であるはんだの融点以上の温度１４０℃で半導体チップなどを加熱し、はんだを再溶融させ、突起電極の第２の導電体と端子電極をはんだの融着により接続した。このとき、はんだは中央部にくびれを有する鼓状に形成された。これにより、接続の信頼性に優れた電子部品実装体が作製された。
（実施例２）
実施例２においては、第１の導電体に、銀粒子の導電フィラーを主体とするエポキシ樹脂系の導電性樹脂を用い、第２の導電体に、Ｓｎ−２０Ｉｎ−２．８Ａｇのはんだを用いたものである。
まず、熱硬化性シリコーン樹脂からなる凹部が形成された転写型を用意する。
そして、転写型に形成される突起電極に対応する凹部は、例えば直径３０μｍ、高さ５０μｍの突起電極の形状がピッチ１００μｍで形成された金型にインプリント法を用いて形成した。形成条件は、金型に熱硬化性シリコーン樹脂を流し込み、硬化温度１５０℃、硬化時間３０分で転写型を形成した。
つぎに、転写型の凹部内で、少なくとも凹部表面までは到達せずに空間が形成される程度に、１７９℃〜１８９℃の融点を有するＳｎ−２０Ｉｎ−２．８Ａｇのはんだペーストからなる第２の導電体を充填した。このとき、凹部内に充填される第２の導電体の量は、例えばスクリーン印刷のマスクのメッシュ径を調整することにより行った。そして、１４０℃、１分で第２の導電体を乾燥させ、凹部に空間を形成した。
つぎに、凹部に形成された空間に、第２の導電体と同様な方法を用いて、１６０℃の硬化温度を有する銀粒子の導電フィラーを主体とするエポキシ樹脂系の導電性樹脂からなる第１の導電体を充填した。
つぎに、第１の導電体と第２の導電体で充填した転写型の凹部と基板の配線電極との位置合わせをした。
つぎに、基板の配線電極と転写型の凹部とを位置合わせした状態で、第２の導電体の融点以上の温度１９０℃、３分間加熱した。これにより、融点よりも硬化温度の低い第１の導電体である導電性樹脂が硬化するとともに、第２の導電体であるはんだペーストが一旦溶融し、温度の低下とともにはんだを形成することにより突起電極が形成された。
その後、転写型を剥離することにより、基板の配線電極の上に凹部とほぼ同じ形状で均一な高さを有する突起電極が転写されて形成された。
また、上記工程で基板の配線電極に形成された突起電極と半導体チップの端子電極を位置合わせし、第２の導電体であるはんだの融点以上の温度１９０℃で半導体チップを加熱し、はんだを再溶融させ、突起電極の第２の導電体と端子電極をはんだの融着により接続した。このとき、第１の導電体である導電性樹脂は、突起電極の形成時に既に硬化しているため、軟化することがなく形状を保ったままであった。
これにより、接続の信頼性に優れた電子部品実装体が作製された。
（実施例３）
実施例３においては、第１の導電体に、銀粒子の導電フィラーを主体とする耐熱性エポキシ樹脂系の導電性樹脂を用い、第２の導電体に、２段硬化型の銀粒子の導電フィラーを主体とするポリイミド系の導電性樹脂を用いたものである。ここで、第２の導電体は、１８０℃近傍に、いわゆるＢステージと呼ばれる半硬化状態になる第１の硬化温度と、２９０℃近傍に、いわゆるＣステージと呼ばれる完全に硬化する第２の硬化温度の２段階の硬化温度を有するものである。
まず、熱硬化性シリコーン樹脂からなる凹部が形成された転写型を用意する。
そして、転写型に形成される突起電極に対応する凹部は、例えば直径１０μｍ、高さ２０μｍの突起電極の形状がピッチ５０μｍで形成された金型にインプリント法を用いて形成した。形成条件は、金型に熱硬化性シリコーン樹脂を流し込み、硬化温度１５０℃、硬化時間３０分で転写型を形成した。
つぎに、転写型の凹部内で、少なくとも凹部表面までは到達せずに空間が形成される程度に、２段硬化型の銀粒子の導電フィラーを主体とするポリイミド系の導電性樹脂からなる第２の導電体を充填した。このとき、凹部内に充填される第２の導電体の量は、例えばスクリーン印刷のマスクのメッシュ径を調整することにより行った。そして、１４０℃、１分で第２の導電体を乾燥させ、凹部に空間を形成した。
つぎに、凹部に形成された空間に、第２の導電体と同様な方法を用いて、１８０℃の硬化温度を有する銀粒子の導電フィラーを主体とする耐熱性エポキシ樹脂系の導電性樹脂からなる第１の導電体を充填した。
つぎに、第１の導電体と第２の導電体で充填した転写型の凹部と基板の配線電極との位置合わせをした。
つぎに、基板の配線電極と転写型の凹部とを位置合わせした状態で、第２の導電体のＢステージの硬化温度１９０℃、１０分間加熱した。これにより、第１の導電体である導電性樹脂が硬化するとともに、第２の導電体である導電性樹脂が半硬化状態からなる突起電極を形成した。
その後、転写型を剥離することにより、基板の配線電極の上に凹部とほぼ同じ形状で均一な高さを有する突起電極が転写されて形成された。
また、上記工程で基板の配線電極に形成された突起電極と高耐熱性の半導体チップの端子電極を位置合わせし、第２の導電体である導電性樹脂のＣステージの硬化温度である２９０℃で半導体チップを加熱し、導電性樹脂が軟化した状態で突起電極の第２の導電体と端子電極を溶融により接続し、最終的に硬化させた。このとき、第１の導電体である導電性樹脂は、突起電極の形成時に既に硬化しているため、軟化することがなく形状を保ったままであった。
これにより、接続の信頼性に優れた電子部品実装体が作製された。
本発明の電子部品接続用突起電極は、大規模集積化回路や撮像素子などに代表される大面積の半導体素子、またはそれらを搭載したパッケージなどを基板に実装する半導体実装分野において有用である。
（ａ）本発明の実施の形態１に係る突起電極を有する電子部品の平面図（ｂ）図１（ａ）のＡ−Ａ線断面図 本発明の実施の形態１に係る突起電極の製造方法を説明する工程断面図 （ａ）本発明の実施の形態２に係る突起電極を有する基板の平面図（ｂ）図３（ａ）のＡ−Ａ線断面図 本発明の実施の形態３に係る電子部品実装体の断面図 本発明の実施の形態３に係る電子部品実装体の製造方法を説明する工程断面図 本発明の実施の形態における突起電極の変形例を示す断面図 従来の突起電極を説明する断面図
符号の説明
１００ 電子部品
１１０ 端子電極
１２０ 突起電極
１３０ 第１の導電体
１４０ 第２の導電体
１５０ 転写型
１６０ 凹部
１７０ スキージ
１８０ 凹部表面
１９０ 空間
２００ 基板
２１０ 配線パターン
２２０ 配線電極
２３０ 鼓形状

Claims (2)

  1. 所定の突起電極の形状の凹部を備える熱硬化性シリコーン樹脂からなる転写型の前記凹部に、第２の導電体を少なくとも前記転写型の前記凹部表面までには到達しないように充填する工程と、
    第１の導電体を前記第２の導電体の上で前記転写型の前記凹部表面まで充填する工程と、電子部品の端子電極または基板の配線電極に対向して前記転写型の前記凹部を位置合わせして載置し、加熱する工程と、
    前記転写型を剥離する工程とを含むことを特徴とする電子部品接続用突起電極の製造方法。
  2. 所定の突起電極の形状の凹部を備える熱硬化性シリコーン樹脂からなる転写型の前記凹部に、第２の導電体を少なくとも前記転写型の前記凹部表面までには到達しないように充填する工程と、
    第１の導電体を前記第２の導電体の上で前記転写型の前記凹部表面まで充填する工程と、電子部品の端子電極または基板の配線電極に対向して前記転写型の前記凹部を位置合わせして載置し、加熱する工程と、
    前記転写型を剥離し、前記電子部品の前記端子電極または前記基板の前記配線電極上に前記突起電極を形成する工程と、
    前記基板の前記配線電極または前記電子部品の前記端子電極と前記電子部品の前記端子電極または前記基板の前記配線電極上に形成された前記突起電極とを接続する工程とを含むことを特徴とする電子部品実装体の製造方法。

JP2005117891A 2005-04-15 2005-04-15 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 Expired - Fee Related JP4729963B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005117891A JP4729963B2 (ja) 2005-04-15 2005-04-15 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US11/883,801 US8033016B2 (en) 2005-04-15 2006-04-14 Method for manufacturing an electrode and electrode component mounted body
CN2006800117409A CN101156238B (zh) 2005-04-15 2006-04-14 电子零件连接用突起电极与电子零件安装体的制造方法
PCT/JP2006/307916 WO2006112384A1 (ja) 2005-04-15 2006-04-14 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117891A JP4729963B2 (ja) 2005-04-15 2005-04-15 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2006302929A JP2006302929A (ja) 2006-11-02
JP4729963B2 true JP4729963B2 (ja) 2011-07-20

Family

ID=37470924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117891A Expired - Fee Related JP4729963B2 (ja) 2005-04-15 2005-04-15 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Country Status (2)

Country Link
JP (1) JP4729963B2 (ja)
CN (1) CN101156238B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052780A1 (ja) * 2013-10-08 2015-04-16 リンテック株式会社 電子部品実装体の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848941B2 (ja) * 2006-11-28 2011-12-28 パナソニック株式会社 電子部品実装構造体とその製造方法
KR101079946B1 (ko) 2006-11-28 2011-11-04 파나소닉 주식회사 전자 부품 실장 구조체와 그 제조 방법
JP2008227359A (ja) * 2007-03-15 2008-09-25 Fujitsu Ltd 半導体装置および半導体装置の製造方法
CN101965632B (zh) * 2008-10-27 2012-09-26 松下电器产业株式会社 半导体的安装结构体及其制造方法
JP5549190B2 (ja) * 2009-02-27 2014-07-16 豊田合成株式会社 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
JP5353608B2 (ja) * 2009-09-29 2013-11-27 凸版印刷株式会社 燃料電池用セパレータの製造方法
JP5838692B2 (ja) * 2011-09-27 2016-01-06 凸版印刷株式会社 Ｃｍｏｓ半導体装置の製造方法
US20180018051A1 (en) * 2015-02-27 2018-01-18 Fujikura Ltd. Wiring body, wiring board, and touch sensor
TWI666659B (zh) * 2015-10-19 2019-07-21 日商藤倉股份有限公司 配線體、配線基板、接觸感應器及配線體的製造方法
CN107689278A (zh) * 2017-08-25 2018-02-13 华南理工大学 一种La‑Fe‑Si基磁制冷复合材料及其制备方法
JP7148780B2 (ja) * 2017-09-29 2022-10-06 日亜化学工業株式会社 半導体装置の製造方法
JP7314515B2 (ja) * 2019-01-28 2023-07-26 株式会社レゾナック 電子部品装置を製造する方法
JP2020123635A (ja) * 2019-01-29 2020-08-13 Dic株式会社 半導体装置
CN110312414B (zh) * 2019-07-28 2021-01-29 南京视莱尔汽车电子有限公司 一种电子产品装配夹具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JPH01145826A (ja) * 1987-12-01 1989-06-07 Matsushita Electric Ind Co Ltd 電気的接続接点
JP2811741B2 (ja) * 1989-04-25 1998-10-15 日本電気株式会社 半導体装置の製造方法
JPH10163368A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH11214450A (ja) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
JP2002093842A (ja) * 2000-09-12 2002-03-29 Hitachi Ltd 半導体デバイスおよびその製造方法
JP2003258017A (ja) * 2002-03-06 2003-09-12 Nec Electronics Corp バンプ電極形成方法
JP2004228375A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp バンプの形成方法、デバイス、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052780A1 (ja) * 2013-10-08 2015-04-16 リンテック株式会社 電子部品実装体の製造方法
JPWO2015052780A1 (ja) * 2013-10-08 2017-03-09 リンテック株式会社 電子部品実装体の製造方法

Also Published As

Publication number Publication date
CN101156238B (zh) 2011-11-30
JP2006302929A (ja) 2006-11-02
CN101156238A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP4617978B2 (ja) 配線基板の製造方法
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP2012164965A (ja) 配線基板及びその製造方法
JP5052605B2 (ja) 半導体チップ
TWI452659B (zh) 電路板及其製作方法與封裝結構
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP4051570B2 (ja) 半導体装置の製造方法
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP5685807B2 (ja) 電子装置
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR20070062645A (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070417

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070514

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees