JP2008227359A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008227359A
JP2008227359A JP2007066570A JP2007066570A JP2008227359A JP 2008227359 A JP2008227359 A JP 2008227359A JP 2007066570 A JP2007066570 A JP 2007066570A JP 2007066570 A JP2007066570 A JP 2007066570A JP 2008227359 A JP2008227359 A JP 2008227359A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor chip
electrode
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007066570A
Other languages
English (en)
Inventor
Takeshi Ishizuka
剛 石塚
Mototoshi Nishizawa
元亨 西沢
Nobuhiro Imaizumi
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007066570A priority Critical patent/JP2008227359A/ja
Publication of JP2008227359A publication Critical patent/JP2008227359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップと該半導体チップが実装される基板との電気的な接続を良好とし、信頼性の高い半導体装置を提供する。
【解決手段】半導体チップと、前記半導体チップに設置された突起電極と、前記突起電極が電気的に接続される端子電極を備えた基板と、を有し、前記突起電極と前記端子電極の間には、金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、前記金属粒子よりも融点が低く、かつ、接している前記突起電極または接している前記端子電極の表面を構成する金属と合金を形成する低融点金属を含む第2の層と、が形成されていることを特徴とする半導体装置。
【選択図】 図1

Description

本発明は、半導体チップが基板に実装されてなる半導体装置、および当該半導体装置の製造方法に関する。
近年のコンピュータシステムに用いられる配線基板は、実装される半導体素子(半導体チップ)の高密度化や配線の微細化(多ピン化)に対応することが要求されている。このため、配線基板を高密度化することや、配線基板の配線の微細化が必要になってきており、半導体チップを配線基板に実装するための様々な方法・構造が提案されていた(例えば特許文献1〜特許文献3参照)。
上記の半導体チップの高密度化や配線の微細化に対応するために、従来のICパッケージを用いた実装方法に換わって、半導体チップを配線基板に直接実装するフリップチップ実装(フリップチップ接合)が普及してきている。例えばフリップチップ実装においては、半導体チップに設置された電極(突起電極)と、配線基板に設置された電極(端子電極)とを接合することで、半導体チップがフェースダウンで配線基板に実質的に直接接合される。
また、上記のフリップチップ実装では、半導体チップの突起電極と配線基板の端子電極とを接続するために、半導体チップと配線基板との間の接着剤を硬化させると同時に、半導体チップ(配線基板)に高荷重を印加し、半導体チップの突起電極を押し潰すことによって基板の端子電極と電気的に接続する圧接方式が用いられることが一般的である。上記の圧接方式では、接着剤を硬化させるときの収縮力と、突起電極及び端子電極を押し潰したときの反発力とを利用して突起電極と端子電極の電気的な接続を得ている。
しかし近年、半導体チップの高性能化に伴って、設置される突起電極のピッチが狭小化しており、これにより突起電極のサイズも小さくなる傾向にある。したがって、接合時に高荷重を必要とする圧接方式では、狭ピッチ用の小さな突起電極を潰すことにより、例えば隣接する電極が接触して電気的に短絡してしまう懸念が生じてしまう。また、基板が反って電気的接続領域以外の領域において半導体チップと基板の間のクリアランスが狭くなり、パーティクル等が挟み込まれて半導体チップの回路が破損するという問題が生じる場合もある。
例えば、接合時の荷重を小さくして半導体チップと配線基板のクリアランスを確保しようとすると、一方で、半導体チップの突起電極と基板の端子電極とを押し潰したときの反発力が不足し、電気的な接続の確実性が低下するという問題が生じてしまう。このように、突起電極が狭ピッチに形成された高集積化・高密度化された半導体チップの実装の信頼性を向上させることは困難になっていた。
また、半導体チップが基板に実装されてなる半導体装置においては、半導体装置を構成する材料の熱膨張率の違いにより、半導体チップと配線基板の接合部が破損してしまう場合があった。
例えば、半導体チップと基板を接合する場合には、半導体チップと配線基板を昇温・降温する工程がある。また、半導体装置を稼働させる場合には、半導体チップの発熱によって、半導体チップとともに実装される基板の温度が上昇する場合もある。このように、半導体チップや基板が昇温・降温を繰り返すと、半導体チップ,基板,接着剤等の熱膨張率係数の差によって、半導体チップと配線基板の接合部が離れて断線する懸念が生じてしまう。
上記の熱膨張率係数の差に起因する断線の対策として、接合部に弾性率の低い、例えば金属粒子とバインダ樹脂から構成された導電性接着剤を適用する方法が提案されている(例えば特許文献4〜特許文献6参照)。
上記の特許文献4〜特許文献6に係る方法では、半導体チップの突起電極(端子)と,基板側の端子電極とを導電性接着剤により接合するものである。しかし、この方法では,半導体チップ(突起電極)と基板(端子電極)との密着力が弱くなってしまうという問題がある。すなわち、導電性接着剤を用いた場合には、熱膨張率の差に起因する応力を緩和する効果を奏するものの、接着力が溶融による接合などに比べて弱く、電気的な接続の信頼性が低くなってしまう懸念があった。
上記の半導体チップと基板との密着力を良好とするために、例えば、半導体チップと基板とを接着する導電性接着剤中の金属粒子と、半導体チップの電極(端子)または基板の電極を合金化する方法が提案されていた(例えば特許文献7参照)。
特開昭53−79462号公報 特開2001−298049号公報 特開2005−158785号公報 特開平10−256304号公報 特開平9−246321号公報 特開2006−32412号公報 特開2002−271005号公報
しかし、上記の特許文献7(特開2002―271005号公報)に係る方法では、安定して合金化層を形成することが難しい問題があった。例えば、上記の金属粒子と電極の合金化にあたっては、接合時に荷重を加える,または超音波を加えられることで金属粒子と電極の合金化が図られている。
しかし、導電性接着剤に荷重や超音波を加えた場合であっても、バインダ中に拡散した金属粒子を安定に、かつ、均一に合金化することは困難であり、合金化が不十分となって半導体チップと基板との電気的な接合の信頼性を確保することは困難となっていた。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置と、半導体装置の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、半導体チップと該半導体チップが実装される基板との電気的な接続を良好とし、信頼性の高い半導体装置を提供することである。
本発明の第1の観点では、上記の課題を、半導体チップと、前記半導体チップに設置された突起電極と、前記突起電極が電気的に接続される端子電極を備えた基板と、を有し、前記突起電極と前記端子電極の間には、金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、前記金属粒子よりも融点が低く、かつ、接している前記突起電極または接している前記端子電極の表面を構成する金属と合金を形成する低融点金属を含む第2の層と、が形成されていることを特徴とする半導体装置により、解決する。
また、本発明の第2の観点では、上記の課題を、半導体チップに形成された突起電極と、基板に形成された端子電極とを電気的に接続して、前記基板に前記半導体チップを実装する半導体装置の製造方法であって、金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、低融点金属を含む第2の層とを、前記突起電極と前記端子電極の間に挟持して加熱することで、該低融点金属と、該低融点金属が接する前記突起電極または前記端子電極の表面を構成する金属との合金を形成する合金形成工程を有することを特徴とする半導体装置の製造方法により、解決する。
本発明によれば、半導体チップと該半導体チップが実装される基板との電気的な接続を良好とし、信頼性の高い半導体装置を提供することが可能となる。
本発明の概略について、まず、図1を用いて説明する。図1は、配線基板に半導体チップが実装されてなる、本発明による半導体装置の断面構造の一部を模式的に示した拡大図である。図1を参照するに、本図に示す半導体装置の概略は、配線基板(配線基板を構成する絶縁層)11上に、半導体チップ(LSIチップ)21が実装されてなる構造となっている。また、配線基板11には、端子電極(電極パッド)12が設置されている。端子電極12は、例えば、Cu上に、Niよりなる層とAuよりなる層が順に積層されて構成される。すなわち、端子電極12の最表面は、Auにより構成されている。
また、半導体チップ21のデバイス形成面(配線基板11に対向する面)には、突起電極(バンプ)22が設置されている。例えば、突起電極22は、Auよりなるボンディングワイヤにより、形成される。
上記の半導体装置では、端子電極12と突起電極22とが、端子電極12と突起電極22の間に形成された、第1の層13と第2の層23を介して電気的に接続されていることが特徴である。
端子電極12に接するように形成されている第1の層13は、金属粒子と樹脂材料を含む導電性の接着剤よりなる。例えば、第1の層13は、AgまたはAu等の金属粒子が、バインダ樹脂中に分散して構成されている。上記の第1の層13が、半導体チップ21と配線基板11の間に形成されていることで、例えば半導体チップ21と配線基板11が加熱された場合の熱膨張率係数の差による応力が緩和され、半導体チップ21と配線基板11の接合部の破断が抑制される効果を奏する。
また、第2の層23は、第1の層13に含まれる金属粒子よりも融点が低く、かつ、接している突起電極22の表面を構成する金属(例えばAu)と合金を形成する低融点金属を含むように構成されていることが特徴である。
例えば、第2の層13は、Snを含むように構成されている。Snは、融点が240℃以下であり、フリップチップ接合にあたって加熱された場合に容易に溶融して、突起電極22の表面を構成するAuとの合金組成物を構成する。すなわち、第2の層13は、SnとAuの合金組成物を含むように構成されることになる。
このため、フリップチップ接合にあたって、半導体チップ21と配線基板11との電気的な接合とともに物理的な接合の信頼性が良好となり、良好な密着性を確保することが可能になる。すなわち、上記の半導体装置では、熱履歴が生じた場合の、半導体チップと配線基板の間の熱膨張率係数の差による応力を緩和しながら、かつ、半導体チップと配線基板の電気的、物理的な接合の信頼性を良好とする構造となっている。
例えば、上記の低融点金属は、融点が240℃以下であることが好ましい。例えば、上記の低融点金属は、SnまたはInよりなる。また、第1の層は、SnまたはInを含む合金材料を含むように構成してもよい。例えば、上記の低融点金属は、一般的に半田とよばれるSnを含む合金材料(SnPb,SnAg,SnAgCuなど)であってもよい。
また、第1の層13を構成する導電性接着剤に用いられるバインダ樹脂としては,エポキシ組成物,アクリル組成物,ビニル組成物,末端に水酸基を有する組成物等の熱硬化性組成物,溶剤に可溶な樹脂組成物または上記の混合物を用いることができる。
例えば、エポキシ組成物は,エポキシ主剤と,エポキシ硬化剤を必須成分とし,さらに界面活性剤や溶剤が添加されても良い。
エポキシ主剤としては,芳香族系エポキシ,線状脂肪族エポキシ,脂環式エポキシまたはこれらの混合物を用いることができる。例えば,芳香族系エポキシは,ビスフェノールF型エポキシ,ビスフェノールA型エポキシ,ナフタレン型エポキシ,ノボラック型エポキシまたはこれらの混合物,線状脂肪族エポキシは,ポリエチレングリコールジグリシジルエーテル,ポリプロピレングリコールジグリシジルエーテル,トリメチロールプロパントリグリシジルエーテル,グリセリントリグリシジルエーテルまたはこれらの混合物,脂環式エポキシは,3,4−エポキシシクロヘキシルメチルカルボキシレート,3,4−エポキシ−6−メチルシクロヘキシルメチルカルボキシレート等がある。
エポキシ硬化剤としては,ポリアミン,酸無水物,イミダゾール化合物があり,ポリアミンとしては,例えば、イソホロンジアミン、N−アミノエチルピペラジン、3,9−ビス(3−アミノプロピル)−2,4,8,10−テトラオキシスピロ−(5,5)−ウンデカンアダクト、ビス(4−アミノ−3−メチルシクロヘキシル)メタン、m−キシレンジアミン、ジアミノジフェニルメタン、m−フェニレンジアミン、ジアミノジフェニルスルホン、メンセンジアミン、ジエチレントリアミン、トリエチレンテトラミン、テトラエチレンペンタミン,変性脂肪族ポリアミンQ604,Q636(三井化学),ポリアミドアミン Q651(三井化学)等が,酸無水物としては,ヘキサヒドロ無水フタル酸,メチルテトラヒドロ無水フタル酸,メチルヘキサヒドロ無水フタル酸,無水メチルナジック酸,無水ピロメリット酸,エチレングリコールビス(アンヒドロトリメート),4−メチルヘキサヒドロ無水フタル酸,リカシッドTMTA,リカシッドMT−500,リカシッドHF−24B,リカシッドHF−04(新日本理化),エピキュアYH306,エピキュアYH307(油化シェルエポキシ)等が,イミダゾール化合物としては,2−メチルイミダゾール,2−ウンデシルイミダゾール,2−ヘプタデシルイミダゾール,1,2−ジメチルイミダゾール,2−エチル−4−メチルイミダゾール,2−フェニルイミダゾール,1−ベンジル−2−フェニルイミダゾール,1−ベンジル−2−メチルイミダゾール,1−シアノエチルイミダゾール,2,4−ジアミノ−6−(2'−メチルイミダゾリル−(1'))−エチル−s−トリアジン,2,4−ジアミノ−6−(2'−ウンデシルイミダゾリル)−エチル−s−トリアジン,2,4−ジアミノ−6−(2'−エチル−4−メチルイミダゾリル−(1'))−エチル−s−トリアジン,2,4−ジアミノ−6−(2'−メチルイミダゾリル−(1'))−エチル−s−トリアジン・イソシアヌル酸付加物等がある。
界面活性剤としては,シラン系カップリング剤,チタネート系カップリング剤,シリコーン系カップリング剤を使用でき,例えば,シラン系カップリング剤としては,ビニルトリエトキシシラン,ビニルトリメトキシシラン,メタクリロキシプロピルトリメトキシシラン,グリシドキシプロピルトリメトキシシラン,アミノプロピルトリエトキシシラン,フェニルアミノプロピルトリメトキシシラン,メルカプトプロピルトリメトキシシラン等がある。チタネート系カップリング剤としては,KRTTS(味の素ファインテクノ),KR44(味の素ファインテクノ),KR9SA(味の素ファインテクノ)等がある。溶剤しては,シクロヘキサノン,トルエン,キシレン,DBE等がある。溶剤に可溶な樹脂組成物は,ナイロン,ナイロン66,ポリオキシエチレン等がある。
また、また、第1の層13に含まれる金属粒子は、第2の層23を構成する低融点金属よりも融点が高いことが好ましく、例えば、当該金属粒子の融点は300℃以上であることが好ましい。当該金属粒子を構成する金属としては、例えば、Ag,Au,Pt,Ni,Cu等を用いることができる。また、当該金属粒子の平均粒子径は、1μm以下であることが好ましい。
上記の半導体装置を形成する場合には、例えば、まず、端子電極12の少なくとも一部を覆うように第1の層13を、突起電極22の少なくとも一部を覆うように第2の層23をそれぞれ形成する。次に、第1の層13(端子電極12)と第2の層23(突起電極22)が対応するように半導体チップ21を配線基板11上に設置し、押圧・加熱してフリップチップ接合すればよい(第1の方法)。
また、端子電極12上に、順に第1の層13,第2の層23を積層してからフリップチップ接合してもよい(第2の方法)。
次に、上記の半導体装置の製造方法と、形成される半導体装置の構造の具体的な例について、上記の第1の方法、第2の方法の順で説明する。
図2A〜図2Eは、本発明の実施例1による半導体装置の製造方法を、手順を追って示す図である。ただし、以下の図中、先に説明した部分には同一の符号を付し、説明を省略する場合がある(以下の実施例、図についても同様)。
まず、図2Aに示す工程において、公知の方法により、配線基板100を形成した。配線基板100の概略は、プリプレグ材料よりなるコア基板101に、絶縁層と導電パターンが形成されてなる構造を有している。
コア基板101の、半導体チップが実装される側(上側)には、例えばCuよりなる導電パターン(パターン配線)102Aが形成され、導電パターン102Aを覆うように、例えばエポキシ系の樹脂材料よりなる絶縁層103Aが形成されている。また、絶縁層103Aの少なくとも一部を覆うように、エポキシ系の樹脂材料を主成分とするソルダーレジストよりなる絶縁層104Aが形成されている。絶縁層104Aの開口部104aからは、絶縁層103A上に形成された、半導体チップが実装されるための端子電極(電極パッド)105Aが露出している。
同様に、コア基板101の半導体チップが実装される側の反対側(下側)には、例えばCuよりなる導電パターン(パターン配線)102Bが形成され、導電パターン102Bを覆うように、例えばエポキシ系の樹脂材料よりなる絶縁層103Bが形成されている。また、絶縁層103Bの少なくとも一部を覆うように、エポキシ系の樹脂材料を主成分とするソルダーレジストよりなる絶縁層104Bが形成されている。絶縁層104Bの開口部104bからは、絶縁層103B上に形成された端子電極(電極パッド)105Aが露出している。
次に、図2Bに示す工程において、導電性接着剤よりなる第1の層106を、端子電極105A上に転写した。転写直後の導電性接着剤は未硬化の状態である。上記の導電性接着剤は、平均粒子径が100nmのAu粒子を、低応力エポキシ主剤(EP−400S,(株)ADEKA社製)、エポキシ硬化剤(HX3921,旭化成社製)とともに,溶剤(エチレングリコールモノメチルエーテルアセテート)に溶解し、作製した。さらに、さらに、端子電極105A上に転写された第1の層106(導電性接着剤)を、150℃、1時間加熱することにより、硬化させた。
また、導電性接着剤の転写方法や、転写に用いる治具(転写板)については図5以下で後述する。
次に、図2C〜図2Dに示す工程において、以下の処理を行った。まず、突起電極202の先端に、第2の層203を形成した。上記の第2の層203は、金属粒子含有ペーストを突起電極202の先端に転写することで形成した。上記の金属粒子含有ペーストは、平均粒子径50nmのSn粒子を溶剤(エチレングリコールモノメチルエーテルアセテート)に溶解して形成した。
また、半導体チップ201に設置された突起状電極202は、例えば、1個の大きさが8.5×8.5nmであり、個数が680個、設置の間隔が50μmであった。また、突起電極202の先端は平坦化処理されており、先端の平坦部の径は平均12μmであった。さらに、突起電極202上に転写された第2の層203(金属粒子含有ペースト)を、150℃で30分間加熱することにより、ペーストの溶剤を除去した。
次に、フリップチップボンダ(FCB−2、パナソニックFSエンジニアリング製)を用いて、半導体チップ201を配線基板(BTレジン製、厚さ0.35mm)100上に設置した。この場合、半導体チップの突起電極202の先端の第2の層203と、配線基板100の端子電極105Aの先端の第1の層106とが対応するように位置合わせを行った。
さらに、上記の第1の層106と第2の層203が、端子電極105Aと突起電極202との間に挟持された状態で、加熱温度230℃以上300℃以下(この場合240℃)、荷重2.7kgの条件で、10秒間の接合処理を行った。ここで、第2の層203を構成するSnと、突起電極202を構成するAuとの合金が形成される。また、この場合、第2の層203を構成するSnと、第1の層106に含まれる金属粒子との合金が形成されるように、金属粒子の材料が選択されるとさらに好ましい。
次に、図2Eに示す工程において、半導体チップ201と配線基板100との間隙に、封止用の合成樹脂である封止樹脂(U8443、ナミックス製)107を、60℃に加熱したホットプレート上で注入し、注入した封止樹脂107を150℃で2時間硬化させた。このようにして、図2Eに示す半導体装置300を製造した。
上記の製造方法によれば、第2の層203を構成する低融点金属(Sn)と、突起電極202との間に合金組成物が形成されるため、突起電極202と端子電極105Aの密着力と電気的な接続の信頼性が良好となる効果を奏する。また、導電性接着剤よりなる第1の層106が、半導体チップ201と配線基板100との間の熱膨張率係数の差による応力を緩和し、接合部の破断の発生を抑制し、半導体チップの実装の信頼性を良好としている。
また、図3A〜図3Bは、本発明の実施例2による半導体装置の製造方法を、手順を追って示す図である。本実施例による場合、まず、実施例1の図2A〜図2Bに相当する工程を実施した。
次に、図3Aに示す工程において、端子電極106上に転写された第1の層106上に、さらに、第2の層203を転写した。この場合、第2層203の転写は、第1の層106の転写と同様にして行うことができる。
次に、突起電極202上に転写された第2の層203(金属粒子含有ペースト)を、150℃、で30分間加熱することにより、ペーストの溶剤を除去した。
次に、図3Bに示す工程において、実施例1の図2C〜図2Dに示す工程と同様にして、フリップチップボンダ(FCB−2、パナソニックFSエンジニアリング製)を用いて、半導体チップ201を配線基板(BTレジン製、厚さ0.35mm)100上に設置した。この場合、半導体チップの突起電極202の先端と、配線基板100の端子電極105Aの先端の第2の層203とが対応するように位置合わせを行った。
さらに、上記の第1の層106と第2の層203が、端子電極105Aと突起電極202との間に挟持された状態で、加熱温度240℃、荷重2.7kgの条件で、10秒間の接合処理を行った。ここで、第2の層203を構成するSnと、突起電極202を構成するAuとの合金が形成される。また、この場合、第2層203を構成するSnと、第1の層106に含まれる金属粒子との合金が形成されるように、金属粒子の材料が選択されるとさらに好ましい。
後は、実施例1の図2Eに示した工程と同様にして、半導体装置を形成した。
また、図4A〜図4Cは、本発明の実施例3による半導体装置の製造方法を手順を追って示した図である。本実施例による場合、まず、実施例1の図2A〜図2Bに相当する工程を実施した。
次に、図4Aに示す工程において、配線基板100上に塗布機(FAD320s,武蔵エンジニアリング製)を用いて封止樹脂(UFR107,ナガセケムテックス製)107を塗布(滴下)した。
次に、図4B〜図4Cに示す工程において、フリップチップボンダ(FCB−2、パナソニックFSエンジニアリング製)を用いて、半導体チップ201を配線基板(BTレジン製、厚さ0.35mm)100上に設置した。この場合、半導体チップの突起電極202の先端の第2の層203と、配線基板100の端子電極105Aの先端の第1の層106とが対応するように位置合わせを行った。
さらに、上記の第1の層106と第2の層203が、端子電極105Aと突起電極202との間に挟持された状態で、加熱温度235℃、荷重2.7kgの条件で、10秒間の接合処理を行った。次いで、オーブンで150℃で2時間加熱することで、封止樹脂107を硬化させ、半導体装置300を製造した。
本実施例によれば、半導体チップをマウントする前に基板上に封止樹脂を塗布しており、半導体チップと基板との間に封止樹脂を形成することが容易となっている。このような手順は、半導体チップと基板の実質的な接合を行う前に予め第1の層(導電性接着剤)106を加熱処理して硬化させおり、第1の層106が封止樹脂の塗布によって流動することがないため、可能になっている。
次に、配線基板100の端子電極105Aに、第1の層106(第2の層203)を転写する方法について具体的に説明する。
図5(A)は、先に説明した配線基板100模式的に示した平面図であり、図5(B)はそのB−B'断面図である。但し、断面図では、絶縁層103A,端子電極105A,絶縁層104A以外の構造は図示を省略している。なお、図2A〜図2E,図3A〜図3C,図4A〜図4Bでは、図5(A)のA−A'断面に相当する断面を例にとって説明している。なお、端子電極105Aの配列は模式的に示したものであり、個数(配列数)は、必ずしも実際の個数と一致する物ではない。また、図2A〜図2E,図3A〜図3C,図4A〜図4Bにおいては、図示の便宜上、端子電極105Aは2個のみ表記している。
図5(A),(B)を参照するに、絶縁層(ソルダーレジスト層)104Aの開口部104aは、配線基板100の四辺に対応して周縁部に四角形に形成され、端子電極105Aは、開口部104aから露出するように四辺の周縁部に対応して形成されている(ペリフェラル状の配置)。
上記の端子電極105Aに、例えば導電性接着剤を転写して第1の層106を形成する場合、導電性接着剤を転写するための凸部を有する転写板を用いると、転写が容易となる。
図6(A)は、上記の転写に用いる転写板400の平面図を示す図であり、図6(B)はそのC−C'断面図である。図6(A),(B)を参照するに、本図に示す転写板400は、平板状の転写板本体401と、転写板本体401に設置された凸部402より構成されている。上記の凸部402は、露出する端子電極105Aに対応して四角形に形成されている。
上記の転写板を用いた導電性接着剤の転写は、以下の図7A〜図7Dに示すようにして行うことができる。以下に示す方法は、実施例1の図2Bに示した工程に対応している。
まず、図7A〜図7Bに示す工程において、以下の処理を行った。平均粒子径が100nmのAu粒子を、低応力エポキシ主剤(EP−4000S,(株)ADEKA社製),エポキシ硬化剤(HX3921,旭化成社製)とともに,溶剤(エチレングリコールモノメチルエーテルアセテート)に溶解し,導電性接着剤を作製した。さらに上記の導電性接着剤を転写ステージ403上に展開した。転写ステージ403には,スキージ(図示せず)が取り付けられており,転写ステージ403とスキージのギャップにより、導電性接着材403Aの厚さを制御できる。次に、転写板400を、転写ステージ403上の導電性接着剤403Aに押し当て,転写板400の凸部402に転写した。
次に、図7C〜図7D示す工程において、転写した導電性接着剤403Aを配線基板の端子電極105Aに押し当てることで、端子電極105A上に導電性接着剤を転写し、第1の層106を形成した。
また、導電性接着剤と同様にして、金属粒子含有ペーストを転写することも可能であり、端子電極105A上に、導電性接着剤と金属粒子含有ペーストを積層することも可能である。
次に、従来の製造方法による半導体装置を2種類製造し、上記の実施例1〜3による半導体装置の特性を比較した。
従来の半導体装置は、実施例1による半導体装置の製造方法において、第1の層106と第2の層203とを省略した構造とした。この場合、実施例3の場合と同様に、配線基板に封止樹脂を塗布(滴下)した後で半導体チップを設置し、荷重をかけるとともに封止樹脂の硬化を行う圧接方式を用いた(以下当該半導体装置を比較例1と表記する)。比較例1の接合にあたっては、加熱温度200℃,荷重2.7kgの条件で10秒間の接合を行った後、オーブンを用いて150℃で2時間、封止樹脂を硬化させた。また、比較例1と同様にして、接合時の荷重を8kgとして半導体装置を形成した(以下当該半導体装置を比較例2と表記する)。
次に、上記の比較例1,2と、実施例1,2,3による半導体装置の評価試験の内容と結果について説明する。
まず、接合信頼性の評価として、接合信頼性試験項目である吸湿−リフロー性評価を模擬的に行う模擬吸湿リフロー試験を実施した。模擬吸湿−リフローの評価方法は、実装後の各サンプルを温度85℃、湿度85%、時間12時間で吸湿させた後、リフロー工程の最大温度である250℃に維持したホットプレート上で2分間放置した。調査方法は、実装後及び模擬吸湿−リフロー後の電気的導通の変化を測定した。合否判定は、導通抵抗の上昇率が5%以下とした。実施例1,2,3,比較例1,2のそれぞれについて、50サンプルずつ、この接合信頼性の評価を行った。この結果、実施例1〜実施例3に関しては、すべてのサンプルで導通抵抗の上昇率が5%以下であり、良好な接合信頼性が得られた。これに対して、比較例1に関しては、50サンプル中28サンプルが不良となり、比較例2に関しては、50サンプル中3サンプルが不良となった。
さらに、上記の各サンプルについて断面研磨し、SEMを用いて観察した結果、LSIチップと基板とのクリアランスは、実施例1の場合に14μm、実施例2の場合に14μm、実施例3の場合に16μmであった。これに対し,比較例1の場合は13μm、比較例2の場合には4μmであった。半導体チップと基板とのクリアランスが小さい場合,基板とチップの間に異物が存在した時に回路不良や封止樹脂の剥離をもたらす原因となる。このため、半導体チップと基板とのクリアランスは,大きいことが望ましく、存在する可能性が予想される異物の径よりも大きいことが望ましい。
上記の実施例1〜実施例3の場合には、特に比較例2に比べて半導体チップと基板とのクリアランスが大きく、構成される半導体装置の信頼性が良好であることが確認された。
また、フリップチップ接合にあたって、第1の層(導電性接着剤)に相当する層と、第2の層(低融点金属を含む層)に相当する層の位置関係が、上記の実施例1〜実施例3の場合と逆になってもよい。すなわち、第1の層が半導体チップの突起電極に接するように、第2の層が配線基板の端子電極に接するように半導体装置を構成してもよい。この場合、例えば、突起電極にまず第2の層を形成した上でさらに該第2の層上に第1の層を積層し、第2の層と第1の層が積層された突起電極を有する半導体チップを配線基板に実装すればよい。
図8は、実施例6による半導体装置の概略を示す図である。但し、特に説明しない部分は、図1に示す構造と同様である。図8を参照するに、本図に示す半導体装置においては、突起電極22に接するように第1の層13が、端子電極12に接するように第2の層23が形成されていることが特徴である。
上記の構造においても、図1に示した半導体装置(実施例1〜実施例3に示した半導体装置)と同様の効果を奏する。すなわち、上記の第1の層13が、半導体チップ21と配線基板11の間に形成されていることで、例えば半導体チップ21と配線基板11が加熱された場合の熱膨張率係数の差による応力が緩和され、半導体チップ21と配線基板11の接合部の破断が抑制される効果を奏する。
また、第2の層23は、第1の層13に含まれる金属粒子よりも融点が低く、かつ、接している端子電極12の表面を構成する金属(例えばAu)と合金を形成する低融点金属を含むように構成されている。
例えば、第2の層13に含まれるSnは、接合にあたって加熱された場合に容易に溶融して、端子電極12の表面を構成するAuとの合金組成物を構成する。すなわち、第2の層13は、SnとAuの合金組成物を含むように構成されることになる。
このため、フリップチップ接合にあたって、半導体チップ21と配線基板11との電気的な接合とともに物理的な接合の信頼性が良好となり、良好な密着性を確保することが可能になる。すなわち、上記の半導体装置では、熱履歴が生じた場合の、半導体チップと配線基板の間の熱膨張率係数の差による応力を緩和しながら、かつ、半導体チップと配線基板の電気的、物理的な接合の信頼性を良好とする構造となっている。
図9A〜図9Eは、上記の半導体装置の製造方法を、手順を追って示す図である。まず、図9Aに示す工程において、半導体チップ201に設置された突起電極202の先端に導電性接着剤を転写して、第1の層106を形成した。
例えば、上記の転写は以下のようにして行った。まず、平均粒子径が100nmのAg粒子をエポキシ樹脂に分散させてなる導電性接着剤を、転写ステージ(図示せず)に厚みが10μmとなるようにコーティングした。次に、1辺が8.5mmの矩形状であって、50μm間隔で680個の突起電極202(高さ30μm)が形成された半導体チップ202を、4.9Nの荷重で転写ステージ上に押しつけ、突起電極202に導電性接着剤を転写して、第1の層106を形成した。さらに、転写後の半導体チップ201を、電気炉を用いて,窒素雰囲気中で、200℃で30分間加熱し、導電性接着剤の焼成を行い,樹脂成分を硬化させた。
次に、図9Bに示す工程において、平均粒子径が100nmのSn粒子をエポキシ樹脂に分散させてなる金属粒子含有ペーストを、転写ステージ(図死せず)に厚みが5μmとなるようコーティングした。ここで、半導体チップ201を、4.9Nの荷重で当該接合材料がコーティングされた転写ステージに押し付け、第1の層106が形成された突起電極202の先端に金属粒子含有ペーストを転写し、第2の層203を形成した。
次に、図9C〜図9Dに示す工程において、以下の処理を行った。まず、フリップチップボンダ(FCB−2、パナソニックFSエンジニアリング製)を用いて、半導体チップ201を配線基板(BTレジン製、厚さ0.35mm)100上に設置した。この場合、半導体チップの突起電極202の先端の第2の層203と、配線基板100の端子電極105Aとが対応するように位置合わせを行った。
さらに、上記の第1の層106と第2の層203が、端子電極105Aと突起電極202との間に挟持された状態で、加熱温度235℃、荷重13.7Nの条件で、10秒間の接合処理を行った。ここで、第2の層203を構成するSnと、端子電極105Aの表面を構成するAuとの合金が形成される。また、この場合、第2層203を構成するSnと、第1の層106に含まれる金属粒子との合金が形成されるように、金属粒子の材料が選択されるとさらに好ましい。
次に、図9Eに示す工程において、半導体チップ201と配線基板100との間隙に、封止用の合成樹脂である封止樹脂(U8443、ナミックス製)107を、60℃に加熱したホットプレート上で注入し、注入した封止樹脂107を150℃で2時間硬化させた。このようにして、図9Eに示す半導体装置300Aを製造した。
上記の製造方法によれば、第2の層203を構成する低融点金属(Sn)と、端子電極105Aとの間に合金組成物が形成されるため、突起電極202と端子電極105Aの密着力と電気的な接続の信頼性が良好となる効果を奏する。また、導電性接着剤よりなる第1の層106が、半導体チップ201と配線基板100との間の熱膨張率係数の差による応力を緩和し、接合部の破断の発生を抑制し、半導体チップの実装の信頼性を良好としている。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
(付記1)
半導体チップと、
前記半導体チップに設置された突起電極と、
前記突起電極が電気的に接続される端子電極を備えた基板と、を有し、
前記突起電極と前記端子電極の間には、
金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、
前記金属粒子よりも融点が低く、かつ、接している前記突起電極または接している前記端子電極の表面を構成する金属と合金を形成する低融点金属を含む第2の層と、が形成されていることを特徴とする半導体装置。
(付記2)
前記低融点金属の融点は240℃以下であることを特徴とする付記1記載の半導体装置。
(付記3)
前記金属粒子は、平均粒子径が1μm以下であることを特徴とする付記1または2記載の半導体装置。
(付記4)
前記金属粒子の融点は300℃以上であることを特徴とする付記1乃至3のいずれか1項記載の半導体装置。
(付記5)
前記低融点金属は、Sn,Inまたは当該金属を含む合金または合金組成物であることを特徴とする付記1乃至4のいずれか1項記載の半導体装置。
(付記6)
前記第2の層は、前記低融点金属と、前記突起電極または前記端子電極の表面を構成する金属との合金を含むことを特徴とする付記1乃至5のいずれか1項記載の半導体装置。
(付記7)
前記合金は、前記低融点金属であるSnと、前記突起電極または前記端子電極の表面を構成するAuを含むことを特徴とする付記6記載の半導体装置。
(付記8)
半導体チップに形成された突起電極と、基板に形成された端子電極とを電気的に接続して、前記基板に前記半導体チップを実装する半導体装置の製造方法であって、
金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、低融点金属を含む第2の層とを、前記突起電極と前記端子電極の間に挟持して加熱することで、該低融点金属と、該低融点金属が接する前記突起電極または前記端子電極の表面を構成する金属との合金を形成する合金形成工程を有することを特徴とする半導体装置の製造方法。
(付記9)
前記低融点金属の融点は、前記金属粒子の融点よりも低いことを特徴とする付記8記載の半導体装置の製造方法。
(付記10)
前記合金形成工程では、前記第2の層が230℃以上に加熱されることで前記低融点金属が溶融されて前記合金が形成されることを特徴とする付記8または9記載の半導体装置の製造方法。
(付記11)
前記合金形成工程では、前記第2の層が230℃以上300℃以下に加熱されることを特徴とする付記10記載の半導体装置の製造方法。
(付記12)
前記第1または第2の層を前記端子電極に形成する工程と、
前記第2または第1の層を前記突起電極に形成する工程と、
前記第1の層と前記第2の層が対応するように前記半導体チップを前記基板上に設置する工程と、を有することを特徴とする付記8乃至11のいずれか1項記載の半導体装置の製造方法。
(付記13)
前記第1の層を前記端子電極または前記突起電極に形成する工程と、
前記第2の層を前記第1の層上に積層する工程と、
前記第2の層と、前記突起電極または前記端子電極が対応するように前記半導体チップを前記基板上に設置する工程と、を有することを特徴とする付記8乃至11のいずれか1項記載の半導体装置の製造方法。
(付記14)
前記第1または第2の層を前記端子電極に形成する工程は、
前記第1の層を構成する前記導電性接着剤を、凸部を有する転写板の該凸部に転写する工程と、
前記凸部を前記端子電極に押圧して前記導電性接着剤を該端子電極に転写する工程と、を有することを特徴とする付記12記載の半導体装置の製造方法。
(付記15)
前記第1の層を前記端子電極に形成する工程は、
前記金属粒子と熱硬化性の樹脂よりなる未硬化層を前記端子電極上に形成する工程と、
前記未硬化層を加熱により硬化させて前記第1の層を形成する工程と、を有することを特徴とする付記12または13記載の半導体装置の製造方法。
(付記16)
前記未硬化層を加熱により硬化させて前記第1の層を形成する工程の後で、硬化性の樹脂材料を前記基板上に塗布する工程をさらに設け、前記半導体チップは塗布された前記硬化性の樹脂上に設置されることを特徴とする付記15記載の半導体装置の製造方法。
(付記17)
前記第1の層を前記突起電極に形成する工程と、
前記第2の層を前記第1の層上に積層する工程と、
前記前記第2の層と前記端子電極が対応するように前記半導体チップを前記基板上に設置する工程と、を有することを特徴とする付記8乃至11のいずれか1項記載の半導体装置の製造方法。
本発明によれば、半導体チップと該半導体チップが実装される基板との電気的な接続を良好とし、信頼性の高い半導体装置を提供することが可能となる。
半導体装置の構成の概略を示す図である。 実施例1による半導体装置の製造方法を示す図(その1)である。 実施例1による半導体装置の製造方法を示す図(その2)である。 実施例1による半導体装置の製造方法を示す図(その3)である。 実施例1による半導体装置の製造方法を示す図(その4)である。 実施例1による半導体装置の製造方法を示す図(その5)である。 実施例2による半導体装置の製造方法を示す図(その1)である。 実施例2による半導体装置の製造方法を示す図(その2)である。 実施例3による半導体装置の製造方法を示す図(その1)である。 実施例3による半導体装置の製造方法を示す図(その2)である。 実施例3による半導体装置の製造方法を示す図(その3)である。 (A)は配線基板の平面図であり、(B)はその断面図である。 (A)は導電性接着剤の転写に用いる転写板の平面図であり、(B)はその断面図である。 導電性接着剤の転写方法を示す図(その1)である。 導電性接着剤の転写方法を示す図(その2)である。 導電性接着剤の転写方法を示す図(その3)である。 導電性接着剤の転写方法を示す図(その4)である。 実施例6による半導体装置の概略を示す図である。 実施例6による半導体装置の製造方法を示す図(その1)である。 実施例6による半導体装置の製造方法を示す図(その2)である。 実施例6による半導体装置の製造方法を示す図(その3)である。 実施例6による半導体装置の製造方法を示す図(その4)である。 実施例6による半導体装置の製造方法を示す図(その5)である。
符号の説明
11 基板
12 端子電極
13 第1の層
21 半導体チップ
22 突起電極
23 第2の層
100 配線基板
101 コア基板
102A,102B 導電パターン
103A,103B,104A,104B 絶縁層
105A,105B 端子電極
106 第1の層
107 封止樹脂
201 半導体チップ
202 突起電極
203 第2の層

Claims (6)

  1. 半導体チップと、
    前記半導体チップに設置された突起電極と、
    前記突起電極が電気的に接続される端子電極を備えた基板と、を有し、
    前記突起電極と前記端子電極の間には、
    金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、
    前記金属粒子よりも融点が低く、かつ、接している前記突起電極または接している前記端子電極の表面を構成する金属と合金を形成する低融点金属を含む第2の層と、が形成されていることを特徴とする半導体装置。
  2. 前記低融点金属の融点は240℃以下であることを特徴とする請求項1記載の半導体装置。
  3. 半導体チップに形成された突起電極と、基板に形成された端子電極とを電気的に接続して、前記基板に前記半導体チップを実装する半導体装置の製造方法であって、
    金属粒子と樹脂材料を含む導電性接着剤よりなる第1の層と、低融点金属を含む第2の層とを、前記突起電極と前記端子電極の間に挟持して加熱することで、該低融点金属と、該低融点金属が接する前記突起電極または前記端子電極の表面を構成する金属との合金を形成する合金形成工程を有することを特徴とする半導体装置の製造方法。
  4. 前記第1または第2の層を前記端子電極に形成する工程と、
    前記第2または第1の層を前記突起電極に形成する工程と、
    前記第1の層と前記第2の層が対応するように前記半導体チップを前記基板上に設置する工程と、を有することを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記第1または第2の層を前記端子電極に形成する工程は、
    前記第1の層を構成する前記導電性接着剤を、凸部を有する転写板の該凸部に転写する工程と、
    前記凸部を前記端子電極に押圧して前記導電性接着剤を該端子電極に転写する工程と、を有することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記合金形成工程では、前記第2の層が230℃以上に加熱されることで前記低融点金属が溶融されて前記合金が形成されることを特徴とする請求項3乃至5のいずれか1項記載の半導体装置の製造方法。
JP2007066570A 2007-03-15 2007-03-15 半導体装置および半導体装置の製造方法 Pending JP2008227359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066570A JP2008227359A (ja) 2007-03-15 2007-03-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066570A JP2008227359A (ja) 2007-03-15 2007-03-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008227359A true JP2008227359A (ja) 2008-09-25

Family

ID=39845584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066570A Pending JP2008227359A (ja) 2007-03-15 2007-03-15 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008227359A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284426A (ja) * 1989-04-25 1990-11-21 Nec Corp 半導体装置の製造方法
JPH08186358A (ja) * 1994-12-30 1996-07-16 Casio Comput Co Ltd 電子部品の接続構造及び接続方法
JP2001185577A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 電子機器
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2002050653A (ja) * 2000-08-02 2002-02-15 Pfu Ltd 半導体装置およびその製造方法ならびに転写治具
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284426A (ja) * 1989-04-25 1990-11-21 Nec Corp 半導体装置の製造方法
JPH08186358A (ja) * 1994-12-30 1996-07-16 Casio Comput Co Ltd 電子部品の接続構造及び接続方法
JP2001185577A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 電子機器
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2002050653A (ja) * 2000-08-02 2002-02-15 Pfu Ltd 半導体装置およびその製造方法ならびに転写治具
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Similar Documents

Publication Publication Date Title
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
TW533507B (en) An electronic device an electronic device sealing method and an electronic device connecting method
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI414049B (zh) 半導體裝置之製造方法
JP2014060241A (ja) 半導体装置の製造方法
JP2008218643A (ja) 半導体装置及びその製造方法
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
TW202123391A (zh) 製造電子零件裝置的方法以及電子零件裝置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP3847693B2 (ja) 半導体装置の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
TWI839521B (zh) 製造電子零件裝置的方法以及電子零件裝置
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP3464826B2 (ja) 半導体装置
JP2012124244A (ja) 半導体素子の実装方法、及び実装体
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP2008244191A (ja) 部品内蔵基板の製造方法
JP2008227359A (ja) 半導体装置および半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214