JP2001189337A - 電極バンプおよびそれを用いた半導体素子並びに半導体装置 - Google Patents
電極バンプおよびそれを用いた半導体素子並びに半導体装置Info
- Publication number
- JP2001189337A JP2001189337A JP37489499A JP37489499A JP2001189337A JP 2001189337 A JP2001189337 A JP 2001189337A JP 37489499 A JP37489499 A JP 37489499A JP 37489499 A JP37489499 A JP 37489499A JP 2001189337 A JP2001189337 A JP 2001189337A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- semiconductor element
- resin
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と回路基板との接続信頼性を向上
できる電極バンプを提供する。 【解決手段】半導体素子１上の電極パッド２の上に、下
段バンプ３を形成し、この上に、下段バンプ３より小さ
い上段バンプ４を形成し、電極バンプ１３の全体形状を
２段形状にする。そして、前記上段バンプ４の弾性率を
下段バンプ３の弾性率より小さくする。前記下段バンプ
は、導電性金属材料で形成し、前記上段バンプ４は感光
性導電性樹脂を用いてホトリソグラフィーにより形成す
る。
できる電極バンプを提供する。 【解決手段】半導体素子１上の電極パッド２の上に、下
段バンプ３を形成し、この上に、下段バンプ３より小さ
い上段バンプ４を形成し、電極バンプ１３の全体形状を
２段形状にする。そして、前記上段バンプ４の弾性率を
下段バンプ３の弾性率より小さくする。前記下段バンプ
は、導電性金属材料で形成し、前記上段バンプ４は感光
性導電性樹脂を用いてホトリソグラフィーにより形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電極バンプおよび
それを用いた半導体素子並びに半導体装置に関する。
それを用いた半導体素子並びに半導体装置に関する。
【０００２】
【従来の技術】近年、携帯用電子機器等の小型化、高性
能化に伴い、半導体素子の集積度が高くなり、半導体装
置の小型化および接続端子間の狭ピッチ化が進んでい
る。このため、フリップチップ実装技術を用いた半導体
装置の開発が盛んに行われている。以下、前記フリップ
チップ実装技術を用いた従来の半導体装置の一例（例え
ば、特開昭６３−２７５１２７号公報に記載されたも
の）について、図８および図９に基づき説明する。図８
は、従来の半導体素子に形成される２段突起バンプの構
成を示す断面図であり、図９は前記２段突起バンプ用い
たをフリップチップ実装技術による半導体装置の断面図
である。なお、図８および図９において、同一部分には
同一符号を付している。
能化に伴い、半導体素子の集積度が高くなり、半導体装
置の小型化および接続端子間の狭ピッチ化が進んでい
る。このため、フリップチップ実装技術を用いた半導体
装置の開発が盛んに行われている。以下、前記フリップ
チップ実装技術を用いた従来の半導体装置の一例（例え
ば、特開昭６３−２７５１２７号公報に記載されたも
の）について、図８および図９に基づき説明する。図８
は、従来の半導体素子に形成される２段突起バンプの構
成を示す断面図であり、図９は前記２段突起バンプ用い
たをフリップチップ実装技術による半導体装置の断面図
である。なお、図８および図９において、同一部分には
同一符号を付している。
【０００３】図８に示すように、半導体素子１に形成さ
れた電極パッド２の上にワイヤーボンディング技術によ
って２段形状の突起バンプを形成し、この先端部を平坦
化してバンプ１１３が形成される。図９に示すように、
半導体素子１の２段突起バンプ部分には導電性接着剤９
が転写塗布されており、他方、絶縁物からなる回路基板
１１の主面上には、配線パターン（図示せず）および電
極端子１２が形成されている。そして、半導体素子１の
バンプ１１３と回路基板の電極端子１２が電気的に接続
されている。また、半導体素子１と回路基板１１の隙間
部には絶縁樹脂１１０が充填されている。
れた電極パッド２の上にワイヤーボンディング技術によ
って２段形状の突起バンプを形成し、この先端部を平坦
化してバンプ１１３が形成される。図９に示すように、
半導体素子１の２段突起バンプ部分には導電性接着剤９
が転写塗布されており、他方、絶縁物からなる回路基板
１１の主面上には、配線パターン（図示せず）および電
極端子１２が形成されている。そして、半導体素子１の
バンプ１１３と回路基板の電極端子１２が電気的に接続
されている。また、半導体素子１と回路基板１１の隙間
部には絶縁樹脂１１０が充填されている。
【０００４】このような半導体装置は、例えば、以下に
示すようにして製造できる。まず、通常の半導体プロセ
スにおいて、所望の素子、配線および絶縁膜を形成した
半導体素子１を多数個形成した半導体ウエハーを作製す
る。次にこの半導体ウエハーにおいて、半導体素子１の
アルミ電極端子にプローブを接触させ、電気的特性検査
を行い、半導体素子１の良否を判定したうえで、この半
導体ウエハーを切断して、個々の半導体素子１に加工す
る。前記個々に加工された半導体素子１に形成されたア
ルミ電極パッド２上に２段形状の突起バンプ１１３をワ
イヤーボンディング技術により形成する。一方、予め、
絶縁物からなる回路基板１１１の主面上に、導電性金属
材料を用いて、所望の配線パターンや電極端子１２等を
形成しておく。次に、半導体素子１上の突起バンプ１１
３の先端部に、導電性接着材１０９を転写塗布した後、
この導電性接着剤１１３を介して、所定の電極端子１２
と突起バンプ１１３とが当接し、電気的接続が行えるよ
うに、フェースダウンにより半導体素子１を回路基板１
１上に配置する。この状態で導電性接着剤１０９を硬化
させることにより、電極端子１２と突起バンプ１１３と
を接着固定する。そして半導体素子１と回路基板１１と
の隙間部に、半導体素子１の端辺から絶縁樹脂１０を毛
細管現象により注入し、この絶縁樹脂１０を加熱処理に
よって硬化させることにより、半導体装置が製造でき
る。
示すようにして製造できる。まず、通常の半導体プロセ
スにおいて、所望の素子、配線および絶縁膜を形成した
半導体素子１を多数個形成した半導体ウエハーを作製す
る。次にこの半導体ウエハーにおいて、半導体素子１の
アルミ電極端子にプローブを接触させ、電気的特性検査
を行い、半導体素子１の良否を判定したうえで、この半
導体ウエハーを切断して、個々の半導体素子１に加工す
る。前記個々に加工された半導体素子１に形成されたア
ルミ電極パッド２上に２段形状の突起バンプ１１３をワ
イヤーボンディング技術により形成する。一方、予め、
絶縁物からなる回路基板１１１の主面上に、導電性金属
材料を用いて、所望の配線パターンや電極端子１２等を
形成しておく。次に、半導体素子１上の突起バンプ１１
３の先端部に、導電性接着材１０９を転写塗布した後、
この導電性接着剤１１３を介して、所定の電極端子１２
と突起バンプ１１３とが当接し、電気的接続が行えるよ
うに、フェースダウンにより半導体素子１を回路基板１
１上に配置する。この状態で導電性接着剤１０９を硬化
させることにより、電極端子１２と突起バンプ１１３と
を接着固定する。そして半導体素子１と回路基板１１と
の隙間部に、半導体素子１の端辺から絶縁樹脂１０を毛
細管現象により注入し、この絶縁樹脂１０を加熱処理に
よって硬化させることにより、半導体装置が製造でき
る。
【０００５】半導体装置においては、近年の半導体技術
の進歩により性能向上とともに入出力端子数が増大傾向
にあり、回路基板との接続点数が大幅に増えてきてい
る。一方、半導体設計ルールが微細化されていくため
に、入出力端子数が増えても半導体素子サイズには大き
な変化がない。従って入出力端子間の配列ピッチが半導
体の進歩に伴って狭くなってきている。入出力端子間の
配列の狭ピッチ化をさけるための一つの手段として、入
出力端子を半導体のアクティブ素子上に設け、グリッド
状に配置したエリアタイプの半導体素子がある。このよ
うな半導体素子について、歩留まりや信頼性の高い実装
方法が要求されている。
の進歩により性能向上とともに入出力端子数が増大傾向
にあり、回路基板との接続点数が大幅に増えてきてい
る。一方、半導体設計ルールが微細化されていくため
に、入出力端子数が増えても半導体素子サイズには大き
な変化がない。従って入出力端子間の配列ピッチが半導
体の進歩に伴って狭くなってきている。入出力端子間の
配列の狭ピッチ化をさけるための一つの手段として、入
出力端子を半導体のアクティブ素子上に設け、グリッド
状に配置したエリアタイプの半導体素子がある。このよ
うな半導体素子について、歩留まりや信頼性の高い実装
方法が要求されている。
【０００６】しかし、従来の半導体装置の実装方法で
は、入出力端子間の狭ピッチ化によりバンプサイズを小
さくする必要があり、それに伴い導電性接着剤の転写量
が減少するため、接続信頼性が悪くなるという課題を有
している。エリアタイプの半導体素子においては、半導
体素子の実装エリア全体に回路基板の高い平面度が要求
されるという課題を有している。
は、入出力端子間の狭ピッチ化によりバンプサイズを小
さくする必要があり、それに伴い導電性接着剤の転写量
が減少するため、接続信頼性が悪くなるという課題を有
している。エリアタイプの半導体素子においては、半導
体素子の実装エリア全体に回路基板の高い平面度が要求
されるという課題を有している。
【０００７】
【発明が解決しようとする課題】そこで、本発明の目的
は、接続信頼性が高い半導体装置を得ることができ、エ
リアタイプの半導体素子の場合は回路基板に歪みがあっ
てもこれを吸収できる電極バンプを提供することであ
る。
は、接続信頼性が高い半導体装置を得ることができ、エ
リアタイプの半導体素子の場合は回路基板に歪みがあっ
てもこれを吸収できる電極バンプを提供することであ
る。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明の第１の電極バンプは、下段バンプの上に、
これより小さい上段バンプが形成された２段形状の電極
バンプであり、前記上段バンプの弾性率が前記下段バン
プの弾性率より小さいことを特徴とする。
に、本発明の第１の電極バンプは、下段バンプの上に、
これより小さい上段バンプが形成された２段形状の電極
バンプであり、前記上段バンプの弾性率が前記下段バン
プの弾性率より小さいことを特徴とする。
【０００９】このように、電極バンプの形状を２段形状
とし、しかも上段バンプの弾性率を下段バンプの弾性率
よりも小さくすることにより、半導体素子と回路基板と
の間で受ける応力を電極バンプ自身で充分に吸収できる
ようになる。また、導電性接着剤を用いる場合は、前記
電極バンプと導電性接着剤とで、さらに応力を充分に吸
収できるようになる。このため、これを用いた半導体装
置において、接続信頼性が優れるようになり、またエリ
アタイプの半導体装置の場合は、回路基板に歪みがあっ
ても、これを吸収できる。
とし、しかも上段バンプの弾性率を下段バンプの弾性率
よりも小さくすることにより、半導体素子と回路基板と
の間で受ける応力を電極バンプ自身で充分に吸収できる
ようになる。また、導電性接着剤を用いる場合は、前記
電極バンプと導電性接着剤とで、さらに応力を充分に吸
収できるようになる。このため、これを用いた半導体装
置において、接続信頼性が優れるようになり、またエリ
アタイプの半導体装置の場合は、回路基板に歪みがあっ
ても、これを吸収できる。
【００１０】本発明の第１の電極バンプにおいて、下段
バンプおよび上段バンプの弾性率は特に制限されない
が、下段バンプの弾性率は、例えば、０．０５ＧＰａ〜
３０ＧＰａの範囲、好ましくは０．０８ＧＰａ〜１０Ｇ
Ｐａの範囲であり、上段バンプの弾性率は、例えば、
０．０５ＧＰａ〜５ＧＰａの範囲、好ましくは０．０８
ＧＰａ〜１ＧＰａの範囲である。また、下段バンプと上
段バンプとの弾性率の差は、例えば、０．０１〜３０Ｇ
Ｐａであり、好ましくは０．０１ＧＰａ〜１０ＧＰａで
あり、特に好ましくは５ＧＰａ〜９ＧＰａである。
バンプおよび上段バンプの弾性率は特に制限されない
が、下段バンプの弾性率は、例えば、０．０５ＧＰａ〜
３０ＧＰａの範囲、好ましくは０．０８ＧＰａ〜１０Ｇ
Ｐａの範囲であり、上段バンプの弾性率は、例えば、
０．０５ＧＰａ〜５ＧＰａの範囲、好ましくは０．０８
ＧＰａ〜１ＧＰａの範囲である。また、下段バンプと上
段バンプとの弾性率の差は、例えば、０．０１〜３０Ｇ
Ｐａであり、好ましくは０．０１ＧＰａ〜１０ＧＰａで
あり、特に好ましくは５ＧＰａ〜９ＧＰａである。
【００１１】本発明において、前記上段バンプは、導電
性樹脂で形成されていることが好ましい。また、前記導
電性樹脂が感光性導電性樹脂であり、前記上段バンプが
フォトリソグラフィーによりパターンニング形成されて
いることも好ましい。前記上段バンプが、印刷法または
転写法により形成された電極バンプであることも好まし
い。このようにすれば、半導体素子電極上に形成する２
段形状の電極バンプを半導体ウエハー単位で一括形成で
きるため、生産性を向上でき低コスト化を図ることがで
きる。
性樹脂で形成されていることが好ましい。また、前記導
電性樹脂が感光性導電性樹脂であり、前記上段バンプが
フォトリソグラフィーによりパターンニング形成されて
いることも好ましい。前記上段バンプが、印刷法または
転写法により形成された電極バンプであることも好まし
い。このようにすれば、半導体素子電極上に形成する２
段形状の電極バンプを半導体ウエハー単位で一括形成で
きるため、生産性を向上でき低コスト化を図ることがで
きる。
【００１２】本発明において、前記上段バンプが感光性
樹脂で形成され、かつ前記上段バンプの表面に金属膜が
形成されており、前記金属膜と下段バンプが電気的に接
続されていることが好ましい。このようにすれば、感光
性樹脂製のバンプ自体には導電性を得るための粒子が充
填されないため、より弾力性に富んだバンプが得られ
る。
樹脂で形成され、かつ前記上段バンプの表面に金属膜が
形成されており、前記金属膜と下段バンプが電気的に接
続されていることが好ましい。このようにすれば、感光
性樹脂製のバンプ自体には導電性を得るための粒子が充
填されないため、より弾力性に富んだバンプが得られ
る。
【００１３】本発明において、前記下段バンプが、めっ
きによって形成された金属バンプであることが好まし
い。
きによって形成された金属バンプであることが好まし
い。
【００１４】本発明の第２の電極バンプは、下段バンプ
の上に、これより小さい上段バンプが形成された２段形
状の電極バンプであり、前記下段バンプおよび前記上段
バンプが共に感光性樹脂で形成され、前記両バンプの表
面に金属膜が形成されている。これにより、電極バンプ
を、半導体ウエハー上でフォトリソグラフィーにより一
括形成でき、しかも導電性粒子をバンプ本体に混在させ
る必要がないので、弾力性に富んだバンプが得られる。
また、このようにすれば、導電性接着剤を用いた実装方
法においては、形状が２段突起構造であることからバン
プ表面上への導電性接着剤の転写性が良く、かつ、実装
後の前記接着剤の広がりが少なくなる。この第２の電極
バンプにおいて、前記下段バンプと上段バンプの弾性率
は、同一でも異なっていてもよい。
の上に、これより小さい上段バンプが形成された２段形
状の電極バンプであり、前記下段バンプおよび前記上段
バンプが共に感光性樹脂で形成され、前記両バンプの表
面に金属膜が形成されている。これにより、電極バンプ
を、半導体ウエハー上でフォトリソグラフィーにより一
括形成でき、しかも導電性粒子をバンプ本体に混在させ
る必要がないので、弾力性に富んだバンプが得られる。
また、このようにすれば、導電性接着剤を用いた実装方
法においては、形状が２段突起構造であることからバン
プ表面上への導電性接着剤の転写性が良く、かつ、実装
後の前記接着剤の広がりが少なくなる。この第２の電極
バンプにおいて、前記下段バンプと上段バンプの弾性率
は、同一でも異なっていてもよい。
【００１５】つぎに、本発明の半導体素子は、電極バン
プを有する半導体素子であり、この半導体素子は、電極
端子を有する回路基板上に配置され、フリップチップ方
式により前記電極バンプと前記電極端子が電気的に接続
する半導体素子であって、前記電極バンプが、前記本発
明の電極バンプである。
プを有する半導体素子であり、この半導体素子は、電極
端子を有する回路基板上に配置され、フリップチップ方
式により前記電極バンプと前記電極端子が電気的に接続
する半導体素子であって、前記電極バンプが、前記本発
明の電極バンプである。
【００１６】つぎに、本発明の半導体装置は、電極バン
プを有する半導体素子が、電極端子を有する回路基板上
に配置され、前記半導体素子の電極バンプがフリップチ
ップ方式により前記電極端子と電気的に接続した半導体
装置であって、前記電極バンプが前記本発明の電極バン
プである。このように、半導体素子と回路基板とを電気
的に接続する電極バンプとして、本発明の電極バンプを
用いれば、半導体素子と回路基板間で受ける応力を前記
電極バンプで吸収でき、また、バンプ形状が２段突起構
造であるために、導電性接着剤の転写量が安定するとと
もに、導電性接着剤を用いる場合は、バンプと導電性接
着剤による二重応力緩和構造となることから非常に信頼
性の高い接続が得られる。また、エリアタイプの半導体
装置の場合、回路基板に歪みがあっても、前記電極バン
プが前記歪みを吸収できる。
プを有する半導体素子が、電極端子を有する回路基板上
に配置され、前記半導体素子の電極バンプがフリップチ
ップ方式により前記電極端子と電気的に接続した半導体
装置であって、前記電極バンプが前記本発明の電極バン
プである。このように、半導体素子と回路基板とを電気
的に接続する電極バンプとして、本発明の電極バンプを
用いれば、半導体素子と回路基板間で受ける応力を前記
電極バンプで吸収でき、また、バンプ形状が２段突起構
造であるために、導電性接着剤の転写量が安定するとと
もに、導電性接着剤を用いる場合は、バンプと導電性接
着剤による二重応力緩和構造となることから非常に信頼
性の高い接続が得られる。また、エリアタイプの半導体
装置の場合、回路基板に歪みがあっても、前記電極バン
プが前記歪みを吸収できる。
【００１７】本発明の半導体装置において、半導体素子
の電極バンプと回路基板の電極端子とが導電性接着剤で
接続されていることが好ましい。
の電極バンプと回路基板の電極端子とが導電性接着剤で
接続されていることが好ましい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図に基づき説明する。但し、本発明は、以下に具体
的に示す実施形態に限定されるものではない。
て、図に基づき説明する。但し、本発明は、以下に具体
的に示す実施形態に限定されるものではない。
【００１９】（実施形態１）本発明の電極バンプおよび
半導体装置の一例について、図１、図２、図３および図
４に基づき説明する。図１は、この例における電極バン
プの構成を示す断面図であり、図２から図４は、前記バ
ンプを用いて接続実装された半導体装置の構成を示す断
面図である。なお、図１、図２、図３および図４におい
て、同一部分には同一符号を付している。
半導体装置の一例について、図１、図２、図３および図
４に基づき説明する。図１は、この例における電極バン
プの構成を示す断面図であり、図２から図４は、前記バ
ンプを用いて接続実装された半導体装置の構成を示す断
面図である。なお、図１、図２、図３および図４におい
て、同一部分には同一符号を付している。
【００２０】図１のように、半導体素子１上に電極パッ
ド２が形成され、この上に、金属材料で下段バンプ３が
形成され、その上に、導電性粒子を含有した樹脂材料に
より上段バンプ４が形成されている。上段バンプ４は下
段バンプ３より小さく形成されており、１３は電極バン
プ全体を示す。この形成法は、印刷法または転写法等で
ある。また、前記導電性粒子含有樹脂材料４として導電
性粒子含有感光性樹脂を用いフォトリソグラフィー法に
より形成してもよい。前記導電性粒子を含んだ樹脂材料
は、導電性粒子を含有しているため電気的導通が得られ
る。また、樹脂材料を選択することにより弾性率やガラ
ス転移点の値を任意に設定することができる。
ド２が形成され、この上に、金属材料で下段バンプ３が
形成され、その上に、導電性粒子を含有した樹脂材料に
より上段バンプ４が形成されている。上段バンプ４は下
段バンプ３より小さく形成されており、１３は電極バン
プ全体を示す。この形成法は、印刷法または転写法等で
ある。また、前記導電性粒子含有樹脂材料４として導電
性粒子含有感光性樹脂を用いフォトリソグラフィー法に
より形成してもよい。前記導電性粒子を含んだ樹脂材料
は、導電性粒子を含有しているため電気的導通が得られ
る。また、樹脂材料を選択することにより弾性率やガラ
ス転移点の値を任意に設定することができる。
【００２１】つぎに、図２に示すように、前記半導体素
子１が、回路基板１１上に配置され、回路基板１１上の
電極端子１２と、前記半導体素子１の電極バンプ１３と
が導電性接着剤９を介して接続され、前記半導体素子１
と回路基板１１の間隙部に絶縁樹脂１０が充填されて、
半導体装置が構成されている。
子１が、回路基板１１上に配置され、回路基板１１上の
電極端子１２と、前記半導体素子１の電極バンプ１３と
が導電性接着剤９を介して接続され、前記半導体素子１
と回路基板１１の間隙部に絶縁樹脂１０が充填されて、
半導体装置が構成されている。
【００２２】前記半導体素子およびこれを用いた半導体
装置は、例えば、以下に示すようにして製造できる。
装置は、例えば、以下に示すようにして製造できる。
【００２３】まず、通常の半導体プロセスにおいて、所
望の素子、配線、絶縁膜等を形成した半導体素子１を多
数個形成した半導体ウエハーを作製する。そして、半導
体素子１の電極端子２にプローブを接触させ、電気特性
検査を行い、各半導体の良否を判定したうえで、各半導
体素子１上に２段形状の電極バンプ１３を形成する。
望の素子、配線、絶縁膜等を形成した半導体素子１を多
数個形成した半導体ウエハーを作製する。そして、半導
体素子１の電極端子２にプローブを接触させ、電気特性
検査を行い、各半導体の良否を判定したうえで、各半導
体素子１上に２段形状の電極バンプ１３を形成する。
【００２４】まず、電極端子２の上に、めっき等により
下段バンプ３を形成し、この上の全面に感光性導電性樹
脂を塗布後、前記バンプ３の上にフォトリソグラフィー
により所定のパターンで、しかも下段バンプ３より小さ
くなるように上段バンプ４を形成する。また、上段バン
プ４は、熱硬化タイプの導電性樹脂を用た印刷法や転写
法によって形成してもよい。電極バンプ１３の形成後、
半導体ウエハーを切断加工し、個々の半導体素子１とす
る。
下段バンプ３を形成し、この上の全面に感光性導電性樹
脂を塗布後、前記バンプ３の上にフォトリソグラフィー
により所定のパターンで、しかも下段バンプ３より小さ
くなるように上段バンプ４を形成する。また、上段バン
プ４は、熱硬化タイプの導電性樹脂を用た印刷法や転写
法によって形成してもよい。電極バンプ１３の形成後、
半導体ウエハーを切断加工し、個々の半導体素子１とす
る。
【００２５】下段バンプ３の形成材料としては、例え
ば、Ａｕ，Ｃｕ，Ａｇ，ＡｇＰｄ，ＡｇＰｔ，Ｐｄ，Ｎ
ｉ，１ｎ，Ｓｎ等の導電性金属材料等が使用できる。導
電性樹脂としては、シリコーン系樹脂、フェノール系樹
脂、ポリイミド系樹脂、エポキシ系樹脂等の中に、例え
ばＡｇ，Ｃｕ，Ｎｉ，Ａｕ，Ｐｄ，ＡｇＰｔ等の導電性
金属材料の粒子を含有させたものが使用できる。また、
樹脂に導電性を付与するために配合する粒子としては、
前記樹脂からなる粒子の表面を、前記導電性金属材料で
被覆したものも使用できる。前記感光性導電性樹脂とし
ては、例えば、ポリイミド系樹脂、エポキシ系樹脂、フ
ェノール系樹脂等の感光性樹脂に、前記導電性金属材料
の粒子を含有させたものが使用できる。
ば、Ａｕ，Ｃｕ，Ａｇ，ＡｇＰｄ，ＡｇＰｔ，Ｐｄ，Ｎ
ｉ，１ｎ，Ｓｎ等の導電性金属材料等が使用できる。導
電性樹脂としては、シリコーン系樹脂、フェノール系樹
脂、ポリイミド系樹脂、エポキシ系樹脂等の中に、例え
ばＡｇ，Ｃｕ，Ｎｉ，Ａｕ，Ｐｄ，ＡｇＰｔ等の導電性
金属材料の粒子を含有させたものが使用できる。また、
樹脂に導電性を付与するために配合する粒子としては、
前記樹脂からなる粒子の表面を、前記導電性金属材料で
被覆したものも使用できる。前記感光性導電性樹脂とし
ては、例えば、ポリイミド系樹脂、エポキシ系樹脂、フ
ェノール系樹脂等の感光性樹脂に、前記導電性金属材料
の粒子を含有させたものが使用できる。
【００２６】前記上段バンプ４の弾性率は、例えば、
０．０５ＧＰａ〜５ＧＰａの範囲であり、好ましくは、
０．０８ＧＰａ〜１ＧＰａの範囲である。前記下段バン
プ３の弾性率は、例えば、１ＧＰａ〜３０ＧＰａの範囲
であり、好ましくは１．５ＧＰａ〜１５ＧＰａの範囲で
ある。また、前記両バンプの弾性率の差は、例えば、１
ＧＰａ〜３０ＧＰａの範囲であり、好ましくは１ＧＰａ
〜１０ＧＰａの範囲である。
０．０５ＧＰａ〜５ＧＰａの範囲であり、好ましくは、
０．０８ＧＰａ〜１ＧＰａの範囲である。前記下段バン
プ３の弾性率は、例えば、１ＧＰａ〜３０ＧＰａの範囲
であり、好ましくは１．５ＧＰａ〜１５ＧＰａの範囲で
ある。また、前記両バンプの弾性率の差は、例えば、１
ＧＰａ〜３０ＧＰａの範囲であり、好ましくは１ＧＰａ
〜１０ＧＰａの範囲である。
【００２７】次に、前記バンプ１３に導電性接着剤９を
塗布する。導電性接着剤の塗布方法としては、例えば、
予め均一な膜厚を形成した液状の導電性接着剤９に、電
極バンプ１３の先端部（上段バンプ）４を浸した後、２
段突起バンプ１３を引き上げることにより塗布する転写
方法等が採用できる。塗布した導電性接着剤９のバンプ
１３先端部からの厚みは、バンプ形状により異なるが、
通常、３〜１５μｍである。
塗布する。導電性接着剤の塗布方法としては、例えば、
予め均一な膜厚を形成した液状の導電性接着剤９に、電
極バンプ１３の先端部（上段バンプ）４を浸した後、２
段突起バンプ１３を引き上げることにより塗布する転写
方法等が採用できる。塗布した導電性接着剤９のバンプ
１３先端部からの厚みは、バンプ形状により異なるが、
通常、３〜１５μｍである。
【００２８】導電性接着剤９としては、導電性を有して
いれば、特に制限されないが、通常、導電性金属材料の
粒子を含有する樹脂等が使用できる。前記導電性金属材
料としては、例えば、Ａｇ，Ｃｕ，Ｎｉ，Ａｕ，Ｐｄ，
ＡｇＰｔ等が使用でき、前記樹脂材料としては、シリコ
ーン系樹脂、フェノール系樹脂、ポリイミド系樹脂、エ
ポキシ系樹脂等が使用できる。また、これらの樹脂から
なる粒子の表面を前記導電性金属材料で被覆したもの
を、導電性を付与するための粒子として使用することが
できる。
いれば、特に制限されないが、通常、導電性金属材料の
粒子を含有する樹脂等が使用できる。前記導電性金属材
料としては、例えば、Ａｇ，Ｃｕ，Ｎｉ，Ａｕ，Ｐｄ，
ＡｇＰｔ等が使用でき、前記樹脂材料としては、シリコ
ーン系樹脂、フェノール系樹脂、ポリイミド系樹脂、エ
ポキシ系樹脂等が使用できる。また、これらの樹脂から
なる粒子の表面を前記導電性金属材料で被覆したもの
を、導電性を付与するための粒子として使用することが
できる。
【００２９】一方、回路基板１１上に、所望の配線や電
極端子１２を形成する。回路基板１１としては、通常、
樹脂、セラミックス、ガラス等の絶縁物が使用できる。
また、電極端子１２としては、通常、Ａｕ，Ｃｕ等の導
電性金属材料が使用でき、その形成方法としては、例え
ば、前記導電性金属箔のエッチング、導体厚膜印刷等の
方法が採用できる。
極端子１２を形成する。回路基板１１としては、通常、
樹脂、セラミックス、ガラス等の絶縁物が使用できる。
また、電極端子１２としては、通常、Ａｕ，Ｃｕ等の導
電性金属材料が使用でき、その形成方法としては、例え
ば、前記導電性金属箔のエッチング、導体厚膜印刷等の
方法が採用できる。
【００３０】次に、前記バンプ１３と前記電極端子１２
とが、導電性接着剤９を介して当接し、電気的接続が行
えるように、フェースダウンにより、半導体素子１を回
路基板１１上に配置する。
とが、導電性接着剤９を介して当接し、電気的接続が行
えるように、フェースダウンにより、半導体素子１を回
路基板１１上に配置する。
【００３１】次に、導電性接着剤９を硬化させ半導体素
子１と回路基板１１との接続を固定する。前記硬化の方
法としては、例えば、半導体素子１の素子形成裏面から
加圧加熱ヘッドにより加圧しかつ加熱する方法がある。
この他にも、例えば、半導体素子１を回路基板４上に配
置した後、乾燥機、リフロー炉等を用いて加熱硬化する
方法等も採用できる。
子１と回路基板１１との接続を固定する。前記硬化の方
法としては、例えば、半導体素子１の素子形成裏面から
加圧加熱ヘッドにより加圧しかつ加熱する方法がある。
この他にも、例えば、半導体素子１を回路基板４上に配
置した後、乾燥機、リフロー炉等を用いて加熱硬化する
方法等も採用できる。
【００３２】最後に、回路基板１１と半導体素子１との
隙間部に未硬化の絶縁樹脂１０を注入し硬化させる。前
記絶縁樹脂１０の硬化収縮により、半導体素子１と回路
基板１１とが強力に引き付けられ、半導体装置全体が接
着固定される。このため半導体素子１と回路基板１１と
の接着の機械的強度が向上する。
隙間部に未硬化の絶縁樹脂１０を注入し硬化させる。前
記絶縁樹脂１０の硬化収縮により、半導体素子１と回路
基板１１とが強力に引き付けられ、半導体装置全体が接
着固定される。このため半導体素子１と回路基板１１と
の接着の機械的強度が向上する。
【００３３】前記絶縁樹脂１０としては、例えば、カチ
オン系、フェノール系または酸無水物系のエポキシ樹
脂、ＢＴ樹脂、シリコーン樹脂等が使用でき、特に好ま
しくは、エポキシ系樹脂である。なお、前記樹脂は一種
類とは限らず、二種類以上を併用しても良い。前記樹脂
の注入方法としては、通常、絶縁樹脂１０をディスペン
サー等により半導体素子１と回路基板１との間に塗布
し、これを毛細管現象によって前記隙間部に充填させる
方法や、減圧雰囲気中で前記半導体素子１の周辺にディ
スペンサーまたは印刷により塗布した後、大気開放にす
ることよって圧力差で充填させる方法があげられる。ま
た、前記硬化処理方法は、例えば、オーブン、リフロー
炉、ホットプレート等を用いて加熱処理する方法があげ
られ、その処理条件は、絶縁樹脂１０の種類により適宜
決定されるが、通常、温度１００℃〜２００℃、時間
０．１〜３００分である。
オン系、フェノール系または酸無水物系のエポキシ樹
脂、ＢＴ樹脂、シリコーン樹脂等が使用でき、特に好ま
しくは、エポキシ系樹脂である。なお、前記樹脂は一種
類とは限らず、二種類以上を併用しても良い。前記樹脂
の注入方法としては、通常、絶縁樹脂１０をディスペン
サー等により半導体素子１と回路基板１との間に塗布
し、これを毛細管現象によって前記隙間部に充填させる
方法や、減圧雰囲気中で前記半導体素子１の周辺にディ
スペンサーまたは印刷により塗布した後、大気開放にす
ることよって圧力差で充填させる方法があげられる。ま
た、前記硬化処理方法は、例えば、オーブン、リフロー
炉、ホットプレート等を用いて加熱処理する方法があげ
られ、その処理条件は、絶縁樹脂１０の種類により適宜
決定されるが、通常、温度１００℃〜２００℃、時間
０．１〜３００分である。
【００３４】絶縁樹脂１０の形成方法としては、前記充
填法以外に次の方法がある。例えば、回路基板１１の半
導体素子１の実装箇所に、予め、ディスペンサー等によ
り所定の量の絶縁樹脂１０を塗布する。次いで加圧加熱
ヘッドを用いて半導体素子１を前記回路基板１１上に配
置する。この際、加圧を行い、予め、回路基板１１の上
に塗布しておいた絶縁樹脂１０を半導体素子１の全面に
押し広げた後、加熱を行い絶縁樹脂を硬化する。
填法以外に次の方法がある。例えば、回路基板１１の半
導体素子１の実装箇所に、予め、ディスペンサー等によ
り所定の量の絶縁樹脂１０を塗布する。次いで加圧加熱
ヘッドを用いて半導体素子１を前記回路基板１１上に配
置する。この際、加圧を行い、予め、回路基板１１の上
に塗布しておいた絶縁樹脂１０を半導体素子１の全面に
押し広げた後、加熱を行い絶縁樹脂を硬化する。
【００３５】以上のようにして、この例における半導体
装置が製造できる。本発明の半導体装置において、回路
基板１１の平坦性（半導体素子１の実装部分）、電極端
子の厚みばらつき、表面めっき処理ばらつき等の原因に
よって生じる、バンプの先端部分と電極端子１２との接
触状態ばらつきは、２段バンプ１３の上段バンプ４の圧
縮変形により吸収できるため、半導体素子１の全面にわ
たって安定した接続状態が得られる。また、熱応力など
の疲労試験においても、そのストレスを、上段バンプ４
で吸収できるため信頼性の高い接続を得ることができ
る。また、この例のように、導電性接着剤がある場合
は、これと上段バンプ４とで、応力等をさらに充分に吸
収できるようになる。
装置が製造できる。本発明の半導体装置において、回路
基板１１の平坦性（半導体素子１の実装部分）、電極端
子の厚みばらつき、表面めっき処理ばらつき等の原因に
よって生じる、バンプの先端部分と電極端子１２との接
触状態ばらつきは、２段バンプ１３の上段バンプ４の圧
縮変形により吸収できるため、半導体素子１の全面にわ
たって安定した接続状態が得られる。また、熱応力など
の疲労試験においても、そのストレスを、上段バンプ４
で吸収できるため信頼性の高い接続を得ることができ
る。また、この例のように、導電性接着剤がある場合
は、これと上段バンプ４とで、応力等をさらに充分に吸
収できるようになる。
【００３６】また、本発明の半導体装置では、バンプ１
３が２段形状であるため、導電性接着剤を充分量確保す
ることができ、前述のように、このバンプ（導電性接着
剤がある場合は、これによっても）によって弾性変形を
修正できるため、エリアタイプの半導体装置であって
も、平坦性が充分に確保できる。
３が２段形状であるため、導電性接着剤を充分量確保す
ることができ、前述のように、このバンプ（導電性接着
剤がある場合は、これによっても）によって弾性変形を
修正できるため、エリアタイプの半導体装置であって
も、平坦性が充分に確保できる。
【００３７】この例において、２段バンプ１３を構成す
る導電性樹脂バンプ４の樹脂材料、導電性粒子、形成条
件等を最適化することで、弾性率等を自由に設定でき
る。
る導電性樹脂バンプ４の樹脂材料、導電性粒子、形成条
件等を最適化することで、弾性率等を自由に設定でき
る。
【００３８】図３は、この例において、半導体素子１の
実装時又は絶縁樹脂１０の充填後に、５〜１００ｇ／バ
ンプの圧力を加え絶縁樹脂１０を加熱硬化した時の半導
体装置の断面図である。図示のように、前記加圧による
影響で、２段バンプ１３のうち、弾性率が小さい導電性
樹脂で形成された突起部分（上段バンプ）４が圧縮変形
される。
実装時又は絶縁樹脂１０の充填後に、５〜１００ｇ／バ
ンプの圧力を加え絶縁樹脂１０を加熱硬化した時の半導
体装置の断面図である。図示のように、前記加圧による
影響で、２段バンプ１３のうち、弾性率が小さい導電性
樹脂で形成された突起部分（上段バンプ）４が圧縮変形
される。
【００３９】図４は、この例において、２段バンプ１３
部分に導電性接着剤９を塗布しないで、前記加圧加熱法
によって絶縁樹脂１０を硬化した場合の半導体装置の断
面図である。このように、条件を必要に応じ設定するこ
とにより、導電性接着剤を用いなくても半導体装置を構
成することができる。
部分に導電性接着剤９を塗布しないで、前記加圧加熱法
によって絶縁樹脂１０を硬化した場合の半導体装置の断
面図である。このように、条件を必要に応じ設定するこ
とにより、導電性接着剤を用いなくても半導体装置を構
成することができる。
【００４０】（実施形態２）つぎに、本発明の電極バン
プのその他の例について図５に基づき説明する。図５
は、この例の電極バンプの構成を示す断面図である。な
お、図５において、図１と同一部分には同一符号を付し
ている。なお、この例において、特に示さない限り、構
成および製造方法（操作、条件等）等は、前述の例と同
じである。
プのその他の例について図５に基づき説明する。図５
は、この例の電極バンプの構成を示す断面図である。な
お、図５において、図１と同一部分には同一符号を付し
ている。なお、この例において、特に示さない限り、構
成および製造方法（操作、条件等）等は、前述の例と同
じである。
【００４１】図示のように、このバンプは、半導体素子
１上に形成された電極パッド２の上に、下段バンプ３が
形成され、この上に、前記下段バンプ３より小さく、上
段バンプ５が形成されている。さらに、上段バンプ５と
下段バンプ３の表面には金属薄膜６が形成されており、
前記金属薄膜６は、下段バンプ３と電気的に接続してい
る。この電極バンプ１４を有する半導体素子１は、前述
の例と同様に、回路基板上に実装される。前記下段バン
プ３は、導電性金属材料で形成され、前記上段バンプ５
は、感光性樹脂によりパターン形成される。この上段バ
ンプ５には、導電性を付与するための粒子を混入させる
必要がない。
１上に形成された電極パッド２の上に、下段バンプ３が
形成され、この上に、前記下段バンプ３より小さく、上
段バンプ５が形成されている。さらに、上段バンプ５と
下段バンプ３の表面には金属薄膜６が形成されており、
前記金属薄膜６は、下段バンプ３と電気的に接続してい
る。この電極バンプ１４を有する半導体素子１は、前述
の例と同様に、回路基板上に実装される。前記下段バン
プ３は、導電性金属材料で形成され、前記上段バンプ５
は、感光性樹脂によりパターン形成される。この上段バ
ンプ５には、導電性を付与するための粒子を混入させる
必要がない。
【００４２】前記２段形状のバンプ１４は、例えば、つ
ぎのようにして形成できる。まず、、半導体ウエハーの
電極パッド上に、前記所定の方法により、金属材料を用
いて下段バンプ３を形成する。この上に、例えば、感光
性ポリイミド樹脂を塗布後、フォトリソグラフィープロ
セスにより、所望の形状でパターン形成して、上段バン
プ５を形成する。そして、前記下段バンプ３および上段
バンプ５の表面に、スパッタあるいは蒸着により金属薄
膜を形成し、フォトリソグラフィープロセスにより所望
の金属薄膜パターンを形成する。前記金属薄膜６は、下
段バンプ３と電気的に接続するように、下段バンプ３表
面（必要があれば電極パッド２表面も）を覆う形でパタ
ーン形成される。
ぎのようにして形成できる。まず、、半導体ウエハーの
電極パッド上に、前記所定の方法により、金属材料を用
いて下段バンプ３を形成する。この上に、例えば、感光
性ポリイミド樹脂を塗布後、フォトリソグラフィープロ
セスにより、所望の形状でパターン形成して、上段バン
プ５を形成する。そして、前記下段バンプ３および上段
バンプ５の表面に、スパッタあるいは蒸着により金属薄
膜を形成し、フォトリソグラフィープロセスにより所望
の金属薄膜パターンを形成する。前記金属薄膜６は、下
段バンプ３と電気的に接続するように、下段バンプ３表
面（必要があれば電極パッド２表面も）を覆う形でパタ
ーン形成される。
【００４３】感光性樹脂は、感光性ポリイミド樹脂に限
定されず、エポキシ等の感光性樹脂も使用できる。前記
金属薄膜６は、Ａｕ，Ｎｉ，Ｃｒ，Ｃｕ，Ｔｉ，Ｐｔ，
Ｓｎ，ｌｎ等の金属を用いて形成できる。また、前記金
属薄膜は、同一若しくは種類が異なる金属薄膜を積層し
た構造であってもよい。
定されず、エポキシ等の感光性樹脂も使用できる。前記
金属薄膜６は、Ａｕ，Ｎｉ，Ｃｒ，Ｃｕ，Ｔｉ，Ｐｔ，
Ｓｎ，ｌｎ等の金属を用いて形成できる。また、前記金
属薄膜は、同一若しくは種類が異なる金属薄膜を積層し
た構造であってもよい。
【００４４】前記上段バンプ５の弾性率は、例えば、
０．０５ＧＰａ〜５ＧＰａの範囲であり、好ましくは、
０．０８ＧＰａ〜１ＧＰａの範囲である。前記下段バン
プ３の弾性率は、例えば、１ＧＰａ〜３０ＧＰａの範囲
であり、好ましくは１．５ＧＰａ〜１０ＧＰａの範囲で
ある。また、前記両バンプの弾性率の差は、例えば、１
ＧＰａ〜３０ＧＰａの範囲であり、好ましくは１ＧＰａ
〜１０ＧＰａの範囲である。
０．０５ＧＰａ〜５ＧＰａの範囲であり、好ましくは、
０．０８ＧＰａ〜１ＧＰａの範囲である。前記下段バン
プ３の弾性率は、例えば、１ＧＰａ〜３０ＧＰａの範囲
であり、好ましくは１．５ＧＰａ〜１０ＧＰａの範囲で
ある。また、前記両バンプの弾性率の差は、例えば、１
ＧＰａ〜３０ＧＰａの範囲であり、好ましくは１ＧＰａ
〜１０ＧＰａの範囲である。
【００４５】この例における半導体装置は、上段バンプ
５に導電性粒子が充填されていないため、より低弾性率
化でき弾力性に富んだバンプ１４を形成することができ
るため、さらに接続安定性が向上する。
５に導電性粒子が充填されていないため、より低弾性率
化でき弾力性に富んだバンプ１４を形成することができ
るため、さらに接続安定性が向上する。
【００４６】（実施形態３）つぎに、本発明の電極バン
プのさらにその他の例について、図６に基づき説明す
る。図６は、この例の電極バンプの構成を示す断面図で
ある。なお、図６において、図１および図５と同一部分
には同一符号を付している。なお、この例において、特
に示さない限り、構成および製造方法（操作、条件等）
等は、前述の例（実施形態１）と同じである。
プのさらにその他の例について、図６に基づき説明す
る。図６は、この例の電極バンプの構成を示す断面図で
ある。なお、図６において、図１および図５と同一部分
には同一符号を付している。なお、この例において、特
に示さない限り、構成および製造方法（操作、条件等）
等は、前述の例（実施形態１）と同じである。
【００４７】図示のように、この電極バンプ１５は、下
段バンプ７および上段バンプ５を感光性樹脂を用いて形
成し、バンプ１５表面全体を金属薄膜６で被覆し、この
金属薄膜によりバンプ１５と電極パッド２とが電気的に
接続したものである。この例では、バンプ１５全体にお
いて、導電性を付与するための粒子を含有する必要がな
く、このため、バンプ１５全体がさらに低弾性率とな
る。
段バンプ７および上段バンプ５を感光性樹脂を用いて形
成し、バンプ１５表面全体を金属薄膜６で被覆し、この
金属薄膜によりバンプ１５と電極パッド２とが電気的に
接続したものである。この例では、バンプ１５全体にお
いて、導電性を付与するための粒子を含有する必要がな
く、このため、バンプ１５全体がさらに低弾性率とな
る。
【００４８】前記上段バンプ５および下段バンプ７の弾
性率は、例えば、０．０５ＧＰａ〜５ＧＰａの範囲であ
り、好ましくは、０．０８ＧＰａ〜１ＧＰａの範囲であ
る。前記両バンプの弾性率は、同一でもよく、異なって
いてもよい。
性率は、例えば、０．０５ＧＰａ〜５ＧＰａの範囲であ
り、好ましくは、０．０８ＧＰａ〜１ＧＰａの範囲であ
る。前記両バンプの弾性率は、同一でもよく、異なって
いてもよい。
【００４９】前記２段バンプ１５が形成された半導体素
子１を、前記実施形態１等と同様にして、回路基板上へ
実装すると半導体装置が製造できる。この例では、バン
プ全体が低弾性率であるためより一層の応力吸収がで
き、接続信頼性が高いものとなる。
子１を、前記実施形態１等と同様にして、回路基板上へ
実装すると半導体装置が製造できる。この例では、バン
プ全体が低弾性率であるためより一層の応力吸収がで
き、接続信頼性が高いものとなる。
【００５０】（実施形態４）つぎに、本発明の電極バン
プのさらにその他の例について、図７に基づき説明す
る。図７は、この例の電極バンプの構成を示す断面図で
ある。なお、図７において、図１と同一部分には同一符
号を付している。なお、この例において、特に示さない
限り、構成および製造方法（操作、条件等）等は、前述
の例（実施形態１）と同じである。
プのさらにその他の例について、図７に基づき説明す
る。図７は、この例の電極バンプの構成を示す断面図で
ある。なお、図７において、図１と同一部分には同一符
号を付している。なお、この例において、特に示さない
限り、構成および製造方法（操作、条件等）等は、前述
の例（実施形態１）と同じである。
【００５１】図示のように、この例では、下段バンプ８
および上段バンプ４を導電性感光性樹脂でパターン形成
したものである。そして、２段バンプ１６が形成された
半導体素子１を、実施形態１と同様にして、回路基板上
へ実装すれば、半導体装置が製造できる。
および上段バンプ４を導電性感光性樹脂でパターン形成
したものである。そして、２段バンプ１６が形成された
半導体素子１を、実施形態１と同様にして、回路基板上
へ実装すれば、半導体装置が製造できる。
【００５２】前記上段バンプ４および下段バンプ８の弾
性率は、例えば、０．０５ＧＰａ〜５ＧＰａの範囲であ
り、好ましくは、０．０８ＧＰａ〜１ＧＰａの範囲であ
る。前記両バンプの弾性率は、同一でもよく、異なって
いてもよい。
性率は、例えば、０．０５ＧＰａ〜５ＧＰａの範囲であ
り、好ましくは、０．０８ＧＰａ〜１ＧＰａの範囲であ
る。前記両バンプの弾性率は、同一でもよく、異なって
いてもよい。
【００５３】このように、４つの例をあげて、本発明を
説明したが、本発明は、これらに制限されない。したが
って、これらの例において、２段バンプを半導体素子側
に形成したが、これには限定されず回路基板側に形成し
てもよい。また、２段バンプの構成が、導電性樹脂と金
属薄膜被覆樹脂の組み合わせであってもよい。導電性樹
脂は更に低抵抗化を図るため金属薄膜を被覆してもよ
い。
説明したが、本発明は、これらに制限されない。したが
って、これらの例において、２段バンプを半導体素子側
に形成したが、これには限定されず回路基板側に形成し
てもよい。また、２段バンプの構成が、導電性樹脂と金
属薄膜被覆樹脂の組み合わせであってもよい。導電性樹
脂は更に低抵抗化を図るため金属薄膜を被覆してもよ
い。
【００５４】
【発明の効果】以上のように、本発明の電極バンプは、
下段バンプの上に、これより小さい上段バンプが形成さ
れた２段形状の電極バンプにおいて、前記上段バンプの
弾性率を前記下段バンプの弾性率より小さくすることに
より、これを用いた半導体装置において、接続信頼性を
高めるものである。また、エリアタイプの半導体装置の
場合は、回路基板に歪みがあっても、本発明の電極バン
プでこれが吸収される。
下段バンプの上に、これより小さい上段バンプが形成さ
れた２段形状の電極バンプにおいて、前記上段バンプの
弾性率を前記下段バンプの弾性率より小さくすることに
より、これを用いた半導体装置において、接続信頼性を
高めるものである。また、エリアタイプの半導体装置の
場合は、回路基板に歪みがあっても、本発明の電極バン
プでこれが吸収される。
【図１】本発明の電極バンプの一例を示す断面図であ
る。
る。
【図２】本発明の半導体装置の一例を示す断面図であ
る。
る。
【図３】本発明の半導体装置のその他の例を示す断面図
である。
である。
【図４】本発明の半導体装置のさらにその他の例を示す
断面図である。
断面図である。
【図５】本発明の電極バンプのその他の例を示す断面図
である。
である。
【図６】本発明の電極バンプのさらにその他の例を示す
断面図である。
断面図である。
【図７】本発明の電極バンプのさらにその他の例を示す
断面図である。
断面図である。
【図８】従来の電極バンプを示す断面図である。
【図９】従来の半導体装置を示す断面図である。
１ 半導体素子 ２ 電極パッド ３ 下段バンプ ４ 上段バンプ １３ 電極バンプ
Claims (10)
- 【請求項１】 下段バンプの上に、これより小さい上段
バンプが形成された２段形状の電極バンプであり、前記
上段バンプの弾性率が前記下段バンプの弾性率より小さ
いことを特徴とする電極バンプ。 - 【請求項２】 上段バンプが、導電性樹脂で形成されて
いる請求項１記載の電極バンプ。 - 【請求項３】 導電性樹脂が感光性導電性樹脂であり、
上段バンプがフォトリソグラフィーによるパターンニン
グ形成で形成されたバンプである請求項２記載の電極バ
ンプ。 - 【請求項４】 上段バンプが、印刷法または転写法によ
り形成されたバンプである請求項２記載の電極バンプ。 - 【請求項５】 上段バンプが感光性樹脂で形成され、か
つ前記上段バンプの表面に金属膜が形成されており、前
記金属膜と下段バンプが電気的に接続されている請求項
１記載の電極バンプ。 - 【請求項６】 下段バンプが、めっきによって形成され
た金属バンプである請求項１〜５のいずれか一項に記載
の電極バンプ。 - 【請求項７】 下段バンプの上に、これより小さい上段
バンプが形成された２段形状の電極バンプであり、前記
下段バンプおよび上段バンプが共に感光性樹脂で形成さ
れ、前記両バンプの表面に金属膜が形成されている電極
バンプ。 - 【請求項８】 電極バンプを有する半導体素子であり、
この半導体素子は、電極端子を有する回路基板上に配置
され、フリップチップ方式により前記電極バンプと前記
電極端子が電気的に接続する半導体素子であって、前記
電極バンプが、請求項１〜７のいずれか一項に記載の電
極バンプである半導体素子。 - 【請求項９】 電極バンプを有する半導体素子が、電極
端子を有する回路基板上に配置され、前記半導体素子の
電極バンプがフリップチップ方式により前記電極端子と
電気的に接続した半導体装置であって、前記電極バンプ
が、請求項１〜７のいずれか一項に記載の電極バンプで
ある半導体装置。 - 【請求項１０】 半導体素子の電極バンプと回路基板の
電極端子とが導電性接着剤で接続されている請求項９記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37489499A JP2001189337A (ja) | 1999-12-28 | 1999-12-28 | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37489499A JP2001189337A (ja) | 1999-12-28 | 1999-12-28 | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001189337A true JP2001189337A (ja) | 2001-07-10 |
Family
ID=18504614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37489499A Pending JP2001189337A (ja) | 1999-12-28 | 1999-12-28 | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001189337A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940175B2 (en) | 2001-06-14 | 2005-09-06 | Sharp Kabushiki Kaisha | Semiconductor device in which a plurality of electronic components are combined with each other |
| JP2006286736A (ja) * | 2005-03-31 | 2006-10-19 | Sony Chemical & Information Device Corp | 電気部品、電気装置、及び電気部品の製造方法 |
| JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007165419A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 実装方法と半導体装置 |
| WO2007105535A1 (ja) * | 2006-03-14 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 電子部品実装構造体およびその製造方法 |
| JP2007250618A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体およびその製造方法 |
| WO2008065926A1 (fr) * | 2006-11-28 | 2008-06-05 | Panasonic Corporation | Structure de montage de composant électronique et procédé de fabrication correspondant |
| JP2008135518A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体とその製造方法 |
| JP2008219052A (ja) * | 2008-06-13 | 2008-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2008218643A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008227359A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| WO2008117513A1 (ja) * | 2007-03-23 | 2008-10-02 | Panasonic Corporation | 導電性バンプとその製造方法および電子部品実装構造体 |
| JP2008244256A (ja) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | 電子チップ部品とその製造方法 |
| JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
| JP2009099749A (ja) * | 2007-10-17 | 2009-05-07 | Powertech Technology Inc | 半導体パッケージ |
| JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
| CN102097394A (zh) * | 2009-12-15 | 2011-06-15 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US8227914B2 (en) | 2007-11-02 | 2012-07-24 | Seiko Epson Corporation | Mounting structure of electronic component |
| JP2013243320A (ja) * | 2012-05-23 | 2013-12-05 | Sumitomo Bakelite Co Ltd | 導電性樹脂組成物および多層配線基板 |
| US8822836B2 (en) | 2008-09-19 | 2014-09-02 | Nec Corporation | Bonding sheet, electronic circuit device and its manufacturing method |
| JP2015087288A (ja) * | 2013-10-31 | 2015-05-07 | セイコーエプソン株式会社 | センサーデバイス、力検出装置、ロボット、電子部品搬送装置、電子部品検査装置および部品加工装置 |
-
1999
- 1999-12-28 JP JP37489499A patent/JP2001189337A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940175B2 (en) | 2001-06-14 | 2005-09-06 | Sharp Kabushiki Kaisha | Semiconductor device in which a plurality of electronic components are combined with each other |
| JP2006286736A (ja) * | 2005-03-31 | 2006-10-19 | Sony Chemical & Information Device Corp | 電気部品、電気装置、及び電気部品の製造方法 |
| JP4595694B2 (ja) * | 2005-06-16 | 2010-12-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007165419A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 実装方法と半導体装置 |
| KR101079979B1 (ko) * | 2006-03-14 | 2011-11-04 | 파나소닉 주식회사 | 전자 부품 실장 구조체 및 그 제조 방법 |
| JP4609350B2 (ja) * | 2006-03-14 | 2011-01-12 | パナソニック株式会社 | 電子部品実装構造体の製造方法 |
| WO2007105535A1 (ja) * | 2006-03-14 | 2007-09-20 | Matsushita Electric Industrial Co., Ltd. | 電子部品実装構造体およびその製造方法 |
| US8119449B2 (en) | 2006-03-14 | 2012-02-21 | Panasonic Corporation | Method of manufacturing an electronic part mounting structure |
| JP2007250618A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体およびその製造方法 |
| JP2008135518A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 電子部品実装構造体とその製造方法 |
| KR101079946B1 (ko) | 2006-11-28 | 2011-11-04 | 파나소닉 주식회사 | 전자 부품 실장 구조체와 그 제조 방법 |
| CN101542705B (zh) * | 2006-11-28 | 2011-10-12 | 松下电器产业株式会社 | 电子部件安装结构体及其制造方法 |
| WO2008065926A1 (fr) * | 2006-11-28 | 2008-06-05 | Panasonic Corporation | Structure de montage de composant électronique et procédé de fabrication correspondant |
| TWI413196B (zh) * | 2006-11-28 | 2013-10-21 | Panasonic Corp | Electronic component mounting structure and manufacturing method thereof |
| US8120188B2 (en) | 2006-11-28 | 2012-02-21 | Panasonic Corporation | Electronic component mounting structure and method for manufacturing the same |
| JP2008218643A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008227359A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| CN101601127B (zh) * | 2007-03-23 | 2011-02-16 | 松下电器产业株式会社 | 导电性凸起及其制造方法以及电子部件安装结构体 |
| JP5152177B2 (ja) * | 2007-03-23 | 2013-02-27 | パナソニック株式会社 | 導電性バンプとその製造方法および電子部品実装構造体 |
| KR101087344B1 (ko) * | 2007-03-23 | 2011-11-25 | 파나소닉 주식회사 | 도전성 범프와 그 제조 방법 및 전자 부품 실장 구조체 |
| WO2008117513A1 (ja) * | 2007-03-23 | 2008-10-02 | Panasonic Corporation | 導電性バンプとその製造方法および電子部品実装構造体 |
| US8575751B2 (en) | 2007-03-23 | 2013-11-05 | Panasonic Corporation | Conductive bump, method for producing the same, and electronic component mounted structure |
| JP2008244256A (ja) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | 電子チップ部品とその製造方法 |
| JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
| JP2009099749A (ja) * | 2007-10-17 | 2009-05-07 | Powertech Technology Inc | 半導体パッケージ |
| US8227914B2 (en) | 2007-11-02 | 2012-07-24 | Seiko Epson Corporation | Mounting structure of electronic component |
| JP2009272383A (ja) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | 半導体装置及び基板の接合方法 |
| JP4641551B2 (ja) * | 2008-06-13 | 2011-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2008219052A (ja) * | 2008-06-13 | 2008-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US8822836B2 (en) | 2008-09-19 | 2014-09-02 | Nec Corporation | Bonding sheet, electronic circuit device and its manufacturing method |
| JP2011129578A (ja) * | 2009-12-15 | 2011-06-30 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| CN102097394A (zh) * | 2009-12-15 | 2011-06-15 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| JP2013243320A (ja) * | 2012-05-23 | 2013-12-05 | Sumitomo Bakelite Co Ltd | 導電性樹脂組成物および多層配線基板 |
| JP2015087288A (ja) * | 2013-10-31 | 2015-05-07 | セイコーエプソン株式会社 | センサーデバイス、力検出装置、ロボット、電子部品搬送装置、電子部品検査装置および部品加工装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001189337A (ja) | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 | |
| US6016013A (en) | Semiconductor device mounting structure | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| US6518093B1 (en) | Semiconductor device and method for manufacturing same | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2004509449A (ja) | 柔軟な接続部を有する電子構成部品及びその製造方法 | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09246320A (ja) | 半導体装置とその製造方法 | |
| JP5052605B2 (ja) | 半導体チップ | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| US20070080452A1 (en) | Bump structure and its forming method | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JP4243077B2 (ja) | 半導体装置およびその製造方法 |