TWI413196B - Electronic component mounting structure and manufacturing method thereof - Google Patents

Electronic component mounting structure and manufacturing method thereof Download PDF

Info

Publication number
TWI413196B
TWI413196B TW096144760A TW96144760A TWI413196B TW I413196 B TWI413196 B TW I413196B TW 096144760 A TW096144760 A TW 096144760A TW 96144760 A TW96144760 A TW 96144760A TW I413196 B TWI413196 B TW I413196B
Authority
TW
Taiwan
Prior art keywords
electronic component
electrode
photosensitive resin
resin
mounting structure
Prior art date
Application number
TW096144760A
Other languages
English (en)
Other versions
TW200834770A (en
Inventor
Daisuke Sakurai
Yoshihiko Yagi
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006319838A external-priority patent/JP4848941B2/ja
Priority claimed from JP2006323380A external-priority patent/JP4702271B2/ja
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200834770A publication Critical patent/TW200834770A/zh
Application granted granted Critical
Publication of TWI413196B publication Critical patent/TWI413196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

電子零件安裝結構體及其製造方法 技術領域
本發明係有關於一種電子零件與安裝基板之電子零件安裝結構體及其製造方法。
 背景技術
近年來，隨著行動式機器的高機能、輕薄短小化，電子電路裝置也須追求更大容量化或高機能化、袖珍化。因此，對於半導體元件之配線規則更細微化、窄間距化之高密度安裝有強烈需求。
以往，在各種配線基板上高密度安裝例如半導體元件等電子零件的技術包括倒裝晶片安裝技術。
一般的倒裝晶片安裝技術係事先在形成於例如LSI等半導體元件之電極端子上，形成例如直徑約100μm的焊料凸塊。然後，壓接、加熱半導體元件，以倒裝接合法將凸塊連接於安裝基板之連接端子而進行安裝。
然而，在使用焊料凸塊等進行安裝的技術中，在安裝步驟中之壓接時需要較高的加壓力，會對半導體元件造成較大的負擔。因此，對於近年來薄型化或具有Low－K介電體層之半導體元件，會有脆弱之介電體層崩壞、元件破碎或半導體之元件特性變動等問題。
關於改善上述課題之技術，已揭示有一種半導體裝置，該半導體裝置係在半導體元件之電極端子與配線基板之連接端子之間，配置由表面具有導電構件之高分子球所構成的應力吸收球，將導電構件擴散接合於電極端子及連接端子而進行連接者(例如，參照專利文獻1)。藉此，由於應力吸收球可吸收壓接、加熱步驟所產生的應力，故可降低連接不良，並且可藉由擴散接合而降低電阻。
另一方面，有一種方法係將塗布有在感光性樹脂中含有焊料顆粒之焊料顆粒感光性樹脂的半導體元件之預定處曝光、顯像，藉此形成焊料凸塊(例如，參照專利文獻2)。因此，可以優異生產性形成焊料顆粒分散於樹脂內之構造的焊料凸塊，又，可藉由夾具將半導體元件壓接於配線基板，而以焊料凸塊進行連接。
然而，上述專利文獻1之半導體裝置中，會有表面具有導電構件之應力吸收球的直徑大小越小、製造成本越高的問題。又，由於係將微小形狀之應力吸收球配置於電極端子上而形成突起電極的方法，故難以細微地對應配置，因此使得高密度安裝較為困難。
又，由於上述專利文獻2之焊料凸塊形成方法中係將焊料顆粒分散於樹脂內，使焊料顆粒呈接觸狀態之錫焊凸塊壓接而接觸連接的安裝構造，故會有電阻大、連接之可信賴性降低的問題。
專利文獻1：特開平5－21519號公報專利文獻2：特開平5－326524號公報
 發明揭示
本發明之電子零件安裝結構體係包含有：設有複數電極端子的電子零件；及在與前述電極端子相對之位置設有連接端子的安裝基板，並透過設置於前述電極端子上或前述連接端子上之突起電極連接前述電極端子與前述連接端子者，又，前述突起電極至少含有導電性填料及感光性樹脂，且前述感光性樹脂之樹脂成分交聯密度於前述突起電極之高度方向上是不同的。
藉此，在構成突起電極之感光性樹脂之樹脂成分交聯密度較低的部分，可進行較低加壓力的安裝，吸收加壓時之應力而提升連接可信賴性，並且可有效率地防止電子零件的破損等。又，進行連接時，由於感光性樹脂之樹脂成分交聯密度較低部分的導電性填料會熔接而金屬化，而樹脂成分交聯密度較高部分的導電性填料會互相接觸，因此可減少連接阻抗。此外，藉由樹脂成分交聯密度較高的部分，可提高與安裝基板或半導體元件之連接強度，而可實現剝離強度較高的電子零件安裝結構體。又，由於可藉由感光性樹脂形成細微的突起電極，故可製作可對應更窄間距之電子零件安裝結構體。
又，本發明之電子零件安裝結構體之製造方法包含有：突起電極形成步驟，係於電子零件之電極端子上或安裝基板之連接端子上形成突起電極者；及連接步驟，係透過前述突起電極連接前述電極端子與前述連接端子者，且前述突起電極形成步驟包含有以下步驟：將含有導電性填料之感光性樹脂供給至前述電子零件或前述安裝基板的表面；將對應於前述電極端子或前述連接端子之位置的前述感光性樹脂曝光，使前述感光性樹脂之聚合度形成在前述突起電極之高度方向上為不同者；除去前述感光性樹脂之未曝光部；及至少使前述感光性樹脂之前述聚合度較低的部分多孔質化，而前述連接步驟包含有以下步驟：對於形成有前述突起電極之前述電子零件或前述安裝基板，透過前述突起電極使前述電極端子及前述連接端子進行對位；及壓接加熱前述電子零件及前述安裝基板中至少一者，以連接前述電極端子與前述連接端子。
藉此，藉由樹脂成分交聯密度較低部分的多孔質化，可在壓接步驟吸收應力，並且在連接時可以較低的加壓力進行安裝，而可易於防止半導體元件破損或特性變化等的產生。又，由於使感光性樹脂之樹脂成分交聯密度較低部分的導電性填料熔接(金屬化)、樹脂成分交聯密度較高部分的導電性填料互相接觸，故可實現較低連接阻抗的連接。又，由於可藉由感光性樹脂形成細微的突起電極，故可以低成本製作對應於更窄間距化之電子零件安裝結構體。
又，本發明之電子零件安裝結構體之製造方法包含有以下步驟：依預定間隔配置安裝基板與電子零件，並在前述電子零件與前述安裝基板之間供給含有導電性填料之感光性樹脂，且前述安裝基板含有由形成於透明基材表面上之透明導電性薄膜所構成的連接端子，而前述電子零件係在與前述連接端子對應之位置設有電極端子者；從前述安裝基板相對於前述電子零件之面的相反側的面，透過光罩之開口部，一面連續地變化光強度一面照射光，以形成前述連接端子與前述電極端子間之前述感光性樹脂之聚合度在高度方向上不同的突起電極；除去前述感光性樹脂之未曝光部；至少使前述感光性樹脂之前述聚合度較低的部分多孔質化；及壓接加熱前述電子零件及前述安裝基板之至少一者，以連接前述電極端子與前述連接端子。
藉此，可在透明安裝基板之透明連接端子與電子零件之電極端子的預定間隔，一起形成感光性樹脂之樹脂成分交聯密度依高度方向不同的突起電極。因此，由於可與突起電極形成同時地一起形成電子零件與安裝基板之連接，故可以低成本且高效率地製作電子零件安裝結構體。
圖式簡單說明
第1圖係顯示本發明第1實施型態之電子零件安裝結構體之構造的截面概念圖。
第2A圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2B圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2C圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2D圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2E圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第3圖係顯示本發明第2實施型態之電子零件安裝結構體之構造的截面概念圖。
第4A圖係說明本發明第2實施型態之電子零件安裝結構體之電子零件之電極端子配置的圖。
第4B圖係說明本發明第2實施型態之電子零件安裝結構體之電子零件之電極端子配置的圖。
第5A圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第5B圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第5C圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第6A圖係顯示本發明第2實施型態之電子零件安裝結構體製造方法之其他例子的截面概念圖。
第6B圖係顯示本發明第2實施型態之電子零件安裝結構體製造方法之其他例子的截面概念圖。
第7A圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第7B圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第7C圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第8A圖係顯示本發明第4實施型態之電子零件安裝結構體之構造與其製造方法的截面概念圖。
第8B圖係顯示本發明第4實施型態之電子零件安裝結構體之構造與其製造方法的截面概念圖。
第9A圖係顯示本發明第5實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第9B圖係顯示本發明第5實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10A圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10B圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10C圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第11圖係說明本發明第7實施型態之導電性凸塊之構造的截面圖。
第12A圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第12B圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第12C圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第13A圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13B圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13C圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13D圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第14A圖係說明本發明第7實施型態之導電柱之形成方法的截面圖。
第14B圖係說明本發明第7實施型態之導電柱之形成方法的截面圖。
第15A圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第15B圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第15C圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第16A圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
第16B圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
第16C圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
 實施發明之最佳型態
以下，參照圖示說明本發明之實施型態。另外，在以下之實施型態中，對於同一零件賦予同一符號而進行說明。
(第1實施型態)
第1圖係顯示本發明第1實施型態之電子零件安裝結構體之構造的截面概念圖。
如第1圖所示，電子零件安裝結構體1具有之構造係以突起電極13連接具有複數電極端子10a之電子零件10、及在與電極端子10a相對的位置具有連接端子12a之安裝基板12。此時，電極端子10a與連接端子12a係透過突起電極13而藉由熔接或接觸而進行連接。
又，突起電極13係至少包含導電性填料13a及感光性樹脂13b而形成。此外，突起電極13具有感光性樹脂13b之樹脂成分交聯密度於突起電極13之高度方向上為不同的構造。另外，在本實施型態中，在樹脂成分交聯密度較低部分131b，導電性填料13a間會互相熔接，而在樹脂成分交聯密度較高部分131a，導電性填料13a則會互相接觸，藉由由上述構造所形成的突起電極13，來連接電子零件10之電極端子10a與安裝基板12之連接端子12a。
在本實施型態中，將突起電極13設置於電子零件10之電極端子10a上，而感光性樹脂13b之樹脂成分交聯密度係沿著突起電極13之高度方向，從電極端子10a附近之樹脂成分交聯密度較高部分131a往樹脂成分交聯密度較低部分131b呈連續性的不同密度。
藉此，由於突起電極13之樹脂成分交聯密度較低部分131b係多孔質且具有柔軟性的構造因而具有緩衝性，故可緩和安裝時之壓接步驟所產生之加壓力而導致的應力。又，由於可輕易地以較低加壓力而使突起電極13變形，故可確實地進行連接，並且可防止因電子零件等之加壓而產生的破損等。
又，在本實施型態中，更在電子零件10與安裝基板12之間設有絕緣性樹脂層12b。藉此，由於可以絕緣性樹脂層12b保護並固接突起電極13之連接部分周圍，故可提升抗濕性等可信賴性。又，藉由提升電子零件10與安裝基板12的接著強度，可大幅提高抗衝擊性或抗落下性等可信賴性。
另外，雖未圖示，但也可設置異方性導電樹脂層以代替絕緣性樹脂層12b。藉此，可得到與絕緣性樹脂層12b同樣的效果，並且可連接突起電極13之形成周圍之連接端子12a與電極端子10a之間，因此可藉由連接面積的擴大效果而更降低連接阻抗。
在此，電子零件10係包含例LSI晶片等高密度積體電路之半導體元件或大容量記憶元件的機能元件。另外，電子零件10之電極端子10a係在絕緣保護膜10b下，例如露出於可配置區域凸塊地形成圖案之配線(未圖示)一部分的開口部，例如設置成於Al電極上形成Ni緩衝層(未圖示)者。此時，可使用Au、Cu等與焊料之附著性高的金屬來作為電極端子材料，也可適當地使用Ti、Cr、W等來作為緩衝層的金屬。
又，安裝基板12之連接端子12a係設置於例如醯胺、玻璃環氧樹脂等多層基板上，以Au、Ni、Cu等金屬所形成的配線(未圖示)之一部分。
在此，除了樹脂基材以外，也可使用陶瓷基材或單結晶矽基材等而作為安裝基板2之基材。又，也可使用包含有由形成於透明基材表面上之透明導電性薄膜所形成之連接端子的透明基板。
又，突起電極13係由例如感光性環氧系樹脂等之感光性樹脂13b所構成，該感光性樹脂13b係包含由例如Sn－Ag－In系焊料合金等低熔點焊料粒子所構成之導電性填料13a者。而且，感光性樹脂13b係樹脂成分交聯密度於突起電極13之高度(連接)方向上為不同，且在樹脂成分交聯密度較低部分131b，導電性填料13a間在安裝步驟時會互相熔接而金屬化。此外，互相熔接而金屬化之導電性填料13a會與連接端子12a之界面焊接而電氣性地連接。又，在樹脂成分交聯密度較高部分131a，導電性填料13a之間至少會相接觸而電氣性地與電極端子10a連接，並且與電極端子10a之界面會因為較高的樹脂成分交聯密度而以較高的附著強度進行接著固定。
藉由上述，由於突起電極13之樹脂成分交聯密度係於高度(連接)方向上為不同，故在後述之電子零件安裝結構體之製造方法中，可以較低之加壓力進行壓接。結果，藉由降低或吸收電子零件10與安裝基板12連接時的應力，可實現電子零件10之破損或特性變化等較少、且具優異可信賴性的電子零件安裝結構體1。
在此，也可使用包含有選自於Sn－Ag－In系合金、Sn－Pb系合金、Sn－Ag系合金、Sn－Ag－Bi系合金、Sn－Ag－Bi－Cu系合金、Sn－Ag－In－Bi系合金、Zn－In系合金、Ag－Sn－Cu系合金、Sn－Zn－Bi系合金、In－Sn系合金、In－Bi－Sn系合金及Sn－Bi系合金之至少1種焊接合金者，來作為導電性填料13a。
藉此，由於導電性填料13a係低熔點之焊料合金粒子，故可防止因連接時加熱而使感光性樹脂13b惡化變差。
又，除了感光性環氧系樹脂以外，也可使用包含感光性聚醯亞胺系樹脂及感光性丙烯酸系樹脂、硫醇系樹脂內之1種的感光性樹脂，來作為感光性樹脂13b。藉此，可使用例如光造型法而有效率地形成任意形狀且細微的突起電極13。另外，雖未圖示，但也可在感光性樹脂13b中含有氣囊。此時，氣囊在因為加熱而將空氣從感光性樹脂13b中趕出時，會形成空洞等，而得到更具有多孔質且柔軟之構造的突起電極13。藉此，可更加吸收安裝時之應力，而降低電子零件10等之損傷。
又，雖未圖示，感光性樹脂13b在樹脂中也可含有平均粒徑宜在10.0μm以下之Au(金)、Cu(銅)、Pt(鉑)或Ag(銀)粒子或1.0μm以下之金屬粒子。此時，藉由固有阻抗較小的金屬或細微的金屬粒子而擴大接觸面積，可更降低感光性樹脂中、特別是樹脂成分交聯密度較高部分131a之導電性填料間的接觸阻抗或固有阻抗。
另外，在本實施型態中，雖說明在樹脂成分交聯密度較高部分的導電性填料間進行接觸導通連接，但並不限於此。例如，即使在樹脂成分交聯密度較高部分，也可有至少一部分之導電性填料互相熔接。藉此，可更降低連接阻抗。
又，在本實施型態中，係說明在電子零件10之電極端子10a上設置突起電極13之例，但並不限定於此。例如，也可將突起電極13設置於安裝基板12之連接端子12a上，也可得到同樣的效果。
又，在本實施型態中，係說明突起電極13由導電性填料13a與感光性樹脂13b所構成之例，但並不限定於此。例如，也可於突起電極13表面使用鍍覆法，設置例如鍍金或金屬奈米膏等導電性皮膜。藉此，可更降低突起電極13之電阻。
以下，使用第2A~2E圖，詳細說明本發明第1實施型態之電子零件安裝結構體的製造方法。
第2A~2E圖係顯示本發明第1實施型態之電子零件安裝結構體之構造的截面概念圖。與第1圖相同之構成元件，附加同樣符號而進行說明。
另外，本發明之電子零件安裝結構體之製造方法係由以下步驟所構成：突起電極形成步驟，係至少在電子零件之電極端子上或安裝基板之連接端子上形成突起電極者；及連接步驟，係透過突起電極連接電極端子與連接端子者。
因此，以下以電子零件之電極端子上形成突起電極的情形為例進行說明。首先，詳細說明突起電極形成步驟。
如第2A圖所示，容器31中包含有例如90%重量份之Sn－3.0Ag－0.5Cu系焊料合金粒子(熔點為220℃)等的導電性填料(未圖示)。例如填充由感光性環氧系樹脂等所構成的感光性樹脂液33。然後，其中使設置於平台(未圖示)之電子零件10之電極端子10a以預定間隔H與容器31之底面31a相對，而浸漬於感光性樹脂液33中。此時，容器31之底面31a係由例如可透射過紫外光或可視光之例如石英等無機材料或聚對苯二甲酸乙二酯、丙烯酸等有機材料所構成。另外，為了提昇離型性，也可塗布矽油、矽系、氟系等離型劑。
另外，上述係說明由焊料合金粒子所構成之導電性填料的含有率約為90%，但並不限定於此。例如，宜為50%~95%重量份之範圍，若小於50%重量份，則會提高凸塊電極的電阻，而若大於95%重量份，則1次可堆積的厚度會變薄，而會增加積層次數。又，感光性樹脂液33可混合反應性稀釋劑或光起始劑、寡聚合物、單體、分散劑、溶媒等。又，感光性樹脂33也可混合使用氣囊，藉此可使感光性樹脂在樹脂硬化時容易多孔質化。又，藉由增加反應性稀釋劑或溶劑，當未交聯成分增加時，可易於多孔質化。又，也可混合使用碳奈米管或矽奈米管等橡膠狀有機填料，藉此在樹脂硬化後也可提升彈力。
在上述狀態下，使用例如液晶單元二維地配置之透射型、以透明基板34c夾住液晶層34b而構成的液晶面板等作為光罩34，將對應於電子零件10之電極端子10a的預定區域之感光性樹脂液33進行曝光。另外，在圖示中，未圖示構成液晶面板之至少2片偏光板或聚光鏡或電極等。
然後，曝光係將驅動訊號電壓施加於液晶面板之預定液晶單元，通過以預定形狀在預定位置開啟之開口部34a，以一定或連續性地增減能量地照射可使感光性樹脂液硬化、具有例如紫外光或可見光等預定波長的光。此時，一面移動感光性樹脂液中之電子零件或安裝基板，一面照射光。例如，以一定光能進行曝光時，宜一面依序加速移動速度一面進行，而以一定速度進行移動時，則宜一面依序降低光能一面進行。例如，一面照射光照度3mW/mm2 30秒、一面以1μm/s的速度抬升，結果可形成50μm×50μm、高度50μm的突起電極。
藉由上述曝光方法，可形成感光性樹脂液33之聚合度於突起電極之高度方向上為不同的突起電極。例如，在第2A圖中，形成從電子零件10之電極端子10a表面附近的感光性樹脂液33約70%聚合度之高感光性樹脂部30a，從電極端子10a表面依照高度(圖示中為下方)方向而遠離，聚合度隨著連續性地降低，而在容器31之底面31a附近形成感光性樹脂液33約30%聚合度的低感光性樹脂部30b。藉此，相對於高度方向，形成感光性樹脂聚合度連續性地不同之突起電極前軀體30。
在上述步驟中，藉由使用液晶面板作為光罩，即使對於電極端子之形狀或位置、個數不同的電子零件，無須更換光罩也可任意地自由變更開口部。又，關於光罩之開口部，藉由活用液晶之顯示位階(例如256位階)，不在周邊部留白而使用灰階，可減少因散射光產生之多餘硬化，而可使突起電極之邊緣呈流線型。
又，由於感光性樹脂液33係在由電子零件10與容器31之底面31a夾住的狀態下進行光硬化，故無須接觸空氣，可使用容易受氧抑制影響的自由基硬化系感光性樹脂。
接著，如第2B圖所示，顯像去除殘存於電子零件10之感光性樹脂液33的未曝光部33c。
然後，如第2C圖所示，將包含有導電性填料13a、由聚合度於高度方向上為不同的感光性樹脂部所形成的突起電極前軀體30以200℃進行加熱，使其中之反應性稀釋劑或溶媒等揮發成分揮發。此時，因為聚合度的不同，聚合度較高的感光性樹脂部30a、聚合度較低的感光性樹脂部30b之樹脂成分或揮發成分的揮發量會不同。結果，會形成構成突起電極前驅體30之感光性樹脂部的樹脂成分交聯密度於前述高度方向上為連續性地不同的樹脂成分交聯密度較低部分131b至樹脂成分交聯密度較高部分131a。而且，至少在樹脂成分交聯密度較低部分131b附近，會因為感光性樹脂成分等的揮發，在導電性填料間等處形成空隙，而呈多孔質狀態。
藉由上述步驟，可在電子零件10之電極端子10a上形成例如圓筒狀之突起電極13，該突起電極13係包含導電性填料13a，且具有感光性樹脂之樹脂成分交聯密度連續性地不同之樹脂成分交聯密度較高部分131a至樹脂成分交聯密度較低部分131b者。另外，在本實施型態的情況下，電極端子10a側附近為樹脂成分交聯密度較高部分，且突起電極13之前端部分為樹脂成分交聯密度較低部分而呈多孔質化。此時，係多孔質化區域不明確而呈連續性多孔質化狀態變化者。
以下，詳細說明連接步驟。
首先，如第2D圖所示，使形成有突起電極13之電子零件10與安裝基板12之連接端子12a相對，透過突起電極13使電極端子10a與連接端子12a對位。此時，宜在對位步驟之前，在形成有連接端子12a之安裝基板12的面上，塗布絕緣性樹脂而形成絕緣性樹脂層12b。又，也可為異方性導電樹脂層或異方性導電樹脂片等。
接著，如第2E圖所示，壓接形成有突起電極13之電子零件10及安裝基板12中之至少一者，以導電性填料13a之焊料的熔融溫度(例如約220℃)以上之240℃加熱60秒。另外，為了除去焊接表面之氧化膜，也可在氮或氫氣環境中進行。在前述壓接時，藉由突起電極13之多孔質且樹脂成分交聯密度較低部分131b的變形，可吸收或緩和來自於兩基板方向之壓接應力，而以較低加壓力實現壓接。又，藉由加熱，在突起電極13之至少多孔質且樹脂成分交聯密度較低部分131b，由於導電性填料13a之密度較高，因此會熔接而金屬化。然後，金屬化後之導電性填料13a會與安裝基板12之連接端子12a的界面焊接。
又，突起電極13之感光性樹脂13b的樹脂成分交聯密度較高部分131a，導電性填料13a間會互相接觸或部分熔接，並且由於樹脂成分密度較高，故可以較大的附著強度連接電子零件10之電極端子10a。
藉由上述，透過感光性樹脂之樹脂成分交聯密度於高度方向上連續性地不同的突起電極13，可以較低的加壓力連接電子零件10之電極端子10a與安裝基板12之連接端子12a。
然後，在連接步驟之後，以例如120℃、30分之條件使介於電子零件10與安裝基板12之間的絕緣性樹脂層12b熱硬化，連接固定電子零件10與安裝基板12。例如，在電子零件之突起電極數為100個時，藉由加壓力500g重的加壓，可確保1個突起電極之連接阻抗值為20mΩ以下。又，反覆對安裝結構體施行－40℃ 30分/85℃ 30分的熱衝擊試驗，結果在1000次循環後也可確保連接阻抗值為20mΩ以下。
藉此，由於在電子零件與安裝基板之間隙形成絕緣性樹脂，故可保護突起電極之連接部分的周圍，並且可更提高剝離強度，而大幅提升耐衝擊性或抗落下性。
根據本實施型態，在構成突起電極之感光性樹脂的樹脂成分交聯密度較低部分，可以較低加壓力進行安裝，並且藉由多孔質構造吸收加壓時之應力，可提升連接可性賴性，並且有效率地防止電子零件的破損等。又，連接時，由於感光性樹脂之樹脂成分交聯密度較低部分的導電性填料會互相熔接而金屬化，而樹脂成分交聯密度較高部分的導電性填料會互相接觸，故可減少連接阻抗。此外，藉由樹脂成分交聯密度較高部分，可提升與安裝基板或電子零件的附著強度，而可實現剝離強度較高的電子零件安裝結構體。又，由於藉由光造型法，可以感光性樹脂形成細微的突起電極，故可高生產性、低成本實現更可對應於窄間距化之電子零件安裝結構體。
另外，本實施型態雖以突起電極形成為圓柱狀之例進行說明，但並不限定於此。例如，也可為圓柱狀、角柱狀、圓錐狀、角錐狀、圓錐柱狀、角錐柱狀或筒狀。
又，在本實施型態中所說明之例雖為在對位步驟前，在具有電極端子之電子零件的面上或具有連接端子之安裝基板的面上塗布形成絕緣性樹脂，並在連接步驟後，使絕緣性樹脂硬化而接著固定電子零件與安裝基板，但並不限定於此。例如，也可在連接步驟後，於電子零件與安裝基板之間填充硬化絕緣性樹脂，而接著固定電子零件與安裝基板，也可得到同樣的效果。
又，在本實施型態中，雖說明在電子零件與安裝基板之間形成絕緣性樹脂，但並不限於此。例如，也可在對位步驟前，在具有電極端子之電子零件的面上或具有連接端子之安裝基板的面上設置異方性導電樹脂片，並在連接步驟，一面壓接異方性導電樹脂片一面使之硬化，而接著固定電子零件與安裝基板。藉此，可得到與絕緣性樹脂層同樣的效果，且異方性導電樹脂片中之導電粒子可吸收基板的翹曲。
又，在本實施型態中，係說明於電子零件之電極端子上形成突起電極者，但也可在安裝基板之連接端子上形成，也可得到同樣的效果。
(第2實施型態)
第3圖係顯示本發明第2實施型態之電子零件安裝結構體之構造的截面概念圖。另外對於與第1圖同樣的構成要件，附加同樣的符號而進行說明。
亦即，在第3圖中，係以感光性樹脂之樹脂成分交聯密度於高度方向上為不同的複數層而構成突起電極，此點與第1圖不同。又，以下以在構成突起電極之複數層內，至少與電極端子相接之第1層的厚度(高度)因電極端子之配置位置而不同的例子進行說明，但也可為相同。
如第3圖所示，本發明第2實施型態之電子零件安裝結構體2的構造為：透過突起電極43連接具有複數電極端子10a、101a之電極零件10與在與電極端子10a、101a相對位置具有連接端子12a之安裝基板12。而且，突起電極43係由至少含有導電性填料13a與感光性樹脂43b之樹脂成分交聯密度於突起電極43的高度(連接)方向上為不同的複數層所構成。例如，如第3圖所示，以感光性樹脂43b之樹脂成分交聯密度較高層的第1層431a與樹脂成分交聯密度較低層的第2層432b等2層形成突起電極43。另外，以下說明2層構造之突起電極，但並不限定於此，也可為3層以上的複數層。
又，當因為電子零件10之電極端子10a的位置，而使電極端子101a之高度(h2)與其他電極端子10a之高度(h1)不同時，至少使構成突起電極43之與電極端子101a相接的第1層431a之厚度形成得例如較薄，使第1層431a與電極端子101a的總高度為同樣高度。然後，在第1層431a上形成第2層432b。亦即，即使對於具有不同高度h1、h2的電極端子10a、101a，也可藉由調整由複數層所構成的突起電極43的高度而以同樣高度設置。而且，藉由與第1實施型態同樣的形成方法，至少形成突起電極43多孔質化的第2層432b。
藉此，即使在電極端子之高度(厚度)不同時，也可容易形成具有均一高度的突起電極。又，至少具有多孔質且樹脂成分交聯密度較低之第2層432b的突起電極43，可吸收壓接加熱時的應力，而可以較低的加壓力進行連接。
另外，在本實施型態中，係以第1層作為樹脂成分交聯密度較高層而第2層作為樹脂成分交聯密度較低層而設置成層狀的例子進行說明，但並不限定於此。例如，也可將第1層作為樹脂成分交聯密度較低層、第2層作為樹脂成分交聯密度較高層等為層狀之具有任意樹脂成分交聯密度的構造。藉此，可得到同樣的效果。又，為3層構造的情況下，將第1層、第3層作為交聯密度較低的層，第2層作為交聯密度較高的層，可得到同樣的效果。
又，如第4A圖所示，在區域凸塊構造之LSI晶片等的電子零件10中，也可因例如外圍之電子端子102與內部之電極端子103而改變突起電極之第1層的厚度，在外圍的電極端子102將樹脂成分交聯密度較低層的厚度設置地較厚。此外，如第4B圖所示，也可在例如電子零件10之4個角落，設置面積不同的樹脂成分交聯密度較低層之虛設凸塊104。
藉此，在壓接具有大面積之電子零件時容易產生的中央附近與周邊之應力差，可藉由第1層較厚的突起電極或面積不同的突起電極平衡性佳且均一地吸收掉，故更可防止電子零件的破損或提升連接的可信賴性。
又，在本實施型態中，係說明使用1個電子零件之例，但並不限於此。例如，也可對於具有彼此高度不同之電極端子的電子零件或厚度不同的電子零件，調整而形成突起電極之高度以使全體厚度相等，將該等之複數者積層或並列而配置，而安裝於1片安裝基板。藉此，可一次地將電子端子高度或厚度不同的電子零件緩和壓力並進行安裝。
又，在本實施型態中，係說明使用電極端子之高度相同的基板之例，但也可於電極端子高度不同之具有段差的基板，藉由配合基板高度而形成突起電極，而可緩和應力而進行安裝。
以下，詳細說明本發明第2實施型態之電子零件安裝結構體2的製造方法。
第5A~5C圖係顯示本發明第2實施型態之電子零件安裝結構體2之製造方法的截面概念圖。對於與第2A~2E圖同樣的構成要件，附加同樣符號而進行說明。
第5A~5C圖係突起電極形成步驟包含以感光性樹脂之樹脂成分交聯密度於高度方向上為層狀地不同而形成複數層的步驟，此外，電子零件之電極端子高度依配置位置而有一部分不同等點，與第1圖之電子零件10不同。首先，詳細說明突起電極形成步驟。
如第5A圖所示，在容器51中，填充包含有例如80%重量份之Sn－Ag－Cu系焊料合金粒子等導電性填料(未圖示)之例如由感光性環氧樹脂等所構成的感光性樹脂液33。然後，其中使設置於平台(未圖示)之電子零件10的電極端子10a依預定間隔T1與容器51之底面51a相對，並浸漬於感光性樹脂液33中。此時，容器51之底面51a係由例如紫外光或可見光可透射過之例如石英等無機材料或聚酯對苯二甲酸酯等有機材料所構成。
在上述狀態下，從容器51之底面51a透過形成於光罩54之液晶面板的第1開口部54a，照射較強光(具有相當於感光性樹脂從70%硬化至100%的能量)而進行曝光，在複數電極端子10a、101a上一起形成感光性樹脂聚合度較高的第1層331a。此時，構成突起電極之聚合度較高的第1層331a之厚度分別在不同高度(厚度)之電極端子10a、101a上，形成成為相同平面狀之高度。
接著，如第5B圖所示，在感光性樹脂液33中，透過平台從底面51a以預定距離T2抬起形成有聚合度較高之第1層331a的電子零件10。然後，透過設置於同樣為液晶面板之光罩54的第2開口部54b，照射較弱光(具有相當於感光性樹脂從30%硬化至70%的能量)，使聚合度較高之第1層331a上的感光性樹脂液33曝光。
藉此，在感光性樹脂聚合度較高之第1層331a上，一起形成感光性樹脂聚合度較低之第2層332b。
接著，雖未圖示，顯像去除包含導電性填料之感光性樹脂液33的未曝光部分。
然後，如第5C圖所示，將包含導電性填料13a、聚合度於高度方向上不同之複數層的感光性樹脂以約100℃進行加熱，使其中之反應性稀釋劑或溶媒等揮發成分揮發。此時，因為聚合度的不同，感光性樹脂聚合度較高之第1層331a與聚合度較低之第2層332b的樹脂成分或揮發成分的揮發量會不同。結果，在電極端子10a形成由感光性樹脂之樹脂成分交聯密度較高的第1層431a與樹脂成分交聯密度較低的第2層432b所構成的突起電極43。然後，至少感光性樹脂聚合度較低之第2層332b會因為揮發而在導電性填料間形成空隙，以呈多孔質化之狀態成為樹脂成分交聯密度較低的第2層432b。
藉由上述步驟，在電子零件10之電極端子10a上，形成突起電極43，該突起電極43係包含導電性填料13a、並具有感光性樹脂之樹脂成分交聯密度較高的第1層431a與樹脂成分交聯密度較低的第2層432b者。
然後，藉由與第1實施型態同樣的連接步驟，透過突起電極43連接高度不同的電極端子10a、101a與連接端子12a，而製作電子零件安裝結構體2。
另外，在上述中，係說明突起電極為2層的構造，但並不限定於此，也可為3層以上的構造。
又，在上述中，在各層改變光能的強度而進行形成，但並不限定於此，例如，也可改變一定的光能照射時間或焦點位置、波峰波長而進行曝光。
根據本實施型態，可以感光性樹脂之樹脂成分交聯密度於高度方向上為不同的複數層形成突起電極。而且，藉由樹脂成分交聯密度較低而為多孔質構造，可以較低加壓力進行安裝，並且可緩和加壓時的應力。結果，可提升連接可信賴性並且可有效率地防止電子零件的破損。
又，即使電極端子之高度(厚度)不同，也可輕易地形成均一高度的突起電極。
另外，雖以電子零件側之電極端子的高度來進行說明，但在基板側之電極高度不同時(例如有段差的情況)，也可以改變突起電極的高度來進行對應。
以下，使用第6A與6B圖來說明本發明第2實施型態之電子零件安裝結構體製造方法之其他例。
第6A與6B圖係顯示本發明第2實施型態之電子零件安裝結構體製造方法之其他例子的截面概念圖。另外，對於與第5A~5C圖相同的構造元件，附加同樣符號而進行說明。
亦即，第6A與6B圖係在使用收納可形成突起電極之感光性樹脂的容器底面作為以液晶面板所形成的光罩此點上，與第5A~5C圖不同，其他構造皆相同。
如第6A圖所示，在供給感光性樹脂液33之容器61的底面61a設置液晶面板，使用前述液晶面板作為光罩64，而在電子零件之電極端子上形成突起電極。而且，設置於底面61a之光罩64係二維地配置至少以2片透明基板640c夾住液晶層640b之液晶單元的透射型液晶面板，藉由施加於液晶面板之驅動訊號電壓，可電氣性地控制光透射過之第1開口部64a的形狀或位置，並透過電腦將二維圖像資訊顯示於液晶面板。
而且，與第5A圖所說明之突起電極形成步驟一樣，將包含導電性填料之感光性樹脂液33供給於容器61內。而且，使其中設置於平台(未圖示)之電子零件10的電極端子10a以預定間隔T1與容器61之底面61a相對，浸漬於感光性樹脂液33中。
在上述狀態下，透過以作為容器61之底面61a的光罩64之液晶面板所形成的第1開口部64a，照射較強光(具有相當於感光性樹脂液從70%硬化至100%的能量)而進行曝光。藉此，在複數電極端子10a、101a上一起形成感光性樹脂聚合度較高之第1層331a。此時，在不同高度(厚度)之電極端子10a、101a上，分別形成構成突起電極之聚合度較高的第1層331a之厚度呈相同平面狀的高度。
接著，如第6B圖所示，在感光性樹脂液33中，從作為底面61a之光罩64透過平台將形成聚合度較高之第1層331a的電子零件10抬起預定距離T2。然後，藉由光罩64之第2開口部64b，照射較弱光(具有相當於感光性樹脂液從30%硬化至70%的能量)，使聚合度較高之第1層331a上的感光性樹脂液33曝光。
藉此，在感光性樹脂之聚合度較高的第1層331a上，一起形成感光性樹脂之聚合度較低的第2層332b。
接著，雖未圖示，顯像除去包含導電性填料之感光性樹脂液33的未曝光部分。
然後，雖未圖示，與第5C圖之步驟一樣，使突起電極中未聚合之感光性樹脂或揮發成分(溶媒、反應性稀釋劑)加熱汽化，形成樹脂成分交聯密度較高的第1層431a與樹脂成分交聯密度較低的第2層432b。此時，至少樹脂成分交聯密度較低的第2層432b會因為加熱而多孔質化。
藉由上述步驟，在電子零件10之電極端子10a上，形成突起電極43，該突起電極43係包含導電性填料13a且感光性樹脂之樹脂成分交聯密度不同的第1層431a與第2層432b者。
然後，藉由與第1實施型態相同的步驟，透過突起電極43連接高度不同的電極端子10a、101a與連接端子12a而製作電子零件安裝結構體2。
根據本實施型態之其他例，由於容器之底面係由液晶面板所構成之光罩兼用，故無須石英等高價之透明構件。又，由於可直接使光罩之開口部與電子零件之電極端子對位，故可提高精準度、更降低因透明構件等所引起的散射，故可易於對應更細微且窄間距化。
(第3實施型態)
第7A~7C圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。與第2圖相同之構成元件，附加同樣符號而進行說明。
亦即，第3實施型態中，在一面使電子零件沈降於感光性樹脂液中而一面形成突起電極此點上，與第2實施型態為不同者。
首先，如第7A圖所示，將包含有例如90%重量份之Sn－Ag－In系焊料合金粒子等導電性填料(未圖示)的例如由感光性環氧系樹脂液等所構成之感光性樹脂液33，供給至容器71中。然後，其中將設置於平台(未圖示)之電子零件10的電極端子10a浸漬於感光性樹脂液33中，且為從感光性樹脂液33之液面至預定間隔t1的位置。
在上述狀態下，在容器71中從感光性樹脂液33之液面側，透過形成於作為光罩74之液晶面板的第1開口部74a，照射較強光(具有相當於感光性樹脂液從70%硬化至100%的能源)而進行曝光，在複數電極端子10a上一起形成感光性樹脂聚合度較高的第1層336a。
接著，如第7B圖所示，在感光性樹脂液33中，將形成有聚合度較高之第1層336a的電子零件10依預定距離t2沈降於感光性樹脂液33中。然後，從光罩74之第2開口部74b，照射較弱光(具有相當於感光性樹脂液從30%硬化至70%之能量)而將聚合度較高之第1層336a上的感光性樹脂33進行曝光。
藉此，在聚合度較高之第1層336a上，一起形成聚合度較低的第2層337b。
接著，雖未圖示，將包含導電性填料之感光性樹脂液33的未曝光部進行顯像去除。
然後，雖未圖示，與第5C圖之步驟一樣，將包含導電性填料13a、聚合度於高度方向上為不同之複數層的感光性樹脂以約100℃進行加熱，使其中之反應性稀釋劑或溶媒等揮發成分揮發。此時，因為聚合度的不同，感光性樹脂聚合度較高之第1層336a與聚合度較低之第2層337b的樹脂成分或揮發成分的揮發量會不同。結果，會在電極端子10a上形成具有感光性樹脂63b之樹脂成分交聯密度較高的第1層631a與樹脂成分交聯密度較低的第2層632b的突起電極63。而且，至少感光性樹脂聚合度較低之第2層337b會在因為揮發而在導電填料間等形成空隙而多孔質化的狀態下，成為第2層632b。
接著，如第7C圖所示，藉由與第2實施型態一樣的連接步驟，透過突起電極63連接電極端子10a與連接端子12a。而製作電子零件安裝結構體3。
根據本實施型態，可得到與第2實施型態同樣的效果，並且容器無須為透明構件，又，由於無須於底面形成光罩，故可藉由廉價的製造設備，以低成本製作突起電極或電子零件安裝結構體。
另外，在上述第2及第3實施型態中，雖以2層構造之感光性樹脂所構成之突起電極為例而進行說明，但並不限定於此，例如，也可反覆進行升高步驟與曝光步驟複數次，而形成聚合度不同的複數層。藉此，由於可任意形成樹脂成分交聯密度不同的複數層，故可形成對應於所需加壓力而可自由調整應力吸收的突起電極。結果，可更有效率地防止電子零件的破損或特性變化等產生。
又，在上述第2與第3實施型態中，雖以光罩之第1開口部與第2開口部的形狀(大小)不同之例來進行說明，但並不限定於此，例如，即使光罩之第1開口部與第2開口部的形狀相等、或與上述實施型態為相反關係皆可，可任意進行。藉此，可實現一種擴大連接面積而連接阻抗較低、剝離強度較高的電子零件安裝結構體。
(第4實施型態)
第8A與8B圖係顯示本發明第4實施型態之電子零件安裝結構體之構造與其製造方法的截面概念圖。另外，與第1圖相同之構成元件，附加同樣符號而進行說明。
亦即，第8A與8B圖在突起電極係由複數突起電極所構成此點與第1圖不同。
如第8A圖所示，在例如電子零件10之電子零件10a上，以複數之突起電極部830構成突起電極83。而且，各突起電極部830至少具有導電型填料13a與感光性樹脂83b，並且感光性樹脂83b係形成為例如於高度(連接)方向上，從樹脂成分交聯密度較高部分831a至樹脂成分交聯密度較低部分831b而連續性地不同者。並且，在至少樹脂成分交聯密度較低部分831b，具有多孔質構造而在導電性填料13a間具有間隙。
藉由前述構造，由於可以多孔質且柔軟的複數突起電極部進行連接，故不容易產生連接不良而可進行可信賴性高的連接。此外，藉由複數突起電極部，可容易因為壓接時的加壓力而變形，並且藉由較低加壓力進行壓接，可得到更不容易產生電子零件之破損或特性變化的可信賴性優異的電子零件安裝結構體。
以下，使用第8A與8B圖說明本發明第4實施型態之電子零件安裝結構體的製造方法。首先，使用第8A圖，說明突起電極形成步驟。
如第8A圖所示，在電子零件10之電極端子10a上，在電子零件10之1個電極端子10a的區域範圍內，例如圖示中所示，至少形成2個以上配置4個突起電極83的突起電極部830。另外，形成方法與第1實施型態一樣，故予以省略。在此，突起電極部830係至少由導電性填料13a與感光性樹脂83b所構成，而感光性樹脂83b係從樹脂成分交聯密度較高部分831a至多孔質且樹脂成分交聯密度較低部分831b而連續變化形成。
然後，透過由複數突起電極部830所構成之突起電極83，使電子零件10之電極端子10a與安裝基板12之連接端子12a相對而對位。
接著，如第8B圖所示，與第1實施型態之連接步驟一樣，將突起電極83形成於電極端子10a上之電子零件10及安裝基板12中至少一者進行壓接加熱。藉此，透過突起電極83連接電極端子10a與連接端子12a，而製作電子零件安裝結構體4。
根據本實施型態，可藉由具有多孔質且柔軟之構造的複數突起電極部，而實現以更低加壓力之連接。
(第5實施型態)
第9A與9B圖係顯示本發明第5實施型態之電子零件安裝結構體之製造方法的截面概念圖。另外，與第7A~7C圖相同之構成元件，附加同樣符號而進行說明。
亦即，第9A與9B圖係在突起電極形成步驟中，對於突起電極之高度方向，透過光罩之開口部聚光於焦點位置而照射於感光性樹脂，而形成於突起電極之高度方向上為不同的感光性樹脂聚合度此點上，與第7A~7C圖不同。
首先，如第9A圖所示，在容器71中，供給感光性樹脂液33，該感光性樹脂液33係包含例如90%重量份之Sn－Ag－In系焊接合金粒子等導電性填料(未圖示)、由例如感光性環氧系樹脂液等所構成者。然後，其中將設置於平台(未圖示)之電子零件10的電極端子10a浸漬於感光性樹脂液33中，且從感光性樹脂液33之液面直到相當於突起電極高度之預定間隔t3的位置為止。
在上述狀態下，如第9B圖所示，在容器71中，從感光性樹脂液33之液面側，透過以作為光罩34之液晶面板所形成的開口部94a，以光學系統聚光，例如使可見光以電子零件之厚度中央部附近為焦點而聚集，上述可藉由例如縮小曝光等方法而偏移焦點位置來進行。然後，藉由照射一定之光能(具有相當於感光性樹脂液從70%硬化至100%之能量)的可見光而進行曝光，可在複數之電極端子10a上一起形成感光性樹脂聚合度於高度(厚度)方向上不同的突起電極。此時，構成突起電極之焦點附近的感光性樹脂，由於光能密度較高，故聚合度較大，而聚合度會依相對於焦點的距離而依序變小。
藉此，可在例如電子零件10之電極端子10a，形成具有從聚合度較高之感光性樹脂部931a依序至聚合度較低之感光性樹脂部931b的突起電極的形狀。
接著，雖未圖示，與第1實施型態同樣的方法，在電極端子10a形成感光性樹脂之樹脂成分交聯密度於高度方向上為連續性不同的突起電極93。此時，至少在聚合度較低之感光性樹脂部931b附近，藉由揮發可在導電性填料等之間形成空隙而成為多孔質化的狀態。
然後，藉由與第1實施型態同樣的連接步驟，透過突起電極93連接電極端子10a與連接端子12a，而製作電子零件安裝結構體。
根據本實施型態，可在固定電子零件之位置的狀態下，於突起電極之高度方向上連續地形成感光性樹脂的樹脂成分交聯密度。因此，可簡化製造設備，而以低成本製作電子零件安裝結構體。
(第6實施型態)
第10A~10C圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。對於與第7A~7C圖同樣的構成元件，附加同樣符號進行說明。
亦即，第10A~10C圖係依預定距離配置包含由形成於透明基材表面上之透明導電薄膜所構成之連接端子的安裝基板、及設置於對應連接端子之位置之電極端子的電子零件，在電子零件與安裝基板間供給包含導電性填料之感光性樹脂，從與安裝基板相對於電子零件之面為相反側之面，透過光罩之開口部，一面變化光強度一面照射光，而形成連接端子與電極端子間之感光性樹脂的聚合度於高度方向上為不同的突起電極，前述各點與上述各實施型態不同。另外，以下之連接步驟等與上述各實施型態一樣，故省略說明。
首先，如第10A圖所示，使用包含有由形成於例如玻璃基板等透明基材與其表面上之例如ITO等透明導電性薄膜所構成的連接端子112a的透明安裝基板112，來作為安裝基板。
然後，透過平台(未圖示)依預定間隔t4，配置安裝基板112之連接端子112a與設置於對應於其之相對位置的電子零件10之電極端子10a，至少在電子零件10與安裝基板112之間，浸漬於包含導電性填料之感光性樹脂液33中。
此外，從與透明安裝基板112相對於電子零件10之面為相反側的面，透過由液晶面板所構成之光罩34的開口部104a，一面依序改變光強度，一面照射例如可見光，將感光性樹脂液33進行曝光，此時，連接端子112a與電極端子10a間之感光性樹脂液33內，連接端子112a上之感光性樹脂液33會聚合，依序於高度方向上聚合的區域進行成長。但是，由於感光性樹脂液含有導電性填料，故在一定光能的情況下，所聚合之高度方向區域的成長會變慢。例如，連接端子112a與電極端子10a之間隔較寬時，便可能無法形成突起電極而進行連接的情況。
因此，如第10B圖所示，透過光罩34之開口部104a，依序增加光強度而進行曝光照射，使感光性樹脂液33於高度方向上至電極端子10a之界面為止進行感光性樹脂液的聚合，而形成突起電極。此時，與第1實施型態一樣，從安裝基板之連接端子至電子零件之電極端子，形成感光性樹脂之聚合度不同的突起電極的形狀。
接著，雖未圖示，將包含導電性填料之感光性樹脂液33之未曝光部分顯像去除。
然後，雖未圖示，與第5C圖之步驟一樣，將包含有導電性填料13a、聚合度於高度方向上為不同之感光性樹脂113b以約100℃進行加熱，使其中之反應性稀釋劑或溶媒等揮發成分進行揮發。此時，因為聚合度的不同，聚合度較高之感光性樹脂1031a與聚合度較低之感光性樹脂1031b，該等之樹脂成分或揮發成分之揮發量會不同。結果，由感光性樹脂113b之樹脂成分交聯密度較高部分1131a與樹脂成分交聯密度較低部分1131b所構成的突起電極113，會形成於電極端子10a與連接端子112a之間。而且，至少在樹脂成分交聯密度較低部分1131b附近，會因為揮發而在導電性填料間等形成空隙而成為多孔質狀態。
接著，如第10C圖所示，藉由與第2實施型態一樣的連接步驟，透過突起電極113連接電極端子10a與連接端子112a而製作電子零件安裝結構體5。此時，在突起電極113之多孔質且樹脂成分交聯密度較低部分1131b，可熔接導電性填料，而與電極端子10a之界面焊接。另一方面，在連接端子112a之樹脂成分交聯密度較高部分1131a，導電性填料13a會互相接觸、或一部分熔接，而與突起電極113連接。
根據本實施型態，由於安裝基板與電子零件之連接與突起電極之形成為同時間進行，故具優異的生產性。又，由於不會產生突起電極的高度參差不齊，故可更降低壓接時的加壓力而進行連接。
另外，在上述各實施型態中，係以使用由液晶面板所構成的光罩為例而進行說明，但並不限於此，例如，也可交換具有固定開口部之光罩或具有不同開口部形狀之光罩來進行製造。此時，雖需要光罩交換等多餘的步驟，但也可以簡易方法進行同樣的曝光。
又，在上述各實施型態中，雖以使用光罩進行光照射之例來進行說明，但並不限定於此，例如，也可不使用光罩而藉由雷射掃描來照射預定區域。
(第7實施型態)
以下，使用第11圖，說明本發明第7實施型態之突起電極的構造。另外，本實施型態之突起電極係同樣可利用於上述第1實施型態至第6實施型態之電子零件安裝結構體中。因此，以下雖特別對於設置於電路基板等安裝基板之連接端子的突起電極構造進行詳細說明，但半導體元件等電子零件之電極端子的情形也相同。又，由於透過本實施型態之突起電極而連接以外的電子零件安裝結構體之其他構成要件皆為相同，故省略說明。
第11圖係說明本發明第7實施型態之突起電極之構造的截面圖。
如第11圖所示，突起電極203係形成於設置在例如玻璃環氧基板等安裝基板201之表面的連接端子202上。此時，連接端子202具有例如在Cu等表面有0.1μm~0.3μm之Au薄膜化的構造或在Cu表面預塗焊料的構造。
並且，突起電極203之構造包含：具有柔軟性之導電柱204，係包含例如焊料粒子等導電性填料206與感光性樹脂207者；及導電金屬層205，係導電性填料206熔融被覆於導電柱204及連接端子202之表面的導電性被膜者。
在此，由於導電柱204係以導電性填料206與感光性樹脂207所構成，故具有較焊接凸塊或金凸塊等彈性率較小而具有柔軟性。例如，相對於金凸塊時之瞬間硬度為60~90，本實施型態之突起電極的瞬間硬度為5~30左右。而且，突起電極之瞬間硬度可藉由導電性填料206與感光性樹脂207之材料構成、混合比或硬化光量、時間等而任意設定。又，藉由被覆突起電極203之導電金屬層205，可得到較高的導電性。另外，導電金屬層205之厚度雖為任意，但宜形成為可確保導電柱204柔軟性的厚度，例如0.1μm~5μm左右。
另外，在第11圖中，係以具有半球狀截面之突起電極203為例進行說明，但如以下詳述之形成方法，導電柱204可以光造型法形成，故可形成為任意形狀，例如，如第12A~12C圖所示，可形成為具有高樣態之形狀、螺旋狀、ㄈ字形重疊的形狀等。
因此，在將半導體元件(未圖示)安裝於本實施型態中具有突起電極203之安裝基板201而形成電子零件安裝結構體時，藉由導電柱204及導電金屬層205之柔軟性，可吸收安裝時之按壓力，而可以較低加壓力進行安裝。結果，可事先防範安裝基板201或半導體元件的破損而可有效率地進行安裝。此外，由於可藉由突起電極203之變形而吸收因安裝基板201之翹曲或變形而引起的突起電極203高度不同，故可確保較高的連接可信賴性。
以下，使用第13A~16C圖，說明本實施型態之突起電極形成方法。
首先，使用第13A~13D圖概略說明突起電極之形成方法，以第14A~14B圖詳細說明導電柱之形成方法，以第15A~15C說明導電金屬層之形成方法，並且以第16A~16C圖說明剩餘的導電性糊的除去方法。
第13A~13D圖係模式性地說明導電性凸塊203之形成方法的截面圖。
如第13A圖所示，在設有複數連接端子202之安裝基板201的上面，載置作為接著劑的感光性樹脂221，以及例如由焊接粒子所構成之導電性填料222作為主成分、更含有對流產生劑223的感光性導電樹脂組成物(以下稱為「導電性糊」)224。
接著，如第13B圖所示，使用後述之光造型法，形成導電柱204。亦即，將液晶光罩225配置成與導電性糊224相對，並將液晶光罩225之開口部226配合於與安裝基板201之連接端子202對應的位置。然後，透過液晶光罩225之開口部226，以圖中之箭號所示般將例如紫外光照射於導電性糊224，使導電性糊224中之感光性樹脂221在連接端子202上依序硬化，形成導電柱204。此時，一般在導電柱204的外表面，導電性填料222會露出或以感光性樹脂221之薄膜形成為薄膜狀態。
接著，如第13C圖所示，將安裝基板201加熱至導電性填料222熔融的溫度，例如150℃左右的溫度。此時，添加於導電性糊224中之對流產生劑223會沸騰或分解而產生氣體223a。
然後，隨著溫度上升，導電性糊224之黏度會下降，並且藉由對流產生劑223沸騰或分解而產生的氣體223a，導電性糊224內會產生如圖示中箭號所示的對流。此時，藉由對流所產生的運動能，會促進導電性糊224流動，熔融後之導電性填料222會介由導電性填料206自己集合於形成在連接端子202上之導電柱204的周圍。藉此，一面與露出於導電柱204表面之導電性填料206濕接合，一面形成由焊料所構成之導電金屬層205並成長。結果，導電柱204之至少外表面會形成具有導電金屬層205之突起電極203。另外，有時也不限於導電柱204之外表面，例如在導電柱204中之對流產生劑223因為加熱而在導電柱204形成氣體之穿透孔等，有時在前述穿透孔也會形成金屬層。
此時，與形成導電金屬層無關的導電性填料由於在安裝基板之電極端子以外的區域，與例如被覆電極端子以外之電路基板的抗蝕劑等的浸潤性較小，故導電性填料間因為表面張力而合體，而以某種程度的大小殘存在導電性糊中。
因此，如第13D圖所示，使導電金屬層205成長所需厚度(例如1μm)後，使用例如乾冰(Dry Ice Corporation之註冊商標)洗淨法除去殘存於突起電極203以外之安裝基板201上的導電性糊224。另外，乾冰洗淨法係使用第16A~16C圖進行說明，例如使粉狀的乾冰228衝擊於導電性糊224而進行除去。
藉由以上步驟，在安裝基板201上之連接端子202上形成如第11圖所示之由導電柱204與導電金屬層205所構成之突起電極203。
在此，使用實施型態1所示之材料作為導電性填料206、222。又，對流產生劑223可使用蠟、異丙醇、丁基卡必醇、丁基卡必醇醋酸酯、α－品醇、乙二醇等。此外，加熱時進行分解而產生氣體之分解型氣體產生劑可使用碳鈉鋁石、偏硼酸胺、碳酸氫鈉、硼酸等。
以下，參照第14A與14B圖，詳細說明構成本發明第7實施型態之突起電極203的導電柱204之形成方法。另外，在第14A與14B圖中，對於與第13A~13D圖為同樣部分附加同樣符號。
如第14A圖所示，將導電性糊224置入例如由外周壁231a與底部231b所構成之容器231中，直到至少可浸漬安裝基板201之連接端子202的表面以上的高度為止。另外，容器231之底部231b係可穿透過將導電性糊224硬化之紫外光227的例如石英等透明構件所構成。
接著，將具有與安裝基板201之連接端子202對應而開口之開口部226的液晶光罩225，配置於容器231底部231b的下方。在前述狀態下，透過液晶光罩225之開口部226，將紫外光從底部231b照射至連接端子202上之導電性糊224。
然後，藉由照射開始時通過開口部226a之紫外光227，使位於連接端子202與底部231b間之導電性糊224硬化。此時，將已裝設安裝基板201之平台(未圖示)升高至上方，並且藉由使液晶光罩225之開口部226例如連續性地變窄，而形成截面狀為梯形的硬化部204a。
接著，如第14B圖所示，在紫外光227之照射中，一面將安裝基板201升高至上方，一面使液晶光罩225之開口部如開口部226b般連續性地變窄。然後，藉由堆積硬化截面狀為梯形之硬化部204b，形成如第11圖所示之例如為半球狀之導電柱204。
另外，導電柱204之形狀可藉由例如安裝基板201之升高速度及開口部226之面積等形狀控制，如第12A~12C圖般將導電柱204之樣態或形狀進行任意調整。藉此，可使導電柱204之形狀為例如圓柱狀、圓錐狀或角柱狀等任意形狀。此時，開口部226之形狀及面積可藉由施加於由形成為矩陣狀之複數液晶單元所構成之液晶光罩的電壓，來進行電氣性的控制。
又，在液晶光罩之開口部，若活用液晶之顯示位階(例如256位階)，則可減少由散射光所引起的多餘硬化，而可使導電柱的邊緣圓滑。
又，在本實施型態中，在除了安裝基板201之連接端子202的面，以例如抗蝕劑形成保護層229，但即使沒有形成保護層，也可同樣進行導電柱204的形成。
以下，使用第15A~15C圖詳細說明在藉由光造型法形成之導電柱204表面形成導電金屬層205的方法。
首先，第15A圖顯示在形成如第14C圖所示之導電柱204後，從置入導電性糊224之容器231取出安裝基板201的狀態。此時，導電柱204在因照射紫外光而硬化之感光性樹脂207中，例如焊料粒子等之導電性填料206會聚集、以彼此部分接觸的狀態固化，並且在導電柱204表面，導電性填料206之一部分會露出來。而且在安裝基版201上及導電柱204之外表面上會附著液體狀的導電性糊224。
接著，如第15B圖所示，加熱安裝基板201，使作為導電性填料206之焊料粒子上升至熔融溫度。藉此，導電柱204以外區域之導電性填料222的黏度會降低，導電性填料206會流動於導電性糊224中。此外，導電性糊224中之對流產生劑223會沸騰或分解而產生氣體223a。藉此，會產生以圖示中之箭號所示的對流，攪拌導電性糊224。然後，藉由攪拌或熱等，會促進流動中之熔融導電性填料222向導電柱204之外表面集合。此時，安裝基板201上之導電柱204會藉由光照射形成已固化的狀態。因此，已熔融之導電性填料222的流動會在導電柱204的周圍被抑制。結果，露出於導電柱204表面之導電性填料206會一面捕捉已熔融的導電性填料222一面浸潤接合。然後，由焊料所構成之導電金屬層205會形成於導電柱204的表面。此時，對流產生劑223沸騰或汽化的溫度或分解而產生氣體的溫度宜在焊料粒子等導電性填料之熔度以上。
另外，所產生之氣體223a在使導電性糊224流動後，從導電性糊224排出至外部。因此，有時會藉由在導電柱204內之氣體223a，於導電柱204形成氣體223a的穿透路徑。
接著，如第15C圖所示，結束加熱步驟，並且在安裝基板201之連接端子202的面，形成導電柱204周圍以導電金屬層205所包覆之突起電極203。此時，在突起電極203以外之安裝基板201上，殘存導電性填料222一部分之導電性糊224會以硬化或半硬化的狀態殘留。
然後，殘存在安裝基板204上之導電性糊224藉由以下所說明之乾冰洗淨法除去。
以下，使用第16A~16C圖，說明作為除去殘存導電性糊224之方法之一例的乾冰洗淨法。
第16A~16C圖係模式性地說明乾冰洗淨法的截面圖。
首先，如第16A圖所示，為了除去形成於安裝基板201之連接端子202上之突起電極203以外的殘存導電性糊，將乾冰261噴射至安裝基板201的表面。此時，乾冰261會從噴嘴(未圖示)呈粒狀或塊狀藉由壓縮空氣噴射，而與導電性糊224相衝擊。藉此，在導電性糊224產生微裂262，乾冰261會浸入導電性糊224與安裝基板201之界面。在此，為了不使乾冰261浸入突起電極203中，調整噴射能等，並且藉由導電金屬層205阻止其侵入。
接著，如第16B圖所示，到達安裝基板201之面的乾冰261會汽化而激烈膨脹。然後，藉由前述膨脹263，構成導電性糊224之感光性樹脂221的成分或焊料粒子所形成的導電性填料222會從安裝基板201剝離、飛散。
然後，如第16C圖所示，可製作在突起電極203以外之區域未殘存導電性糊的安裝基板201。
藉由前述方法，可洗淨過去使用溶劑等之濕式洗淨法或使用電漿等之物理洗淨法難以洗淨的細微間距之突起電極間。結果，可製作具有可有效防止因殘存物所引起之絕緣阻抗降低或經時變化之突起電極203的安裝基板201。
又，由於無須習知濕式洗淨法之乾燥步驟，故可簡化步驟，並且即使在半導體元件上形成突起電極時，也可減少對半導體元件造成的損傷。
另外，關於乾冰之噴射，除了壓縮空氣外，還可使用氮氣、碳酸氣體等。
此外，在本實施型態中，由於可在密閉且無夾雜氧的條件下進行紫外光照射之導電性糊硬化反應，故可使用因夾雜氧而容易產生驟冷的感光性樹脂。
另外，在本實施型態中，係說明在安裝基板201之連接端子202上形成導電柱204的情形，但並不限於此，例如，也可使用半導體元件代替安裝基板201。此時，也可以形成係基板上之半導體晶圓的狀態形成複數半導體元件，而可大幅提昇生產性。
產業上利用之可能性
根據本發明之電子零件安裝構造體與其製造方法，可以較低之加壓力進行壓接連接，又，具有可細微且窄間距地形成突起電極的極大效果。結果，可使用於行動電話、行動式數位機器或數位家電機器等追求薄型或小型化的電子零件等的安裝領域。
1、2、3、4、5．．．電子零件安裝結構體
131a、831a、1131a．．．樹脂成分交聯密度較高部分
10．．．電子零件
131b、831b、1131b．．．樹脂成分交聯密度較低部分
10a、101a、102、103．．．電極端子
10b．．．絕緣保護膜
30．．．突起電極前軀體
12、112、201．．．安裝基板
30a、931a、1031a．．．聚合度高的感光性樹脂
12a、112a、202．．．連接端子
12b．．．絕緣性樹脂層
30b、931b、1031b．．．聚合度低的感光性樹脂
13、43、63、83、93、113、203．．．突起電極
31、51、61、71、231．．．容器
13a、206、22．．．導電性填料
31a、51a、61a．．．底面
13b、43b、63b、83b、113b、207、221．．．感光性樹脂
33．．．感光性樹脂液
33c．．．未曝光部
34、54、64、74．．．光罩
225．．．液晶罩
34a、94a、104a、226、226a、226b．．．開口部
227．．．紫外光
228、261．．．乾冰
34b、640b．．．液晶層
229．．．保護層
34c、640c．．．透明基板
231a．．．外周壁
54a、64a、74a．．．第1開口部
231b．．．底部
54b、64b、74b．．．第2開口部
262．．．微裂
104．．．虛設凸塊
263．．．膨脹
204．．．導電柱
331a、336a．．．聚合度較高之第1層
204a、204b．．．硬化部
332b、337b．．．聚合度較低之第2層
205．．．導電金屬層
431a、631a．．．第1層
223．．．對流產生劑
432b、632b．．．第2層
223a．．．氣體
830．．．突起電極部
224．．．感光性導電樹脂組成物(導電性糊)
T1．．．預定間隔
T2．．．預定距離
第1圖係顯示本發明第1實施型態之電子零件安裝結構體之構造的截面概念圖。
第2A圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2B圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2C圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2D圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第2E圖係顯示本發明第1實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第3圖係顯示本發明第2實施型態之電子零件安裝結構體之構造的截面概念圖。
第4A圖係說明本發明第2實施型態之電子零件安裝結構體之電子零件之電極端子配置的圖。
第4B圖係說明本發明第2實施型態之電子零件安裝結構體之電子零件之電極端子配置的圖。
第5A圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第5B圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第5C圖係顯示本發明第2實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第6A圖係顯示本發明第2實施型態之電子零件安裝結構體製造方法之其他例子的截面概念圖。
第6B圖係顯示本發明第2實施型態之電子零件安裝結構體製造方法之其他例子的截面概念圖。
第7A圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第7B圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第7C圖係顯示本發明第3實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第8A圖係顯示本發明第4實施型態之電子零件安裝結構體之構造與其製造方法的截面概念圖。
第8B圖係顯示本發明第4實施型態之電子零件安裝結構體之構造與其製造方法的截面概念圖。
第9A圖係顯示本發明第5實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第9B圖係顯示本發明第5實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10A圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10B圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第10C圖係顯示本發明第6實施型態之電子零件安裝結構體之製造方法的截面概念圖。
第11圖係說明本發明第7實施型態之導電性凸塊之構造的截面圖。
第12A圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第12B圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第12C圖係顯示本發明第7實施型態之導電性凸塊之構造之其他例的截面圖。
第13A圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13B圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13C圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第13D圖係模式性地說明本發明第7實施型態之導電性凸塊之形成方法的截面圖。
第14A圖係說明本發明第7實施型態之導電柱之形成方法的截面圖。
第14B圖係說明本發明第7實施型態之導電柱之形成方法的截面圖。
第15A圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第15B圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第15C圖係說明本發明第7實施型態之導電金屬層之形成方法的截面圖。
第16A圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
第16B圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
第16C圖係模式性地說明本發明第7實施型態之乾冰洗淨法的截面圖。
1．．．電子零件安裝結構體
10．．．電子零件
10a．．．電極端子
10b．．．絕緣保護膜
12．．．安裝基板
12a．．．連接端子
12b．．．絕緣性樹脂層
13．．．突起電極
13a．．．導電性填料
13b．．．感光性樹脂
131a．．．樹脂成分交聯密度較高部分
131b．．．樹脂成分交聯密度較低部分

Claims (18)

  1. 一種電子零件安裝結構體，係包含有：設有複數電極端子的電子零件；及在與前述電極端子相對之位置設有連接端子的安裝基板，並透過設置於前述電極端子上或前述連接端子上之突起電極連接前述電極端子與前述連接端子者，又，前述突起電極至少含有導電性填料及感光性樹脂，且前述感光性樹脂之樹脂成分交聯密度於前述突起電極之高度方向上是不同的，且在前述樹脂成分交聯密度較低的部分，前述導電性填料熔接在一起，而在前述樹脂成分交聯密度較高的部分則使前述導電性填料互相接觸，以連接前述電極端子與前述連接端子。
  2. 如申請專利範圍第1項之電子零件安裝結構體，其中前述樹脂成分交聯密度於前述突起電極之高度方向上連續性地不同。
  3. 如申請專利範圍第1項之電子零件安裝結構體，其中前述突起電極係由前述感光性樹脂之前述樹脂成分交聯密度不同的複數層所構成。
  4. 如申請專利範圍第3項之電子零件安裝結構體，其中前述複數層中，至少與前述電極端子相接之第1層的厚度係因前述電極端子之配置位置而不同。
  5. 如申請專利範圍第1項之電子零件安裝結構體，其中前 述突起電極係由複數突起電極部所構成者。
  6. 如申請專利範圍第1項之電子零件安裝結構體，其中前述突起電極係於表面設有導電性薄膜者。
  7. 一種電子零件安裝結構體之製造方法，包含有：突起電極形成步驟，係於電子零件之電極端子上或安裝基板之連接端子上形成突起電極者；及連接步驟，係透過前述突起電極連接前述電極端子與前述連接端子者，且前述突起電極形成步驟包含有以下步驟：將含有導電性填料之感光性樹脂供給至前述電子零件或前述安裝基板的表面；將對應於前述電極端子或前述連接端子之位置的前述感光性樹脂曝光，使前述感光性樹脂之聚合度形成在前述突起電極之高度方向上為不同者；除去前述感光性樹脂之未曝光部；及使前述感光性樹脂之至少前述聚合度較低的部分多孔質化，而前述連接步驟包含有以下步驟：對於形成有前述突起電極之前述電子零件或前述安裝基板，透過前述突起電極使前述電極端子及前述連接端子進行對位；及壓接加熱前述電子零件及前述安裝基板中至少一者，以連接前述電極端子與前述連接端子。
  8. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述突起電極形成步驟包含使前述感光性樹脂 之前述聚合度形成為在前述突起電極之高度方向上為連續性地不同的步驟。
  9. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述突起電極形成步驟包含形成前述感光性樹脂之前述聚合度不同之複數層的步驟。
  10. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述連接步驟包含前述突起電極之前述多孔質化後之樹脂成分交聯密度較低部分的前述導電性填料互相熔接，並且使前述樹脂成分交聯密度較高部分的前述導電性填料互相接觸的步驟。
  11. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述突起電極形成步驟包含有以下步驟：將含有前述導電性填料之前述感光性樹脂供給於至少底面可透過光的容器，並使前述電極端子與前述底面相對且設置預定間隔地將形成有前述電極端子之前述電子零件浸漬於前述感光性樹脂中；從前述容器之底面透過光罩之第1開口部進行曝光，在前述電極端子上形成前述感光性樹脂聚合度較大的第1層；將前述電子零件從前述底面升高預定距離；及透過前述光罩之第2開口部進行曝光，在前述第1層上形成前述感光性樹脂聚合度較小的第2層。
  12. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述突起電極形成步驟包含有以下步驟： 將含有前述導電性填料之前述感光性樹脂供給於容器，並使前述電極端子與前述感光性樹脂之表面相對且設置預定間隔地將形成有前述電極端子之前述電子零件浸漬於前述感光性樹脂中；從前述感光性樹脂之表面透過光罩之第1開口部進行曝光，在前述電極端子上形成前述感光性樹脂聚合度較大的第1層；使前述電子零件於前述感光性樹脂中沈降預定距離；及透過前述光罩之第2開口部進行曝光，在前述第1層上形成前述感光性樹脂聚合度較小的第2層。
  13. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，其中前述突起電極形成步驟包含有以下步驟：在形成有前述電極端子之前述電子零件上，供給含有前述導電性填料之前述感光性樹脂至與前述突起電極高度相同之厚度；及透過光罩之開口部將聚光於預定焦點深度之光照射於前述感光性樹脂，在前述電極端子上形成前述感光性樹脂之聚合度在高度方向上不同的前述突起電極。
  14. 一種電子零件安裝結構體之製造方法，包含有以下步驟：依預定間隔配置安裝基板與電子零件，並在前述電子零件與前述安裝基板之間供給含有導電性填料之感光性樹脂，且前述安裝基板含有由形成於透明基材表面 上之透明導電性薄膜所構成的連接端子，而前述電子零件係在與前述連接端子對應之位置設有電極端子者；從前述安裝基板相對於前述電子零件之面的相反側的面，透過光罩之開口部，一面連續地變化光強度一面照射光，以形成前述連接端子與前述電極端子間之前述感光性樹脂之聚合度在高度方向上不同的突起電極；除去前述感光性樹脂之未曝光部；使前述感光性樹脂之至少前述聚合度較低的部分多孔質化；及壓接加熱前述電子零件及前述安裝基板之至少一者，以連接前述電極端子與前述連接端子。
  15. 如申請專利範圍第7或14項之電子零件安裝結構體之製造方法，更包含有在前述連接步驟後，在前述電子零件與前述安裝基板之間填充絕緣性樹脂並使之硬化的步驟。
  16. 如申請專利範圍第7項之電子零件安裝結構體之製造方法，更包含有以下步驟：在前述對位步驟前，在形成有前述電極端子之前述電子零件的面上或形成有前述連接端子之前述安裝基板的面上，更形成絕緣性樹脂或異方性導電樹脂；及在前述連接步驟後，更使前述絕緣性樹脂或前述異方性導電樹脂硬化，而接著固定前述電子零件與前述安裝基板。
  17. 如申請專利範圍第11至14項中任1項之電子零件安裝結 構體之製造方法，係使用二維地配置有液晶單元之透射型液晶面板作為前述光罩，並藉由施加於前述液晶面板之驅動訊號電壓，電氣性地控制前述開口部的大小及前述開口部的位置。
  18. 如申請專利範圍第13項之電子零件安裝結構體之製造方法，係使用液晶面板作為前述光罩，將穿透前述液晶面板之光像縮小投影後，照射於前述感光性樹脂。
TW096144760A 2006-11-28 2007-11-26 Electronic component mounting structure and manufacturing method thereof TWI413196B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006319838A JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法
JP2006323380A JP4702271B2 (ja) 2006-11-30 2006-11-30 導電性バンプの形成方法

Publications (2)

Publication Number Publication Date
TW200834770A TW200834770A (en) 2008-08-16
TWI413196B true TWI413196B (zh) 2013-10-21

Family

ID=39467718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144760A TWI413196B (zh) 2006-11-28 2007-11-26 Electronic component mounting structure and manufacturing method thereof

Country Status (5)

Country Link
US (1) US8120188B2 (zh)
KR (1) KR101079946B1 (zh)
CN (1) CN101542705B (zh)
TW (1) TWI413196B (zh)
WO (1) WO2008065926A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP5125915B2 (ja) * 2008-09-09 2013-01-23 大日本印刷株式会社 導電性バンプ付き基板シート製造方法
US7977160B2 (en) * 2009-08-10 2011-07-12 GlobalFoundries, Inc. Semiconductor devices having stress relief layers and methods for fabricating the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5572007B2 (ja) * 2010-05-26 2014-08-13 パナソニック株式会社 電子装置およびその製造方法
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
EP2550928B1 (de) * 2011-07-25 2017-03-01 Ivoclar Vivadent AG Dentalofen mit einemTrocknungssensor
JP6222909B2 (ja) * 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
US8816500B2 (en) * 2012-12-14 2014-08-26 Infineon Technologies Ag Semiconductor device having peripheral polymer structures
JP6205184B2 (ja) * 2013-06-17 2017-09-27 オリンパス株式会社 電子部品実装構造体
JP6762871B2 (ja) * 2013-06-24 2020-09-30 ルミレッズ ホールディング ベーフェー 平坦化によってはんだパッド形態差を低減する方法
CN109119412B (zh) * 2013-12-02 2022-05-31 日亚化学工业株式会社 发光装置及其制造方法
WO2015083366A1 (ja) 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光ユニット、発光装置及び発光ユニットの製造方法
JP6112422B2 (ja) * 2014-03-12 2017-04-12 住友電装株式会社 コネクタのための異物除去方法及びその装置
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN108206140B (zh) * 2016-12-19 2020-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
JP7129793B2 (ja) 2018-03-06 2022-09-02 シャープ株式会社 接合装置
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
KR20210032479A (ko) * 2018-11-05 2021-03-24 엔오케이 가부시키가이샤 도전성 부재의 제조 방법
US20200185345A1 (en) * 2018-12-07 2020-06-11 Nanya Technology Corporation Semiconductor device
KR20210085325A (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법
DE102020107240A1 (de) * 2020-03-17 2021-09-23 Nanowired Gmbh Kompositverbindung zweier Bauteile

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2005303181A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd バンプ形成装置およびバンプ形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252197A (ja) 1990-02-28 1991-11-11 Nec Corp 半田印刷方法
JPH043992A (ja) 1990-04-20 1992-01-08 Nec Corp 半田印刷方法
JPH0521519A (ja) 1991-07-16 1993-01-29 Sharp Corp 半導体装置
JPH0590269A (ja) 1991-09-27 1993-04-09 Seiko Epson Corp 突起電極の構造および突起電極の形成方法
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JPH05326524A (ja) 1992-05-26 1993-12-10 Fujitsu Ltd 半田バンプ形成方法
JPH08191072A (ja) 1995-01-11 1996-07-23 Kokusai Electric Co Ltd 薄膜回路素子の端子電極構造
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
EP1091399A4 (en) * 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001217281A (ja) 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP4729963B2 (ja) 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2005303181A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd バンプ形成装置およびバンプ形成方法

Also Published As

Publication number Publication date
US8120188B2 (en) 2012-02-21
CN101542705B (zh) 2011-10-12
KR101079946B1 (ko) 2011-11-04
TW200834770A (en) 2008-08-16
CN101542705A (zh) 2009-09-23
WO2008065926A1 (fr) 2008-06-05
US20100052189A1 (en) 2010-03-04
KR20090069337A (ko) 2009-06-30

Similar Documents

Publication Publication Date Title
TWI413196B (zh) Electronic component mounting structure and manufacturing method thereof
US5783465A (en) Compliant bump technology
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
TWI715734B (zh) 半導體裝置之製造方法、覆晶型半導體裝置之製造方法、半導體裝置及覆晶型半導體裝置
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US8119449B2 (en) Method of manufacturing an electronic part mounting structure
JP3827569B2 (ja) 微細パターン接続用回路部品およびその形成方法
US7993984B2 (en) Electronic device and manufacturing method
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
KR101610326B1 (ko) 플립 칩 마이크로 범프 제조방법
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
US7928566B2 (en) Conductive bump, method for manufacturing the conductive bump, semiconductor device and method for manufacturing the semiconductor device
JP4702271B2 (ja) 導電性バンプの形成方法
JP2018085412A (ja) 貫通電極基板及びその製造方法
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP7348857B2 (ja) 半導体装置の製造方法
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2003086632A (ja) 半導体装置及びその製造方法並びに封止用樹脂

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees