JP2009295704A - 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 - Google Patents

導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 Download PDF

Info

Publication number
JP2009295704A
JP2009295704A JP2008146413A JP2008146413A JP2009295704A JP 2009295704 A JP2009295704 A JP 2009295704A JP 2008146413 A JP2008146413 A JP 2008146413A JP 2008146413 A JP2008146413 A JP 2008146413A JP 2009295704 A JP2009295704 A JP 2009295704A
Authority
JP
Japan
Prior art keywords
bump
conductive
resin
alloy
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008146413A
Other languages
English (en)
Inventor
Shozo Ochi
正三 越智
Kazuya Atokawa
和也 後川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008146413A priority Critical patent/JP2009295704A/ja
Priority to US12/477,227 priority patent/US20090301771A1/en
Publication of JP2009295704A publication Critical patent/JP2009295704A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】低い加圧力で、容易に変形するとともに、NCFなどの接着樹脂層を容易に貫通する導電性バンプとその形成方法およびそれを用いた電子部品実装構造体を提供することを目的とする。
【解決手段】電子部品12の電極13上に形成される導電性バンプ11であって、導電性バンプ11が、第1樹脂と第1導電フィラーよりなる第1バンプ14と、第1バンプ14上に設けられた第2樹脂と第2導電フィラーよりなる第2バンプ15とから構成され、低い加圧力で、容易に変形する導電性バンプ11を実現する。
【選択図】図1

Description

本発明は、半導体素子の電極端子または回路基板の接続端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子の電極端子を回路基板上の接続端子に高い接続信頼性を備えて実装することができる導電性バンプとその形成方法およびそれを用いた電子部品実装構造体に関する。
近年、携帯電話やノートパソコン、デジタルビデオカメラなどに代表される携帯用電子機器の小型化、高機能化を実現するための技術開発が急速に進んでいる。
この技術開発を支える主要な電子部品は半導体素子であり、半導体素子の薄型および高密度化のために配線ルールの微細化や電極端子の多ピン化が著しく進展している。それに伴って、半導体素子の絶縁層に対しても低誘電率化(Low−k化)が要求され、絶縁層としてp−SiOCや有機ポリマーなどのポーラスな層が用いられてきている。そのような状況において、半導体素子を実装基板にフリップチップ実装する際に用いるバンプに対しても厳しい要求がなされるようになってきた。
従来、各種回路基板上に、例えば半導体素子などの電子部品を高密度実装する技術として、フリップチップ実装技術がある。通常のフリップチップ実装は、例えばLSIなどの半導体素子に形成された電極端子上に、例えば約150μm径のはんだや金などの金属バンプをあらかじめ形成し、半導体素子を圧接・加熱して回路基板の接続端子とフェイスダウンボンディングにより接続し実装するものである。
特に、著しい多ピン化に対応するために、半導体素子の回路形成面全体にバンプを形成するエリアバンプ方式と呼ばれる方法が採用されている。しかし、実装時において、回路基板の実装エリア全体の反りに対応するために高アスペクト比のバンプが要求される。例えば、電極端子数が5000個を超えるような次世代LSIを回路基板に実装する場合、100μm以下の狭ピッチに対応し、かつ高アスペクトのバンプ形成が必要となる。しかし、現在のはんだバンプ形成技術では、これらの要求に対応することが難しい。そのため、現状ではバンプ形成技術として、めっき法やスクリーン印刷法などを採用している。しかし、めっき法は狭ピッチのバンプ形成には適するものの、工程が複雑で生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いるため狭ピッチ化と高アスペクト化の両方を満足するバンプ形成は困難とされている。
また、エリアバンプ方式では、半導体素子の電極端子直下に脆弱な誘電体やトランジスタなどの回路が配置されている。そのため、金属バンプを介して実装する場合、圧接時の加圧力により半導体素子の回路形成面や絶縁層に大きな応力が加わる。特に、ポーラスで脆弱な誘電体層の絶縁膜を有する半導体素子では、誘電体層の破壊や半導体素子の割れなどが発生するおそれや、応力により半導体素子特性が変動するなどの問題がある。
その問題を回避するために、近年、LSIチップの電極端子や回路基板の接続端子上に、バンプを選択的に形成する技術が提案されている。これらの技術は、微細なバンプの形成に適するとともに、バンプの一括形成が可能であるため生産性に優れ、次世代LSIの回路基板への実装技術として注目されてきている。
具体的には、必要とするバンプと同じ大きさのくぼみを設けた突起形成板に導電性樹脂を印刷、充填して硬化した後、同じ導電性樹脂を介して薄膜回路素子の接続端子に接着してバンプを形成する技術が開示されている(例えば、特許文献1参照)。
また、半導体素子と配線基板との接続時において、コストの上昇を招く樹脂封止工程を排除するために、半導体チップの電極パッド上にマスクを介してはんだペーストを堆積、硬化し、尖端を有するバンプを形成する方法が開示されている(例えば、特許文献2参照)。
さらに、エリアバンプを有する半導体素子を実装する場合、回路基板の実装エリア全体に高い平面度が要求される。そこで、低い平面度の回路基板を使用するために、電極バンプを弾性率の異なる下段バンプと上段バンプの2層から形成する技術が開示されている(例えば、特許文献3参照)。
また、はんだ粒を感光性樹脂に含有した、はんだ粒感光性樹脂を塗布した半導体素子の所定の箇所を露光、現像することにより、はんだバンプを形成する方法が開示されている(例えば、特許文献4参照)。これにより、はんだ粒が樹脂内に分散した構造のはんだバンプを生産性よく形成でき、また、半導体素子をクランパにより配線基板に押し付けて、はんだバンプで接続できるとしている。
特開平8−191072号公報 特開平11−135549号公報 特開2001−189337号公報 特開平5−326524号公報
上記各特許文献に示された導電性バンプは、導電フィラーを含有させた導電性ペーストを、マスクを介してスクリーン印刷により形成するため、その表面は平坦面または表面張力による曲面を有している。このとき、非導電性フィルム(以下、「NCF」と記す場合がある)を介して半導体素子を回路基板上に実装する電子部品実装構造体においては、導電性バンプによりNCFを貫通して回路基板の接続電極と接続しなければならない。そのため、一般に、NCFを貫通するためには半導体素子と回路基板とを高い加圧力で圧接する必要がある。
しかしながら、高機能化のために低誘電率の脆弱な誘電体層を有する半導体素子などは、実装時の圧接により破壊や破損を生じるなどの課題がある。さらに、高い加圧力で圧接するため、導電性バンプの形状を維持して安定な接続を実現することが困難である。
また、特許文献2の金属バンプは、先の尖った先端によって接着材層を貫通して配線基板に圧着して電気的に接続するものである。しかし、金属バンプを介して、配線基板と半導体素子を圧着する場合、金属バンプを圧接により変形させるには、樹脂を含む導電性バンプと比べて大きな加圧力が必要となる。その結果、脆弱な誘電体層を有する半導体素子などは、圧接時の応力により半導体素子の破壊や破損の発生がさらに増加するなどの課題がある。また、金属バンプは変形しにくいため、平面精度の低い配線基板に実装する場合、金属バンプの尖端部の変形量に応じた接続面積に対応する接続抵抗に、ばらつきを生じやすいという課題がある。
本発明は上記の課題を解決するためになされたもので、低い加圧力で、容易に変形するとともに、NCFなどの接着樹脂層を容易に貫通する導電性バンプとその形成方法およびそれを用いた電子部品実装構造体を提供することを目的とする。
上述したような目的を達成するために、本発明は、電子部品の電極上に形成される導電性バンプであって、導電性バンプが、第1樹脂と第1導電フィラーよりなる第1バンプと、第1バンプ上に設けられた第2樹脂と第2導電フィラーよりなる第2バンプとから構成されている。
さらに、第2バンプの少なくとも表面に複数の突起部を有する。
さらに、第2バンプの突起部の形状を角錐形、円錐形、台形および四角形のいずれかであってもよい。
さらに、第2バンプを第1バンプ上に複数個独立して設けてもよい。
これらにより、実装時に低い加圧力で絶縁樹脂層(NCF)を貫通できるとともに、形状の安定性に優れた導電性バンプを実現できる。
さらに、第2導電フィラーには、鱗片状フィラーおよび球状フィラーの少なくともいずれか1種を含有している。これにより、導電性バンプの形状や構造に対応して、最適な電気的接続性などを有する導電性バンプを実現できる。
さらに、第1導電フィラーは、少なくとも球状フィラーを含有している。これにより、第1バンプの形成時に導電性樹脂ペーストの印刷特性を向上するとともに、低抵抗の第1バンプを備えた導電性バンプを実現できる。
さらに、第1樹脂が熱硬化性樹脂であり、第2樹脂を感光性樹脂である。これにより、第1バンプをスクリーン印刷で形成するとともに、第2バンプを光造形法を用いて形成することが可能になる。
さらに、電子部品が、半導体素子または回路基板である。これにより、NCFを容易に貫通できる導電性バンプを半導体素子、回路基板のいずれか一方に、または両方に設けることができる。その結果、実装工程の高効率化および接続信頼性に優れる電子部品を実現できる。
さらに、第1導電フィラーおよび第2導電フィラーを、Ag、Au、Cu、Ptから選択された少なくとも1種の金属粉末またはSn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金との少なくともいずれかを含む。これにより、低抵抗で接続信頼性に優れた導電性バンプを実現できる。
さらに、感光性樹脂を、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも1種を含む樹脂材料からなる。これにより、突起部を備える第2バンプの形状を正確に、かつ微細な形状で形成することができる。
また、本発明は、導電性バンプの形成方法であって、電子部品に形成された電極上に印刷法を用いて、第1樹脂と第1導電フィラーからなる第1バンプを形成する工程と、第1バンプ上に光造形法を用いて、第2樹脂と第2導電フィラーからなる第2バンプを形成する工程と、を含む。
さらに、第2バンプの少なくとも表面に複数の突起部を形成してもよい。さらに、電子部品が、半導体素子または回路基板である。
これらにより、NCFの貫通性を向上させた、かつ均一な高さを有する導電性バンプを備えた電子部品を生産性よく作製できる。
また、本発明の電子部品実装構造体は、電極端子を設けた半導体素子と、電極端子と対向する位置に接続端子を設けた回路基板と、半導体素子の電極端子と回路基板の接続端子との間に設けられた樹脂層と、を少なくとも備え、電極端子上および接続端子上の少なくとも一方に設けた上述の導電性バンプを介して半導体素子と回路基板とを接続した構成を有する。
これにより、高い平面度の半導体素子や回路基板を必要とせず、高い接続強度、低い接続抵抗で接続された電子部品実装構造体を実現できる。
本発明の導電性バンプとその形成方法によれば、低い加圧力で、容易に変形するとともに、NCFなどの接着樹脂層を容易に貫通できる導電性バンプを生産性よく実現できる。そして、この導電性バンプを介して、低い押圧力で接続するとともに、接続信頼性に優れた電子部品実装構造体を実現できる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同一構成要素には同じ符号を付して説明する。
(第1の実施の形態)
以下、図1を用いて、本発明の第1の実施の形態における導電性バンプの構造について説明する。なお、以降では電子部品として半導体素子を用い、その上に導電性バンプを形成する例で説明するが、回路基板を用いた場合でも同様である。
また、電子部品の電極として、半導体素子では電極端子、回路基板では接続端子と表現して説明する。
図1は、本発明の第1の実施の形態における導電性バンプの構造を説明する断面図である。
図1に示すように、導電性バンプ11は、例えば外形サイズ8mm角のROMやRAMなどの半導体メモリーからなる半導体素子12上の、例えば150μmピッチで配置された100μm角の電極端子13上に設けられている。
そして、導電性バンプ11は、以下で詳細に述べる印刷法で形成された、例えば高さ20μm〜50μmの第1バンプ14と、第1バンプ14上に光造形法で形成された表面に、例えば角錐状の複数の突起部15aを備える、例えば高さ5μm〜10μmの第2バンプ15から構成されている。さらに、導電性バンプ11の第1バンプ14は、少なくとも、例えばエポキシ樹脂などの熱硬化性樹脂を主成分とする第1樹脂と、例えば50wt%以上80wt%未満の球状のAg粒子を主成分とする第1導電フィラーとから構成されている。また、導電性バンプ11の第2バンプ15は、少なくとも、例えば感光性ポリイミド樹脂などの感光性樹脂を主成分とする第2樹脂と、例えば50wt%以上95wt%未満の鱗片状のAg粒子を主成分とする第2導電フィラーとから構成されている。
このとき、第2バンプ15の角錐形状の突起部15aは、例えば図2(a)に示すように、電極端子13の第1バンプ上に、格子状に形成されている。なお、図2(b)に示すように、電極端子13の第1バンプ面の縦、横や斜めなどのいずれかの方向に沿って連続した稜線Aを有する突起部を形成してもよく、渦巻き状でもよい。ここで、図面に示すBは、稜線A−A間の谷線を示している。
上述したように、本実施の形態の導電性バンプによれば、後述する半導体素子と回路基板を非導電性フィルム(Non Conductive Film:NCF)などの樹脂層を介して接続する電子部品実装構造体において、第2バンプの突起部15aによって、低い加圧力(押圧力)でNCFを貫通することができる。この結果、導電性バンプの形状を安定に保持するとともに、半導体素子への損傷や特性変動の生じにくい実装が可能となる。また、樹脂を含む比較的軟らかい導電性バンプは、特に突起部15aの先端部などにおいて、低い加圧力で容易に変形するため、半導体素子の電極端子と回路基板の接続端子とを確実に接続することができる。同様に、導電性バンプが容易に変形するため、平面精度の低い回路基板を用いても、確実に半導体素子を回路基板に実装することができる。
ここで、半導体素子12として、例えばLSIチップなどの高密度集積回路素子やメモリーなど大容量記憶素子を含む機能素子が用いられる。このとき、半導体素子12の電極端子13は、例えばエリアバンプ配置が可能にパターン形成された配線(図示せず)の一部を露出させた開口部であり、例えばAl電極上に、0.1μm〜0.3μmのNiバリア層(図示せず)を形成して設けられている。なお、電極端子13の材料として、Au、Cuなどの金属、バリア層としてTi、Cr、Wなどの金属を適宜用いることができる。
なお、本実施の形態では、第1バンプを構成する第1導電フィラーおよび第2バンプを構成する第2導電フィラーとして、Ag粉を用いた例で説明したが、これに限られない。例えば、Au、Cu、Ptから選択された少なくとも1種の金属粉末またはSn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金との少なくともいずれかを用いてもよい。
また、本実施の形態では、第2導電フィラーとして、鱗片状のフィラー形状を例に説明したが、これに限られない。例えば、第2バンプが突起部を有する場合には、第2導電フィラーとして球状のフィラー形状を用いてもよい。
また、本実施の形態では、感光性樹脂として、感光性ポリイミド系樹脂を例に説明したが、これに限られない。例えば、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも1種を含む樹脂材料を用いることができる。
また、本実施の形態では、第2バンプに突起部を設けた例で説明したが、これに限られない。例えば、第2導電フィラーが鱗片状のフィラー形状であれば、突起部を、特に形成しなくてもよい。これは、鱗片状の第2導電フィラーにより、第2バンプの表面に凹凸が形成され、この凹凸によりNCFを貫通することができることによる。しかし、球状の第2導電フィラーの場合、凹凸が形成されにくいので、第2バンプに突起部を形成することが好ましいものである。
また、本実施の形態では、第2バンプを第1バンプの上面に、同じ面積で形成した例で示したが、これに限られない。例えば、第1バンプの上面の面積より小さく第2バンプを形成してもよい。
また、本実施の形態では、断面形状が三角形である角錐形状の突起部を例に説明したが、これに限られない。そこで、以下に図3を用いて、特に突起部の変形例について説明する。
図3(a)〜図3(c)は、本発明の第1の実施の形態における導電性バンプを構成する第2バンプの第1の変形例〜第3の変形例を示す断面図である。このとき、第1の実施の形態と同様に、半導体素子12の電極端子13上には、スクリーン印刷などの印刷法により形成された第1バンプ14が設けられている。
まず、図3(a)は、第2バンプの第1の変形例を示す断面図で、第1バンプ14の上面に、複数の断面形状が台形形状の突起部25aを有する第2バンプ25を設けて導電性バンプ21が構成されている。
また、図3(b)は、第2バンプの第2の変形例を示す断面図で、第1バンプ14の上面に、複数の断面形状が四角形状の突起部35aを有する第2バンプ35を設けて導電性バンプ31が構成されている。
また、図3(c)は、第2バンプの第3の変形例を示す断面図で、断面形状が四角形状の第2バンプ45が、第1バンプ14の上面に複数個、独立して設けて導電性バンプ41が構成されている。つまり、第2バンプ45は、突起部15a、25a、35aが一体化して設けられている第2バンプ15、25、35と異なるものである。なお、第2バンプ45は、円筒形状、角錐形状、円錐形状または台形形状であってもよく、凹凸を形成できる形状であれば任意である。
また、図2(b)に示す突起部15aの平面形状は、上記第1、第2および第3の変形例においても同様の形状とすることができることはいうまでもない。
以下に、本発明の第1の実施の形態における導電性バンプの形成方法について図4を用いて概略を説明する。なお、上記と同様に、電子部品として半導体素子を例に説明する。
図4は、本発明の第1の実施の形態における導電性バンプの形成方法を説明するフローチャートである。
まず、半導体素子の電極端子上に、例えばエポキシ樹脂などの熱硬化性樹脂を主成分とする第1樹脂と球状のAg粉末などの第1導電フィラーとを混合した導電性樹脂ペーストを第1バンプ形状で印刷、塗布する(ステップS01)。
つぎに、印刷によりパターン形成された電極端子上の第1バンプ形状の導電性樹脂ペーストを加熱して硬化する(ステップS02)。なお、第1樹脂として感光性樹脂を使用した場合は紫外光などを照射して硬化させる。これにより、第1バンプが、半導体素子の電極端子上に形成される(ステップS03)。
つぎに、第1バンプが形成された半導体素子を、例えば感光・熱可塑性アクリルオリゴマー、アクリルモノマー、開始剤、カップリング剤、密着性付与剤、反応性希釈剤、溶剤などからなる第2樹脂中に50wt%以上95wt%未満の鱗片状のAg粒子を第2導電フィラーとして含む光硬化性の感光性導電性樹脂ペーストが満たされた容器内に、電極端子が上面となるように配置して浸漬する(ステップS04)。
つぎに、例えば液晶マスクをフォトマスクとして用い、フォトマスクの開口部を介して光造形法により第1バンプ上の感光性導電性樹脂ペーストに紫外光や可視光などを照射する。このとき、第2バンプは、半導体素子を連続的に引き下げながら、3次元CADデータに基づいて制御されるフォトマスクの開口部から紫外光を第1バンプ上の感光性導電性樹脂ペーストに照射することにより、必要とする形状の突起部が形成される。(ステップS05)。これにより、所定の突起部を備えた第2バンプが第1バンプ上に形成される(ステップS06)。
つぎに、半導体素子を容器より取り出し、付着した未露光の感光性導電性樹脂ペーストを洗浄、除去して乾燥する。上記ステップにより、第1バンプと、突起部を有する第2バンプとからなる導電性バンプが半導体素子の電極端子面上に形成される(ステップS07)。
以下に、本発明の第1の実施の形態における導電性バンプの形成方法について、図面を参照しながら詳細に説明する。なお、電子部品として半導体素子を例に、同一構成要素には同じ符号を付して説明する。
図5(a)〜図5(c)は、本発明の第1の実施の形態における導電性バンプの第1バンプの形成方法を説明する工程断面図である。なお、形成方法として、スクリーン印刷を例に説明する。
まず、図5(a)に示すように、複数の電極端子13が設けられた半導体素子12の上面に、電極端子13の位置に対応する部分に第1バンプ印刷用の開口部53が設けられている印刷マスク54を位置合わせし、載置する。
つぎに、図5(b)に示すように、印刷マスク54上に第1樹脂と第1導電フィラーよりなる導電性樹脂ペースト55を載置する。そして、スキージ56を導電性樹脂ペースト55に押し当てながら図面中の矢印方向に移動させて、導電性樹脂ペースト55を、印刷マスク54の開口部53に充填する。
つぎに、印刷マスク54を半導体素子12から分離し、例えば自然硬化または加熱硬化させることにより、図5(c)に示すように、第1バンプ14が電極端子13の上面に形成される。このとき、印刷マスクを離型処理しておくことが好ましい。また、硬化した後に印刷マスクを分離してもよいことはいうまでもない。
以下に、上記方法により形成された第1バンプ上に、光造形法により第2バンプを形成する形成方法について、図6を用いて詳細に説明する。
図6(a)と図6(b)は、本発明の第1の実施の形態における導電性バンプの第2バンプの形成方法を説明する工程断面図である。
まず、図6(a)に示すように、容器61中に、例えば感光性樹脂(アクリレート系)などを樹脂成分とする第2樹脂中に、例えば50wt%以上95wt%未満の鱗片状のSn−Ag−In系合金粒子を第2導電フィラーとして含む光硬化性の感光性導電性樹脂ペースト62を充填する。
そして、ステージ(図示せず)に設置した半導体素子12の電極端子13を、感光性導電性樹脂ペースト62の液表面から所定の間隔H(例えば、1μm〜5μm)の位置まで感光性導電性樹脂ペースト62中に浸漬する。
つぎに、例えば液晶パネルよりなるフォトマスク63の開口部64を介して紫外光または可視光を照射して、所定領域の感光性導電性樹脂ペースト62を露光し、第1バンプ14上に第2バンプの下層部15bをHの高さまで形成する。
つぎに、図6(b)に示すように、半導体素子12を感光性導電性樹脂ペースト62中で、例えば連続的に沈降させながらフォトマスク63の開口部64を通して紫外光を照射し、第2バンプの下層部15bの上面に角錐状の複数の突起部15aを所定の高さHまで連続的に形成する。なお、この光造形法においては、半導体素子12の沈降速度およびフォトマスクの開口部の形状を3次元CADデータに基づいて制御することにより、所定の形状の突起部15aを、自由に、例えば図1や図2に示す形状で形成することできる。具体的には、1つの角錐形状の突起部に対応する各開口部の形状を、半導体素子の沈降に同期させて、例えば連続的に小さくすることにより形成できる。なお、所定の高さごとに順次開口部の形状を小さくして露光し、階段状で角錐形状の突起部を形成してもよい。
このとき、第2バンプ15を構成する下層部15bと突起部15aの高さは、半導体素子の電極端子の形状または電子部品実装構造体を形成する場合のNCFの材料、厚さなどを考慮して、任意に設定することができる。
つぎに、半導体素子12の電極端子13の面に、印刷法による第1バンプ14と、光造形法による第2バンプ15とから導電性バンプ11を形成した後、半導体素子12を感光性導電性樹脂ペースト62が充填された容器61から取り出し、洗浄、乾燥する。
上記形成方法により、半導体素子12の電極端子13上に、第1バンプ14と、その表面に複数の突起部15aを有する第2バンプ15とからなる導電性バンプ11が形成される。
本実施の形態の形成方法によれば、高さの高い導電性バンプの第1バンプを印刷法で形成するため、導電性バンプ全体を光造形法で形成する場合と比較して、工程時間を短縮できるので、低コスト化で生産性よく導電性バンプを作製できる。
なお、本実施の形態では、第2バンプ15の突起部15aが角錐形状を有する例で説明したが、これに限られず、台形形状や四角形状などの突起部も同様な方法によって形成することができる。
また、本実施の形態では、半導体素子の電極端子上に導電性バンプ11を形成した例について説明したが、これに限られない。例えば、配線などが形成された回路基板の接続端子上に、同様な形成方法で導電性バンプ11を形成してもよい。
以下では、印刷法で形成される第1バンプの厚みが、半導体素子12の位置によって異なる場合に、形成される第2バンプの形状について、図7を用いて説明する。
これは、印刷による第1バンプの熱硬化収縮時の収縮量の違いにより、一般的に生じる場合があるものである。また、印刷により第1バンプを形成する際に印刷マスクに対するスキージの押圧力により、半導体素子や回路基板に反りが発生して第1バンプの厚さにばらつきが出る場合もある。さらに、特に平面精度の低い回路基板に導電性バンプを形成する場合にも同様の現象が生じる。
図7は、本発明の第1の実施の形態における導電性バンプの第1バンプの厚みが異なる場合の構造を説明する断面図である。
そして、図7に示すように、印刷法による第1バンプの厚さは均等に形成することが困難であるため、例えば第1バンプ14の高さがそれぞれt、t、tとなる場合を例に説明する。なお、図7においては、理解を容易にするために誇張して図示している。
つまり、印刷法によってのみ形成された導電性バンプを備える半導体素子を回路基板などの他の電子部品に実装した場合、導電性バンプの異なる高さにより、以下の現象が誘発される。まず、実装時の加圧力が低いと、導電性バンプの高さが低い箇所では接続不良や高い接続抵抗で接続される原因となる。一方、接続信頼性を向上させるために、実装時の加圧力を高くすると、高さの高い導電性バンプに加圧力が集中し、半導体素子の割れや誘電体層の破壊などの問題が発生するおそれがある。
しかしながら、本実施の形態における導電性バンプは印刷法による第1バンプの上面に第2バンプを光造形法により形成しているため、図7に示すように、第2バンプの表面S線は、第1バンプの高さ(厚さ)のばらつきに依存せず常に一定の高さの導電性バンプとすることができる。これは、感光性導電性樹脂ペーストの液面(S線に相当)が均一であり、第2バンプの高さ(厚さ)により調整されることによるものである。その結果、回路基板などへの実装時の接続信頼性を向上することができる。
(第2の実施の形態)
以下に、本発明の第2の実施の形態における電子部品実装構造体について、図8を用いて説明する。
図8は、本発明の第2の実施の形態における電子部品実装構造体を説明する部分断面模式図である。つまり、上記第1の実施の形態において形成された第1バンプ14と複数の角錐形状の突起部15aを有する第2バンプ15よりなる複数の導電性バンプ11を介して、半導体素子12の電極端子13と回路基板82の接続端子83とを接続し、電子部品実装構造体100を構成するものである。
まず、図8(a)に示すように、第1バンプ14と突起部15aを有する第2バンプ15よりなる複数の導電性バンプ11を電極端子13上に形成した半導体素子12を、複数の接続端子83を有する回路基板82と対向させる。そして、導電性バンプ11を介して、半導体素子12の電極端子13と回路基板82の接続端子83とを位置合わせする。このとき、回路基板82の上面は、接続端子83を覆ってNCFなどの樹脂層84で被覆されている。
つぎに、図8(b)に示すように、導電性バンプ11が形成された半導体素子12と回路基板82を、図面中の矢印方向に加圧および加熱して、樹脂層84を介して半導体素子12と回路基板82とを押圧する。このとき、第2バンプ15の先端にある複数の角錐形状の突起部15aで、回路基板82の接続端子83上にある樹脂層84が排除されながら押圧される。
つぎに、図8(c)に示すように、少なくとも導電性バンプ11の突起部15aが変形させながら回路基板82の接続端子83に圧接して、半導体素子12の電極端子13と、導電性バンプ11を介して電気的に接合する。そして、接合した状態で、半導体素子12と回路基板82間に介在する樹脂層84を、例えば120℃、30分で熱硬化させ、半導体素子12と回路基板82とを接着固定する。
これにより、電子部品実装構造体100が作製される。
なお、上記構成の電子部品実装構造体において、例えば半導体素子における導電性バンプの数が100個に対して加圧力500g重の低い加圧力で接続した場合でも、導電性バンプ当り20mΩ以下の接続抵抗値が実現された。また、−40℃30分/85℃30分の熱衝撃試験を行った結果、1000サイクル後も接続抵抗値20mΩ以下であり、良好な接続信頼性が得られていた。
上述したように、先端に突起部に形成した第2バンプを有する導電性バンプにより、樹脂層であるNCFを低い加圧力で貫通して半導体素子の電極端子と回路基板の接続端子とを接続できる。この結果、従来のように接合に高い加圧力を必要としないため、半導体素子の素子割れやLow−kの誘電体層の破損などを回避した、接続信頼性に優れた電子部品実装構造体を実現できる。
また、第2バンプの上面に形成された複数の角錐形状の突起部15aは、NCFを貫通後、接続端子面では接続時の圧接力により、圧縮されて接続面積を拡大させるため、良好な電気的接続性を得ることができる。
本実施の形態によれば、導電性バンプを、印刷法により形成した第1バンプと光造形法により形成した第2バンプとで作製し、第2バンプの上面に突起部を設けることにより、NCFなどの樹脂層を介しても、低い加圧力で電子部品実装構造体を実現できる。これにより、接続信頼性を向上できるとともに、半導体素子などの電子部品の破損などを効果的に防止できる。
なお、本実施の形態では、第2バンプ15の突起部を、角錐形状に形成した例で説明したが、これに限られない。例えば、円柱形状、角柱形状、円錐形状、円錐台形状、角錐台形状または筒状形状の突起部として形成してもよい。
また、本実施の形態では、半導体素子12と回路基板82との間にNCFなどの樹脂層84を挟持した例で説明したが、これに限られない。例えば、異方導電性樹脂シートを介して、第2バンプ15の突起部15aで貫通、圧接しながら硬化させ、半導体素子と回路基板とを接着固定してもよい。これにより、樹脂層と同様の効果が得られるとともに、異方導電性樹脂シート中の導電粒子により、電気的接続性をさらに向上させることができる。
また、本実施の形態では、半導体素子の電極端子上に第1バンプと第2バンプよりなる導電性バンプを形成する例で説明したが、回路基板の接続端子上に形成してもよく、同様の効果が得られるものである。この場合、半導体素子の電極端子上に樹脂層を設けることが好ましい。さらに、半導体素子の電極端子と回路基板の接続端子の両方に導電性バンプを設けてもよい。
本発明の導電性バンプとその形成方法およびそれを用いた電子部品実装構造体は、小型・薄型化で高容量化が進む携帯電話、携帯型デジタル機器やデジタル家電機器などの実装分野において有用である。
本発明の第1の実施の形態における導電性バンプの構造を説明する断面図 (a)本発明の第1の実施の形態における導電性バンプの構造を説明する平面図(b)同実施の形態における導電性バンプの構造の別の例を説明する平面図 (a)本発明の第1の実施の形態における導電性バンプを構成する第2バンプの第1の変形例を示す断面図(b)同実施の形態における導電性バンプの第2バンプの第2の変形例を示す断面図(c)同実施の形態における導電性バンプの第2バンプの第3の変形例を示す断面図 本発明の第1の実施の形態における導電性バンプの形成方法を説明するフローチャート (a)〜(c)本発明の第1の実施の形態における導電性バンプの第1バンプの形成方法を説明する工程断面図 (a)、(b)本発明の第1の実施の形態における導電性バンプの第2バンプの形成方法を説明する工程断面図 本発明の第1の実施の形態における導電性バンプの第1バンプの厚みが異なる場合の構造を説明する断面図 本発明の第2の実施の形態における電子部品実装構造体を説明する部分断面模式図
符号の説明
11,21,31,41 導電性バンプ
12 半導体素子(電子部品)
13 電極端子(電極)
14 第1バンプ
15,25,35,45 第2バンプ
15a,25a,35a 突起部
15b 下層部
53,64 開口部
54 印刷マスク
55 導電性樹脂ペースト
56 スキージ
61 容器
62 感光性導電性樹脂ペースト
63 フォトマスク
82 回路基板
83 接続端子
84 樹脂層
100 電子部品実装構造体

Claims (14)

  1. 電子部品の電極上に形成される導電性バンプであって、
    前記導電性バンプが、第1樹脂と第1導電フィラーよりなる第1バンプと、
    前記第1バンプ上に設けられた第2樹脂と第2導電フィラーよりなる第2バンプとから構成されていることを特徴とする導電性バンプ。
  2. 前記第2バンプの少なくとも表面に複数の突起部を有することを特徴とする請求項1に記載の導電性バンプ。
  3. 前記突起部の形状が、角錐形、円錐形、台形および四角形のいずれかであることを特徴とする請求項2に記載の導電性バンプ。
  4. 前記第2バンプが、前記第1バンプ上に複数個独立して設けられていることを特徴とする請求項1または請求項2に記載の導電性バンプ。
  5. 前記第2導電フィラーは、鱗片状フィラーおよび球状フィラーの少なくともいずれか1種を含有していることを特徴とする請求項1または請求項2に記載の導電性バンプ。
  6. 前記第1導電フィラーは、少なくとも球状フィラーを含有していることを特徴とする請求項1に記載の導電性バンプ。
  7. 前記第1樹脂が熱硬化性樹脂であり、前記第2樹脂が感光性樹脂であることを特徴とする請求項1に記載の導電性バンプ。
  8. 前記電子部品が、半導体素子または回路基板であることを特徴とする請求項1に記載の導電性バンプ。
  9. 前記第1導電フィラーおよび前記第2導電フィラーが、Ag、Au、Cu、Ptから選択された少なくとも1種の金属粉末またはSn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金との少なくともいずれかを含むことを特徴とする請求項1から請求項6のいずれか1項に記載の導電性バンプ。
  10. 前記感光性樹脂が、感光性エポキシ系樹脂、感光性ポリイミド系樹脂および感光性アクリル系樹脂の内の少なくとも1種を含む樹脂材料からなることを特徴とする請求項7に記載の導電性バンプ。
  11. 導電性バンプの形成方法であって、
    電子部品に形成された電極上に印刷法を用いて、第1樹脂と第1導電フィラーからなる第1バンプを形成する工程と、
    前記第1バンプ上に光造形法を用いて、第2樹脂と第2導電フィラーからなる第2バンプを形成する工程と、
    を含むことを特徴とする導電性バンプの形成方法。
  12. 前記第2バンプの少なくとも表面に複数の突起部を形成することを特徴とする請求項11に記載の導電性バンプの形成方法。
  13. 電子部品が、半導体素子または回路基板であることを特徴とする請求項11に記載の導電性バンプの形成方法。
  14. 電極端子を設けた半導体素子と、
    前記電極端子と対向する位置に接続端子を設けた回路基板と、
    前記半導体素子の前記電極端子と前記回路基板の前記接続端子との間に設けられた樹脂層と、を少なくとも備え、
    前記電極端子上および前記接続端子上の少なくとも一方に設けた請求項1から請求項10のいずれか1項に記載の導電性バンプを介して前記半導体素子と前記回路基板とを接続したことを特徴とする電子部品実装構造体。
JP2008146413A 2008-06-04 2008-06-04 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体 Pending JP2009295704A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008146413A JP2009295704A (ja) 2008-06-04 2008-06-04 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
US12/477,227 US20090301771A1 (en) 2008-06-04 2009-06-03 Conductive bump, method for forming the same, and electronic component mounting structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008146413A JP2009295704A (ja) 2008-06-04 2008-06-04 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Publications (1)

Publication Number Publication Date
JP2009295704A true JP2009295704A (ja) 2009-12-17

Family

ID=41543647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146413A Pending JP2009295704A (ja) 2008-06-04 2008-06-04 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Country Status (1)

Country Link
JP (1) JP2009295704A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072596A1 (en) * 2014-11-04 2016-05-12 Samsung Electronics Co., Ltd. Printed circuit board (pcb), pcb assembly, and washing machine including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072596A1 (en) * 2014-11-04 2016-05-12 Samsung Electronics Co., Ltd. Printed circuit board (pcb), pcb assembly, and washing machine including the same
US9961790B2 (en) 2014-11-04 2018-05-01 Samsung Electronics Co., Ltd. Printed circuit board (PCB), PCB assembly, and washing machine including the same

Similar Documents

Publication Publication Date Title
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
US5783465A (en) Compliant bump technology
US8120188B2 (en) Electronic component mounting structure and method for manufacturing the same
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US20090020591A1 (en) Conductive ball mounting method
JP2008311584A (ja) 半導体パッケージの実装構造
KR101610326B1 (ko) 플립 칩 마이크로 범프 제조방법
JP5003689B2 (ja) 導電性バンプ
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
JP3847693B2 (ja) 半導体装置の製造方法
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
JP6769721B2 (ja) 電子部品、異方性接続構造体、電子部品の設計方法
JP4702271B2 (ja) 導電性バンプの形成方法
US8951810B2 (en) Methods for forming interconnection line using screen printing technique
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP2008218758A (ja) 電子回路実装構造体
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2009111336A (ja) 電子部品実装構造体およびその製造方法
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法