JP4957438B2 - 導電性バンプとその製造方法および電子部品実装構造体 - Google Patents

導電性バンプとその製造方法および電子部品実装構造体 Download PDF

Info

Publication number
JP4957438B2
JP4957438B2 JP2007198361A JP2007198361A JP4957438B2 JP 4957438 B2 JP4957438 B2 JP 4957438B2 JP 2007198361 A JP2007198361 A JP 2007198361A JP 2007198361 A JP2007198361 A JP 2007198361A JP 4957438 B2 JP4957438 B2 JP 4957438B2
Authority
JP
Japan
Prior art keywords
conductive
electronic component
conductive bump
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007198361A
Other languages
English (en)
Other versions
JP2009038057A (ja
JP2009038057A5 (ja
Inventor
大輔 櫻井
和也 後川
正三 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007198361A priority Critical patent/JP4957438B2/ja
Publication of JP2009038057A publication Critical patent/JP2009038057A/ja
Publication of JP2009038057A5 publication Critical patent/JP2009038057A5/ja
Application granted granted Critical
Publication of JP4957438B2 publication Critical patent/JP4957438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体素子の電極端子または回路基板の接続端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子を回路基板上の接続端子に確実に実装することができる導電性バンプの製造方法および電子部品実装構造体に関する。
近年、携帯電話やノートパソコン、PDA、デジタルビデオカメラ等に代表されるモバイル機器は、その小型・薄型・軽量化・高機能化を実現するための技術開発が急速に進んでいる。
この技術開発を支える主要な電子部品が半導体素子であり、半導体素子の薄型、高密度化、すなわち配線ルールの微細化、電極端子の多ピン化が著しく進展している。それに伴って、半導体素子の絶縁層は、低誘電率化(Low―k化)の要求が厳しくなり、p―SiOCや有機ポリマーなどのポーラスな層に置き換えられている。そのような中、半導体素子を実装基板にフリップチップ実装する際に用いるバンプに関しても厳しい要求がなされるようになってきた。
従来、各種配線基板上に、例えば半導体素子などの電子部品を高密度実装する技術として、フリップチップ実装技術がある。通常のフリップチップ実装は、例えばLSIなどの半導体素子に形成された電極端子上に、例えば約150μm径のはんだや金などの金属バンプをあらかじめ形成する。その後、半導体素子を圧接・加熱し実装基板の接続端子とフェイスダウンボンディングでバンプ接続し実装する。
特に、著しい多ピン化対応のためには、半導体素子の回路形成面全体を用いてバンプを形成する。このバンプ形成方式はエリアバンプ方式と呼ばれるが、実装時に配線基板の実装エリア全体の反りへの追従が必要となるため、バンプは高アスペクト化が要求される。しかしながら、電極端子数が5000個を超えるような次世代LSIを回路基板に実装するためには、100μm以下の狭ピッチに対応した高アスペクトバンプ形成が必要となるが、現在のはんだバンプ形成技術では、それに対応することが難しい。従来、バンプ形成技術としては、めっき法やスクリーン印刷法などが用いられているが、めっき法は狭ピッチには適するものの、工程が複雑になる点で生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いており狭ピッチ化と高アスペクト化の両立が困難である。
また、エリアバンプ方式では、半導体素子の電極端子直下に脆弱な誘電体やトランジスタ等が配置されている。しかし、金属バンプを用いて実装する技術においては、実装工程の圧接時に高い加圧力が必要で半導体素子の電極端子直下へ大きな負荷が掛かる。そのため、ポーラスで脆弱な誘電体層を有する薄型半導体素子では、誘電体層の破壊、素子割れや半導体の素子特性が変動するという問題がある。
このような状況において、近年LSIチップの電極端子や回路基板の接続端子上に、はんだバンプを選択的に形成する技術がいくつか提案されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため生産性にも優れ、次世代LSIの回路基板への実装に適する技術として注目されつつある。
上記の技術としては、表面に電極端子が形成された回路基板を薬剤に浸して接続端子の表面のみに粘着性皮膜を形成した後、その粘着性皮膜にはんだ粉末を接着させ、これを加熱溶融して接続端子上に選択的にバンプを形成させるものもある(例えば、特許文献1参照)。
しかしながら、これらは半導体素子の電極端子上または回路基板の接続端子上にバンプを形成させる方法を示すものである。通常のフリップチップ実装では、バンプを形成した後、半導体素子を回路基板上に搭載し、はんだリフローによりバンプを介して接続端子と電極端子間の接合を行う工程および回路基板と半導体素子との間にアンダーフィル材を注入して半導体素子を回路基板に固定する工程が必要となるが、アンダーフィルを全体に浸透させるためにはフラックス洗浄工程が必要となり、コストアップの原因となっている。
このような課題を解決するために、最近、半導体素子の突起電極と回路基板上の接続端子間に導電粒子を含有する異方性導電接着剤よりなるフィルムを挟んで加熱、加圧することにより所定の導通部分のみ電気的に接合するものがある(例えば、特許文献2参照)。
さらに、半導体素子の電極端子と回路基板のランド間にはんだ粒子を含有させた熱硬化性樹脂(導電性接着剤)を供給し、半導体素子を加圧すると同時にその樹脂を加熱し、樹脂が硬化する前にはんだ粒子を溶融させる。これにより、半導体素子の電極端子と回路基板のランド間の電気的接続を行うと同時に半導体素子と回路基板とを接合する技術などがある(例えば、特許文献3参照)。
また、はんだ粒を感光性樹脂に含有したはんだ粒感光性樹脂を塗布した半導体素子の所定の箇所を露光、現像することにより、はんだバンプを形成する方法が開示されている(例えば、特許文献4参照)。これにより、はんだ粒が樹脂内に分散した構造のはんだバンプを生産性よく形成でき、また、半導体素子をクランパにより配線基板に押し付けてはんだバンプで接続できるとしている。
また、実装基板の平面度の制約を緩和できる弾性を有する導電性バンプにおいては、弾性を確保するために樹脂の含有量を増やすと、高い導電性が得られない。一方、高い導電性を確保するために、導電フィラーの配合量を増やすと樹脂のゴム弾性を十分に活用できず、実装時に大きな荷重を必要としたり、導電性バンプの高さばらつきを高精度に制御する必要があるという課題がある。それを解決するために、コア材をウィスカーとする針形状の導電フィラーをゴム弾性を有する樹脂に混合し、熱または紫外線で硬化し形成する技術が開示されている(例えば、特許文献5参照)。
特開平7−74459号公報 特開2000−332055号公報 特開2004−260131号公報 特開平5−326524号公報 特開2004−51755号公報
しかしながら、上記各特許文献に示された導電性バンプは、熱硬化性樹脂または光硬化性樹脂に、はんだ粉末やAg、Cu、Auなどの金属粉末からなる導電フィラーを含有させた導電性ペーストにより形成される。そのため、接続する電子部品間の接続抵抗を下げるために、一定量以上の導電フィラーを含有する必要がある。その結果、電極端子間の機械的な接続強度を向上させるのに必要な樹脂量を減らすと、接着強度の低下を生じ接続信頼性に課題を生じている。また、感光性樹脂では、一定量以上の導電フィラーを含有すると光を遮断するため、電極部付近で未反応となり、電極への感光樹脂接着力が確保できないと課題がある。
本発明は、上記の課題を解決するためになされたもので、電子部品上に設けられた電極端子に対して、高い機械的強度と高い導電性をともに実現できる導電性バンプを提供することを目的とする。
上述したような目的を達成するために、電子部品の電極上または前記電子部品全体に導電感光性樹脂中を供給する工程と、フォトマスクの開口部より紫外光または可視光を照射して前記電子部品の電極上に感光導電樹脂層を形成する工程と、を含む導電性バンプの製造方法において、前記電子部品の電極面に照射する光エネルギが分布することを特徴とする導電性バンプの製造方法を用いる。
さらに、複数の電極端子を設けた半導体素子と、前記電極端子と対向する位置に接続端子を設けた回路基板とを、前記電極端子上または前記接続端子上に設けた前記記載の製造方法で作製した導電性バンプを介して接続したことを特徴とする電子部品実装構造体を用いる。
さらに、電子部品上の複数個の電極面に形成された感光性樹脂を含む導電性接着剤からなる導電性バンプであって、前記複数個の導電性バンプが、異なる架橋度を有することを特徴とする電子部品を用いる。
本発明の導電性バンプとその製造方法によれば、電子部品周辺部に配置する導電性バンプを低弾性率化した構成により応力集中を緩和でき、かつ、電子部品の中央の高弾性率の導電性バンプで機械的信頼性を確保できるところの電気的信頼性がある電子部品実装構造体を実現できる。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同一構成要素には同じ符号を付し説明する。
(第1の実施の形態)
以下、図1を用いて、本発明の第1の実施の形態における導電性バンプの構造について説明する。なお、以降では電子部品1として、半導体素子を用い、その上に導電性バンプを形成する例で説明するが、回路基板上に形成する場合でも同様である。また、電子部品1の電極として、半導体素子では電極端子、回路基板では接続端子と表現して説明する。
図1(a)は、本発明の第1の実施の形態における導電性バンプの構造を説明する断面図である。
図1(a)に示すように、導電性バンプ13は、例えば外形サイズ8mm角のROMやRAMなどの半導体メモリーからなる半導体素子11上に、例えば250μmピッチ、900ピンでエリア上に配置された100μm□の電極端子12上に設けられている。そして、導電性バンプ13は、例えば光カチオン系エポキシ樹脂、開始剤、カップリング剤、反応性希釈剤、溶剤などから成る感光性樹脂に80wt%以上95wt%未満の平均粒径3μmの鱗片状のAg粒子を導電フィラーとして含む導電フィラー樹脂の感光性樹脂層の多層化で構成されている。このとき、図1(b)に示すように、半導体素子のコーナー部の導電性バンプ13aの弾性率は、中央部の導電性バンプ13bよりも低い。例えば、コーナー部の導電性バンプ13aの弾性率が2.0GPaの時、中央部の導電性バンプ13bの弾性率は2.5GPaである。ここで弾性率はヤング率のことをいう。以下同じである。
一方、図1(c)に従来の例を示す。従来は、場所に依存せず、2.5GPaで均一であった。数%のばらつきはあった。
最適な弾性率の分布は、半導体チップのサイズに主として依存する。例として、6mm角のICにバンプ径80μm、高さ35μmのバンプを225μmピッチでエリア上に配置した場合、バンプ直下のICの電極にかかるせん断力は、中央部がコーナー部より12%低い。さらに、バンプの弾性率は、コーナー部では中央部より15%程度低く設計することが望ましい。15mm角では、30%低いことがよい。
つまり、割合(%)÷大きさ(mm)の比率で2倍以上、好ましくは、2.5倍以上あることが好ましい。
半導体素子の基板への実装構造体では、その半導体素子の特にコーナー部に、応力が集中し、半導体素子の表面の剥離や内部の回路の破壊など、その接続が不安定になる。上記実施形態では、そのコーナー部の導電性バンプ13の弾性率を変化させた。しかし、たとえば、異なる部分に位置する導電性バンプ13の弾性率を変えてもよい。例えば、半導体素子の内部の回路が特に弱い部分に設けられる導電性バンプ13に対して、弾性率の低いバンプを設けることができる。
以下に、本発明の第1の実施の形態における導電性バンプの製造方法について、図2を用いて概略を説明する。なお、上記と同様に、電子部品1として半導体素子を例に説明する。
導電樹脂槽51中の液状の感光性導電樹脂48に、半導体素子44を浸漬させ、フォトマスク46を介して露光する。フォトマスクの開口部46bを介して、半導体素子44の電極42上に、光を照射する。この時、図2(b)にしめすように、半導体素子中央部から周辺部にむかうにつれ、光強度を弱くするように光の強度分布を持たせる。電極42と導電樹脂槽51の間に間隔Hをあけて、光照射する。その後、間隔を新たにあけるように、半導体素子44を上げ、光照射することで、導電性バンプ13を作製する。
図2(b)での場所は、図2(a)の場所に対応するように表示している。中央部では端部より20%光強度を高く設定している。
このような光の強度分布を持たせることにより、中央部では硬く周辺部では柔らかいバンプを形成することができる。すなわち、例えば、カチオン重合系光照射量の多い半導体素子中央部は光酸が多く発生し、光開環重合反応が活発に起こり、架橋が進み、弾性率の高いバンプとなる。一方、照射量の少ない周辺部では、光酸の発生量も少なく、光開環重合反応も起こりにくく、架橋が進みにくく、弾性率の低い柔らかいバンプとなる。
なお、本実施形態では、図1のバンプの形状からわかるように、5段階に分けて、導電性バンプ13を作製した。しかし、5段階には、限られない。2段階、10段階でもよい。各段階で、光を照射する領域を変化させることで作製できる。フォトマスク46を交換してもよいし、液晶のフォトマスクを使用して、電気的に制御することで、開口を変えてもよい。
図3は、本発明の第1の実施の形態における導電性バンプの製造方法を説明するフローチャートである。
まず、ステップS01にて、半導体素子の電極端子12上に、導電フィラー樹脂供給をする。
次に、ステップS02にて、露光にて、バンプを形成する。多段階の導電性バンプ13を作製するには、電子部品1と導電樹脂槽51との距離Hを変化させ、光照射部分の大きさを変えて、複数回、露光する。
次に、ステップS03にて、洗浄することで、余分な残物を除去する。
最後に、ステップS04にて、乾燥させて完成する。
その後、基板などへ実装される。
なお、この実施形態では、後に詳細に記載しているように、光造形方法を用いて、ステップS01、S02を行なう方法を実行する。
また、形成方法は、特に上記に限定されるものではなく、半導体素子の上面に塗布された導電樹脂ペーストをフォトリソ法や印刷法、ディスペンス法などを用いて形成してもよい。
また、ステップS03では、半導体素子を洗浄して、第1層の未露光の導電樹脂ペーストを洗浄して、除去するが、印刷法やディスペンス法ではこの工程を省いても構わない。
ここで、洗浄により架橋成分を除去しているので、その後にバンプの弾性率が変化することは少ない。
以下に、本発明の第1の実施の形態における導電性バンプの光造形法を用いた製造方法について、図面を参照しながら詳細に説明する。なお、ここでも、電子部品1として半導体素子11を用いた例で説明する。
図4は、本発明の第1の実施の形態における導電性バンプの製造方法を説明する装置図である。
まず、図4(a)に示すように、導電性樹脂槽51中に、例えば液状の感光導電樹脂48を入れ、ステージ(図示せず)に設置した半導体素子44を浸漬する。
次に、光路設計の一例を説明する。例えば、水銀キセノンランプなどのスポット光源21から出た光を、レンズ22で平行光にし、偏向板23を介し液晶マスク24に照射する。その光を偏向板25、凸レンズ26を用い集光し、ミラー27で半導体素子44の電極面に対し垂直に曲げ、対物レンズ28などで縮小し、導電樹脂に照射する。
この場合に得られる電極面上の強度分布図を図4(b)に示す。中央部ほど光強度が強いことが分かる。15%程度の光強度の差があった。
感光性樹脂としては、例えばピーク感度が430nmに調節されたアクリレート系の感光性樹脂を用いることができる。
例えば感光・熱可塑性アクリルオリゴマー、アクリルモノマー、開始剤、カップリング剤、密着性付与剤、反応性希釈剤、溶剤などからなる感光性樹脂に50重量%以上80重量%未満の3μmの球状のAg粒子を導電フィラーとして含む液状樹脂から形成される。樹脂は光重合して硬化する。
さらに、導電フィラーとしては、Ag、Au、Cu、Ni、Ptなどの金属粒子や、Sn−Ag−In系合金、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Bi系合金、Sn−Ag−Bi−Cu系合金、Sn−Ag−In−Bi系合金、Zn−In系合金、Ag−Sn−Cu系合金、Sn−Zn−Bi系合金、In−Sn系合金、In−Bi−Sn系合金およびSn−Bi系合金から選択された少なくとも1種のはんだ合金を含むものを用いてもよい。
これにより、導電フィラーが低融点を有するはんだ合金粒子であるので、電子部品実装構造体を作製時の加熱温度による感光性樹脂の劣化が少ない。また、少なくとも一部のはんだ合金粒子を互いに融着させて接続でき、さらに実装基板の電極端子中の原子がはんだ中に拡散するので、接続抵抗を小さくできる。
また、感光性樹脂として、上記感光性エポキシ系樹脂や、感光性ポリイミド系樹脂および感光性アクリル系樹脂、チオール・エン系樹脂の内の1種を含む感光性樹脂を用いてもよい。
また、感光性樹脂の中に、平均粒径が5μm以下の鱗片状、または数nm〜数100nmの球状のAu、Cu、PtまたはAgなどの金属粒子を含んでいてもよい。この場合、固有抵抗率の小さい微細な金属粒子による接触面積の拡大により、接続時の固有抵抗をさらに下げることができる。
(第2の実施の形態)
以下、図5を用いて、本発明の第2の実施の形態における導電性バンプの構造について説明する。なお、以降では電子部品1として、半導体素子を用い、その上に導電性バンプを形成する例で説明するが、回路基板でも同様である。また、電子部品1の電極として、半導体素子では電極端子、回路基板では接続端子と表現して説明する。
図5(a)に、本発明の別の実施形態に係る、ICチップの電極表面に、接合用バンプを形成した電子部品1(IC基板)の斜視図を示す。
図5(a)示されるICチップ300の表面に設けられた複数の電極上に、それぞれ、接合用バンプが形成されている。周辺部のバンプ301bのみ弾性率が下げられている。反りなどの変位量が一定の場合、弾性率を下げることにより、応力が低減する。そのため、薄型基板では、周辺部ほど反りが大きいが、周辺部のみ弾性率を下げることにより応力を低減することができる。周辺部以外の場所には、弾性率の内側のバンプ301aを設けている。
図5(b1)、図5(b2)はバンプ形状の外観図である。図5(b2)は、図5(b1)の拡大図である。
図5(c1)は、液晶マスクのレイアウト例を示しており、各開口部はグレースケールを用い、階調を持たせている。図5(c2)は中央部、図5(c3)は周辺部のグレースケールパターンである。中央部は、開口が大きく光が強く照射し、周辺部は、開口度が低く、光照射強度が弱い。
図5の実施サンプルと従来サンプルを熱衝撃信頼性試験(−65℃5分、150℃、5分、300サイクル)経過後、コーナー部バンプと電極界面で剥離が発生し電気的な接続不良が発生していた。10個中6個の割合であった。この実施形態のサンプルでは、弾性率に差を設けることで、不良発生なしとなった。
この実施形態では、周辺と中央で2種類に分けたが、3種類として、さらに、中心部を分けると、さらに応力緩和してよい。長方形のICチップでは、長い方向に沿って、領域にわけて、導電性バンプ13の弾性率を変えてもよい。
(第3の実施の形態)
以下、図6(a)と図6(b)を用いて、本発明の第3の実施の形態における導電性バンプの構造について説明する。半導体ウエハ45は、複数個の同一パターンが形成されたICチップから成る。各ICチップ上には各々複数個の電極が設けられている。図6(b)に光の強度分布を示す。図6(b)は、図6(a)に対応して表示している。
図6(b)に示すように各ICチップ毎の中央部に光強度が最大になるように、光を照射することで、実施形態1、2と同様に、本願発明の導電性バンプ13を作製できる。最終的に、半導体ウエハ45をレーザーやダイヤモンドカッターでカットして、各ICに分けることができる。
光の照射方法について述べる。例えば、一つの光源に対し、37インチの液晶マスクを介し、ウエハ上に照射する。37インチの液晶マスクに照射するパターンとしては、36mm□毎に区切り、各エリアにおいて、例えば20バンプ×20バンプ分の開口部を設ける。該開口部内において、中央部は白パターンを多く、外周部はグレーパターンを多く設けることが望ましい。このように、面内で階調差を設けることにより、200mmウエハ一括で各ICの外周部が内周部よりも低弾性なバンプを形成することができる。
また、別途、図4に示すユニットにて、半導体ウエハ45を含むXYテーブルなどに載せて、移動させながら、各ICチップに光を照射してもよい。
(第4の実施の形態)
以下、図7(a)と図7(b)を用いて、本発明の第4の実施の形態における基板間を接続する導電性バンプ13の構造について説明する。図7(b)は、図7(a)のc−c面の断面図である。ただし、図7(a)では、回路基板101に、電子部品実装済基板102が搭載されていない状態をしめす。図7(a)の導電性バンプ13aの位置に、コーナー部の導電性バンプ13aを設け、導電性バンプ13bの位置に、中央部の導電性バンプ13bを設ける。
図7(b)は、実装基板間を導電性バンプ13により、垂直接合した電子部品の実装構造の断面を示す。電子部品107、内部配線106が、電子部品実装済基板102に設けられている。一方、回路基板101にも、電子部品104、内部配線105が設けられている。
電子部品実装済基板102と回路基板101が、導電性バンプ13により、電気的、機械的に接続されている。さらに、図には示さないが、接続部を覆うように封止樹脂を注入・硬化する。導電性バンプ13は、回路基板101上に形成された電極パッド上に形成されている。コーナー部の導電性バンプ13aの弾性率は、中央部のバンプ13bより低い。
導電性バンプ13の作製方法は、実施形態2、3に示した方法で作製した。
特に、基板間の接続では、コーナー部分に、ダメージがかかり、破壊されやすい。コーナー部において、弾性率の低い接続方法を用いることで、その破壊から接続を守る。
例えば、各バンプのサイズが0.2mm×0.2mm、高さ0.4mmの場合、該バンプ13aの曲げ弾性率は1.8GPam、13bの曲げ弾性率は2.0GPaになるように、光量・開口パターンでコントロールした。その結果、環境信頼性試験 −45℃、60min、85℃、60min、1000サイクル投入後、接続抵抗を測定したが、接続抵抗は初期に対し110%以内に収まった。
半導体チップを基板への実装時の実施形態1から3までと異なり、弾性率を10%低くしただけであるが、基板間接続の場合、基板同士が同じ材質であり、応力の程度が、半導体チップと基板間の場合と比較して、低い。
本発明によれば、環境信頼性下においても接続抵抗の安定した導電性バンプを狭ピッチで形成することができるため、小型・薄型化が進む携帯電話、携帯型デジタル機器やデジタル家電機器などの電子部品の実装分野で用いて有用である。
(a)本発明の第1の実施の形態における導電性バンプの構造を説明する断面図(b)本発明の第1の実施の形態における導電性バンプの弾性率の分布を示す図 (c)従来の導電性バンプの弾性率の分布を示す図 (a)本発明の第1の実施の形態における導電性バンプの製造方法を説明する工程断面図(b)光の照射強度分布を示す図 本発明の第1の実施の形態における導電性バンプの製造方法を説明するフローチャート (a)本発明の第1の実施の形態における導電性バンプの製造方法を説明する装置構成図(b)本発明の第1の実施の形態における導電性バンプの製造方法での光の強度部分を示す図 (a)本発明の第2の実施の形態を用いて作製した導電性バンプの一例を示す外観図(b1)本発明の第2の実施の形態を用いて作製した導電性バンプの一例を示すSEM写真(b2)本発明の第2の実施の形態を用いて作製した導電性バンプの一例を示すSEM写真(c1)本発明の第2の実施の形態での光照射マスクの全体図(c2)本発明の第2の実施の形態での光照射マスクの図(c3)本発明の第2の実施の形態での光照射マスクの図 (a)本発明の第3の実施の形態における導電性バンプの製造方法を説明する工程断面図(b)本発明の第3の実施の形態における光照射の分布を示す図 (a)本発明の第4の実施の形態における電子部品実装構造体を説明する模式図(b)本発明の第4の実施の形態における電子部品実装構造体を説明する模式図
符号の説明
1 電子部品
11 半導体素子
13 導電性バンプ
22 レンズ
23 偏向板
24 液晶マスク
25 偏向板
26 凸レンズ
27 ミラー
28 対物レンズ
42 電極
44 半導体素子
45 半導体ウエハ
46 フォトマスク
46b フォトマスクの開口部
51 導電樹脂槽
101 回路基板
102 電子部品実装済基板
104、107 電子部品
105、106 内部配線
300 ICチップ
301a 内側のバンプ
301b 周辺部のバンプ

Claims (8)

  1. 電子部品の電極上または前記電子部品全体に導電感光性樹脂を供給する工程と、
    フォトマスクの開口部より紫外光または可視光を照射して前記電子部品の電極上に感光導電樹脂層を形成する工程と、
    を含む導電性バンプの製造方法において、
    前記電子部品の電極面に照射する光エネルギに強度分布を持たせることを特徴とする導電性バンプの製造方法。
  2. 前記照射する光エネルギの強度分布として、前記電子部品の中央部は光が強く、前記電子部品の周辺部は光が弱い請求項1記載の導電性バンプの製造方法。
  3. 前記感光導電樹脂層を形成する工程後、洗浄により未露光の前記導電感光性樹脂を除去する工程を、さらに含む請求項1または2記載の導電性バンプの製造方法。
  4. 光エネルギの強度分布に対し、複数階調の色調を用い、フォトマスクの開口部形状を制御することを特徴とする請求項1から3までのいずれか1項に記載の導電性バンプの製造方法。
  5. フォトマスクとして液晶セルが2次元的に配置された透過式の液晶パネルを用い、開口部の大きさおよび前記開口部の位置を前記液晶パネルに印加する駆動信号電圧により電気的に制御することを特徴とする請求項1から4までのいずれか1項に記載の導電性バンプの製造方法。
  6. 複数の電極端子を設けた半導体素子と、
    前記電極端子と対向する位置に接続端子を設けた回路基板とを、
    前記電極端子上または前記接続端子上に設けた請求項1ないし5のいずれか1項に記載の製造方法で作製した導電性バンプを介して接続したことを特徴とする電子部品実装構造体。
  7. 電子部品上の複数個の電極面に形成された感光性樹脂を含む導電性接着剤からなる導電性バンプであって、
    前記複数個の導電性バンプが、異なる架橋度を有することを特徴とする電子部品。
  8. 電子部品の外周部に配置する導電性バンプの架橋度が、前記電子中央部に配置する導電性バンプの架橋度よりも少ないことを特徴とする請求項7に記載の電子部品。
JP2007198361A 2007-07-31 2007-07-31 導電性バンプとその製造方法および電子部品実装構造体 Active JP4957438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007198361A JP4957438B2 (ja) 2007-07-31 2007-07-31 導電性バンプとその製造方法および電子部品実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007198361A JP4957438B2 (ja) 2007-07-31 2007-07-31 導電性バンプとその製造方法および電子部品実装構造体

Publications (3)

Publication Number Publication Date
JP2009038057A JP2009038057A (ja) 2009-02-19
JP2009038057A5 JP2009038057A5 (ja) 2010-05-13
JP4957438B2 true JP4957438B2 (ja) 2012-06-20

Family

ID=40439724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007198361A Active JP4957438B2 (ja) 2007-07-31 2007-07-31 導電性バンプとその製造方法および電子部品実装構造体

Country Status (1)

Country Link
JP (1) JP4957438B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292836B2 (ja) * 2008-02-05 2013-09-18 富士通株式会社 プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ
JP2013105951A (ja) * 2011-11-15 2013-05-30 Internatl Business Mach Corp <Ibm> 複数のはんだバンプから成るアレイにおいて、部分的に異なるはんだバンプを用いるアレイ配置上の工夫
JP6291165B2 (ja) * 2013-03-15 2018-03-14 デクセリアルズ株式会社 接続体の製造方法、及び電子部品の接続方法
JP6575058B2 (ja) * 2014-12-16 2019-09-18 富士通株式会社 バンプ形成用材料、バンプ形成方法及び半導体装置
JP2021012041A (ja) * 2019-07-03 2021-02-04 デクセリアルズ株式会社 電気特性の検査冶具

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124952A (ja) * 1992-10-09 1994-05-06 Fujitsu Ltd 半導体チップのバンプ形成方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2005167074A (ja) * 2003-12-04 2005-06-23 Canon Inc 半導体装置
JP2005340255A (ja) * 2004-05-24 2005-12-08 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器

Also Published As

Publication number Publication date
JP2009038057A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US8120188B2 (en) Electronic component mounting structure and method for manufacturing the same
US5783465A (en) Compliant bump technology
US7453155B2 (en) Method for fabricating a flip chip package
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
KR101610326B1 (ko) 플립 칩 마이크로 범프 제조방법
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
JP2003031724A (ja) 半導体モジュール
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP4702271B2 (ja) 導電性バンプの形成方法
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
Zhong Stud bump bond packaging with reduced process steps
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
US20080083819A1 (en) Repaired pre-soldering structure of circuit board and method thereof
JP2020004926A (ja) 配線基板及び配線基板の製造方法
US10588214B2 (en) Stacked structure and method for manufacturing the same
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4957438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151