KR20130030054A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130030054A
KR20130030054A KR1020110093562A KR20110093562A KR20130030054A KR 20130030054 A KR20130030054 A KR 20130030054A KR 1020110093562 A KR1020110093562 A KR 1020110093562A KR 20110093562 A KR20110093562 A KR 20110093562A KR 20130030054 A KR20130030054 A KR 20130030054A
Authority
KR
South Korea
Prior art keywords
solder resist
connection pad
resist layer
forming
circuit board
Prior art date
Application number
KR1020110093562A
Other languages
English (en)
Inventor
이승주
김영지
장진혁
최원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110093562A priority Critical patent/KR20130030054A/ko
Priority to JP2012050161A priority patent/JP2013065811A/ja
Priority to TW101113856A priority patent/TW201315304A/zh
Publication of KR20130030054A publication Critical patent/KR20130030054A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 베이스 기판을 준비하는 단계; 베이스 기판 상에 회로 패턴 및 접속 패드를 포함하는 회로층을 형성하는 단계; 회로층을 포함하여 베이스 기판 상에 접속 패드를 노출시키는 제1 오픈부를 갖는 제1 솔더 레지스트층을 형성하는 단계; 및 제1 솔더 레지스트층을 포함하여 베이스 기판 상에 접속 패드 상면의 일부를 노출시키는 제2 오픈부를 갖는 제2 솔더 레지스트층을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 전자제품의 소형화, 경량화, 고기능화 경향에 따라서 반도체 패키지 방식이 기존 와이어 본딩(Wire Bonding) 방식에서 문헌 1과 같이 플립칩 본딩(Flip-chip Bonding) 방식으로 급속하게 전환되고 있다.
[문헌 1] JP 11-163529 A 1999. 6. 18
반도체 고밀도화에 따라 플립칩 패키지(Flip-chip Package)용 기판 또한 고밀도가 요구되고 있다.
이에, 플립칩 기판의 범프 피치(Bump Pitch)는 계속해서 파인화되고 있으며 파인 범프 형성을 위하여 솔더 레지스트의 품질 특성이 중요하게 대두되고 있는 실정이다.
특히, 파인 범프 피치를 구현하는데 있어, 반도체 실장 후 솔더 범프와 인접 트레이스 사이의 절연 신뢰성이 무엇보다도 중요시되고 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 외부접속단자가 형성될 접속 패드와 회로 패턴 간의 절연 신뢰성을 향상시킬 수 있도록 하기 위한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 의한 인쇄회로기판은,
베이스 기판;
상기 베이스 기판 일면에 형성된 회로 패턴 및 접속 패드를 포함하는 회로층;
상기 회로층을 포함하여 상기 베이스 기판 상에 형성되되, 상기 접속 패드를 노출시키는 제1 오픈부를 갖는 제1 솔더 레지스트층; 및
상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상부에 형성되되, 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부를 갖는 제2 솔더 레지스트층;을 포함할 수 있다.
여기에서, 상기 제1 오픈부는 상기 접속 패드의 상면과 양측면을 노출시키도록 형성될 수 있다.
또한, 상기 제1 오픈부는 상기 접속 패드의 상면과 일측면을 노출시키도록 형성될 수 있다.
또한, 상기 제1 오픈부는 상기 접속 패드의 상면을 노출시키도록 형성될 수 있다.
또한, 상기 제1 오픈부는 상기 제2 오픈부의 사이즈 보다 클 수 있다.
또한, 상기 제2 오픈부에 형성된 외부접속단자;를 더 포함할 수 있다.
다른 본 발명의 실시예에 의한 인쇄회로기판의 제조방법은,
베이스 기판을 준비하는 단계;
상기 베이스 기판 상에 회로 패턴 및 접속 패드를 포함하는 회로층을 형성하는 단계;
상기 회로층을 포함하여 상기 베이스 기판 상에 상기 접속 패드를 노출시키는 제1 오픈부를 갖는 제1 솔더 레지스트층을 형성하는 단계; 및
상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상에 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부를 갖는 제2 솔더 레지스트층을 형성하는 단계;를 포함할 수 있다.
여기에서, 상기 제1 솔더 레지스트층을 형성하는 단계는,
상기 회로층을 포함하여 상기 베이스 기판 상에 솔더 레지스트를 도포하는 단계; 및
상기 솔더 레지스트를 패터닝하여 상기 접속 패드를 노출시킬 제1 오픈부가 형성되도록 솔더 레지스트 패턴을 형성하여 제1 솔더 레지스트층을 형성하는 단계;를 포함할 수 있다.
또한, 상기 제2 솔더 레지스트층을 형성하는 단계는,
상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상에 솔더 레지스트를 도포하는 단계; 및
상기 솔더 레지스트를 패터닝하여 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부가 형성되도록 솔더 레지스트 패턴을 형성하여 제2 솔더 레지스트층을 형성하는 단계;를 포함할 수 있다.
또한, 제1 솔더 레지스트층을 형성하는 단계에서,
상기 접속 패드의 상면과 양측면을 노출시키도록 상기 제1 오픈부를 형성할 수 있다.
또한, 상기 제1 솔더 레지스트층을 형성하는 단계에서,
상기 접속 패드의 상면과 일측면을 노출시키도록 상기 제1 오픈부를 형성할 수 있다.
또한, 상기 제1 솔더 레지스트층을 형성하는 단계에서,
상기 접속 패드의 상면을 노출시키도록 상기 제1 오픈부를 형성할 수 있다.
또한, 제1 솔더 레지스트층을 형성하는 단계에서,
상기 제1 오픈부는 상기 제2 오픈부의 사이즈 보다 크도록 형성할 수 있다.
또한, 상기 제2 솔더 레지스트층을 형성하는 단계 이후에,
상기 제2 오픈부에 외부접속단자를 형성하는 단계;를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 인쇄회로기판 및 그 제조방법은, 회로 패턴을 1차로 감싸는 형태의 솔더 레지스트층을 형성한 후, 접속 패드를 노출시키는 2차 솔더 레지스트층을 형성하기 때문에, 2차 솔더 레지스트층의 오픈부를 형성할 때 과현상을 미연에 방지할 수 있고, 이로 인해 회로 패턴과 접속 패드 간의 쇼트(Short) 현상을 예방하여 절연 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명의 제1 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 2는 본 발명의 제2 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 3은 본 발명의 제3 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 4 내지 도 8은 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도,
도 9 내지 도 11은 본 발명의 제2 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도,
도 12 내지 도 14는 본 발명의 제3 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판 - 제1 실시예
도 1은 본 발명의 제1 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.
도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 베이스 기판(110), 베이스 기판(110) 일면에 형성된 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120), 회로층(120)을 포함하여 베이스 기판(110) 상에 형성되되, 접속 패드(122)를 노출시키는 제1 오픈부(도 6의 131)를 갖는 제1 솔더 레지스트층(130), 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상부에 형성되되, 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 포함할 수 있다.
여기에서, 인쇄회로기판(100)은 제2 오픈부(141)에 형성된 외부접속단자(150)를 더 포함할 수 있다.
이때, 외부접속단자(150)는 솔더 범프일 수 있으며, 이에 한정되지 않는다.
또한, 베이스 기판(110)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 접속 패드(122)를 포함하는 회로층(120)은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
또한, 제1 오픈부(131)는 접속 패드(122)의 상면과 양측면을 노출시키도록 형성될 수 있다.
또한, 제1 오픈부(131)는 제2 오픈부(141)의 사이즈 보다 클 수 있다.
또한, 제1 오픈부(131)는 회로 패턴(121)과 접속 패드(122) 사이에 형성될 수 있다. 이는, 제1 오픈부(131)가 회로 패턴(121)과 접속 패드(122) 사이에 형성되어 접속 패드(122)의 기판면을 제외한 면이 모두 노출되도록 형성하는 것을 의미한다.
또한, 솔더 레지스트층(130, 140)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1 솔더 레지스트층(130)과 제2 솔더 레지스트층(140)은 각각 동일한 재질 또는 서로 다른 재질로 이루어질 수 있다.
상기 노출된 접속 패드(122)에는 필요에 따라 표면처리층(미도시됨)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and Immersion Gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
본 발명의 실시예에 의한 인쇄회로기판(100)은 제1 솔더 레지스트층(130)을 형성하기 때문에, 제2 솔더 레지스트층(140)의 제2 오픈부(141) 형성 시 과 현상을 예방할 수 있으며, 이로 인해 회로 패턴(121)과 접속 패드(122) 간의 쇼트(Short) 현상을 방지할 수 있어 절연 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있는 것이다.
또한, 본 발명의 실시예에 의한 인쇄회로기판(100)은 파인 범프 피치(Fine Bump Pitch)용 기판 제조에 있어, 미세 솔더 레지스트의 오프닝 사이즈 및 고정합 포토 솔더 레지스트 사양의 인쇄회로기판의 절연 신뢰성을 향상시키는 데 탁월한 효과를 기대할 수 있다.
인쇄회로기판 - 제2 실시예
도 2는 본 발명의 제2 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.
다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 2에서 도시하는 바와 같이, 인쇄회로기판(100)은 베이스 기판(110), 베이스 기판(110) 일면에 형성된 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120), 회로층(120)을 포함하여 베이스 기판(110) 상에 형성되되, 접속 패드(122)를 노출시키는 제1 오픈부(도 9의 131)를 갖는 제1 솔더 레지스트층(130), 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상부에 형성되되, 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 포함할 수 있다.
이때, 제1 오픈부(131)는 접속 패드(122)의 상면과 일측면을 노출시키도록 형성될 수 있다.
또한, 인쇄회로기판(100)은 제2 오픈부(141)에 형성된 외부접속단자(150)를 더 포함할 수 있다.
이때, 외부접속단자(150)는 솔더 범프일 수 있으며, 이에 한정되지 않는다.
인쇄회로기판 - 제3 실시예
도 3은 본 발명의 제3 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.
다만, 제3 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 3에서 도시하는 바와 같이, 인쇄회로기판(100)은 베이스 기판(110), 베이스 기판(110) 일면에 형성된 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120), 회로층(120)을 포함하여 베이스 기판(110) 상에 형성되되, 접속 패드(122)를 노출시키는 제1 오픈부(도 12의 131)를 갖는 제1 솔더 레지스트층(130), 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상부에 형성되되, 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 포함할 수 있다.
이때, 제1 오픈부(131)는 접속 패드(122)의 상면을 노출시키도록 형성될 수 있다.
또한, 인쇄회로기판(100)은 제2 오픈부(141)에 형성된 외부접속단자(150)를 더 포함할 수 있다.
이때, 외부접속단자(150)는 솔더 범프일 수 있으며, 이에 한정되지 않는다.
인쇄회로기판의 제조방법 - 제1 실시예
도 4 내지 도 8은 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 4에서 도시하는 바와 같이, 베이스 기판(110)을 준비한다.
여기에서, 베이스 기판(110)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 5에서 도시하는 바와 같이, 베이스 기판(110) 상에 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120)을 형성할 수 있다.
다음, 도 6에서 도시하는 바와 같이, 회로층(120)을 포함하여 베이스 기판(110) 상에 접속 패드(122)를 노출시키는 제1 오픈부(131)를 갖는 제1 솔더 레지스트층(130)을 형성할 수 있다.
보다 상세히 설명하면, 제1 솔더 레지스트층(130)을 형성하는 단계는, 우선, 회로층(120)을 포함하여 베이스 기판(110) 상에 솔더 레지스트를 도포한다.
다음, 솔더 레지스트를 패터닝하여 접속 패드(122)를 노출시킬 제1 오픈부(131)가 형성되도록 솔더 레지스트 패턴을 형성하여 제1 솔더 레지스트층(130)을 형성한다.
이때, 솔더 레지스트는 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 솔더 레지스트의 패터닝은 노광 및 현상 공정을 통해 형성될 수 있으며, 이에 한정되지 않는다.
또한, 제1 솔더 레지스트층(130)을 형성하는 단계에서, 접속 패드(122)의 상면과 양측면을 노출시키도록 제1 오픈부(131)를 형성할 수 있다.
즉, 제1 오픈부(131)가 회로 패턴(121)과 접속 패드(122) 사이에 형성되어 접속 패드(122)의 기판면을 제외한 면이 모두 노출되도록 형성하는 것을 의미한다.
다음, 도 7에서 도시하는 바와 같이, 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상에 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 형성할 수 있다.
보다 상세히 설명하면, 제2 솔더 레지스트층(140)을 형성하는 단계는, 우선, 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상에 솔더 레지스트를 도포한다.
다음, 솔더 레지스트를 패터닝하여 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)가 형성되도록 솔더 레지스트 패턴을 형성하여 제2 솔더 레지스트층(140)을 형성한다.
한편, 제1 솔더 레지스트층(140)을 형성하는 단계에서, 제1 오픈부(131)는 제2 오픈부(141)의 사이즈 보다 크도록 형성할 수 있다.
다음, 도 8에서 도시하는 바와 같이, 제2 오픈부(141)에 외부접속단자(150)를 형성한다.
이때, 외부접속단자(150)는 솔더 범프일 수 있으며, 이에 한정되지 않는다.
본 발명의 실시예에 의한 인쇄회로기판(100)은 제1 솔더 레지스트층(130)을 형성하기 때문에, 제2 솔더 레지스트층(140)의 제2 오픈부(141) 형성 시 과 현상을 예방할 수 있으며, 이로 인해 회로 패턴(121)과 접속 패드(122) 간의 쇼트(Short) 현상을 방지할 수 있어 절연 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있는 것이다.
또한, 본 발명의 실시예에 의한 인쇄회로기판(100)은 파인 범프 피치(Fine Bump Pitch)용 기판 제조에 있어, 미세 솔더 레지스트의 오프닝 사이즈 및 고정합 포토 솔더 레지스트 사양의 인쇄회로기판의 절연 신뢰성을 향상시키는 데 탁월한 효과를 기대할 수 있다.
인쇄회로기판의 제조방법 - 제2 실시예
도 9 내지 도 11은 본 발명의 제2 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 도 5를 참조하여 설명하기로 한다.
다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 5에서 도시하는 바와 같이, 베이스 기판(110) 상에 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120)을 형성할 수 있다.
다음, 도 9에서 도시하는 바와 같이, 회로층(120)을 포함하여 베이스 기판(110) 상에 접속 패드(122)를 노출시키는 제1 오픈부(131)를 갖는 제1 솔더 레지스트층(130)을 형성할 수 있다.
이때, 제1 솔더 레지스트층(130)을 형성하는 단계에서, 접속 패드(122)의 상면과 일측면을 노출시키도록 제1 오픈부(131)를 형성할 수 있다.
도 9에서는 제1 오픈부(131)가 접속 패드(122)를 기준으로 우측을 노출시키는 경우를 예로 들어 도시하였지만, 이에 한정되지 않는다.
이하, 도 10 및 도 11의 제조공정은 상술한 도 7 및 도 8의 제조공정과 동일하여 상세 설명은 생략하기로 한다.
도 10에서 도시하는 바와 같이, 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상에 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 형성한다.
다음, 도 11에서 도시하는 바와 같이, 제2 오픈부(141)에 외부접속단자(150)를 형성한다.
인쇄회로기판의 제조방법 - 제3 실시예
도 12 내지 도 14는 본 발명의 제3 실시예에 의한 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 도 5를 참조하여 설명하기로 한다.
다만, 제3 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 5에서 도시하는 바와 같이, 베이스 기판(110) 상에 회로 패턴(121) 및 접속 패드(122)를 포함하는 회로층(120)을 형성할 수 있다.
다음, 도 12에서 도시하는 바와 같이, 회로층(120)을 포함하여 베이스 기판(110) 상에 접속 패드(122)를 노출시키는 제1 오픈부(131)를 갖는 제1 솔더 레지스트층(130)을 형성할 수 있다.
이때, 제1 솔더 레지스트층(130)을 형성하는 단계에서, 접속 패드(122)의 상면을 노출시키도록 제1 오픈부(131)를 형성할 수 있다.
도 12에서는 제1 오픈부(131)가 접속 패드(122)의 상면 중 일부를 노출시키는 경우를 예로 들어 도시하였지만, 접속 패드(122)의 상면 모두를 노출시키는 것도 포함한다 할 것이다.
이하, 도 13 및 도 14의 제조공정은 상술한 도 7 및 도 8의 제조공정과 동일하여 상세 설명은 생략하기로 한다.
도 13에서 도시하는 바와 같이, 제1 솔더 레지스트층(130)을 포함하여 베이스 기판(110) 상에 접속 패드(122) 상면의 일부를 노출시키는 제2 오픈부(141)를 갖는 제2 솔더 레지스트층(140)을 형성한다.
다음, 도 14에서 도시하는 바와 같이, 제2 오픈부(141)에 외부접속단자(150)를 형성한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 인쇄회로기판
110 : 베이스 기판
120 : 회로층
121 : 회로 패턴
122 : 접속 패드
130 : 제1 솔더 레지스트층
131 : 제1 오픈부
140 : 제2 솔더 레지스트층
141 : 제2 오픈부
150 : 외부접속단자

Claims (14)

  1. 베이스 기판;
    상기 베이스 기판 일면에 형성된 회로 패턴 및 접속 패드를 포함하는 회로층;
    상기 회로층을 포함하여 상기 베이스 기판 상에 형성되되, 상기 접속 패드를 노출시키는 제1 오픈부를 갖는 제1 솔더 레지스트층; 및
    상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상부에 형성되되, 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부를 갖는 제2 솔더 레지스트층;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제1 오픈부는 상기 접속 패드의 상면과 양측면을 노출시키도록 형성된 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 제1 오픈부는 상기 접속 패드의 상면과 일측면을 노출시키도록 형성된 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 제1 오픈부는 상기 접속 패드의 상면을 노출시키도록 형성된 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 제1 오픈부는 상기 제2 오픈부의 사이즈 보다 큰 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제2 오픈부에 형성된 외부접속단자;
    를 더 포함하는 인쇄회로기판.
  7. 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상에 회로 패턴 및 접속 패드를 포함하는 회로층을 형성하는 단계;
    상기 회로층을 포함하여 상기 베이스 기판 상에 상기 접속 패드를 노출시키는 제1 오픈부를 갖는 제1 솔더 레지스트층을 형성하는 단계; 및
    상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상에 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부를 갖는 제2 솔더 레지스트층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 제1 솔더 레지스트층을 형성하는 단계는,
    상기 회로층을 포함하여 상기 베이스 기판 상에 솔더 레지스트를 도포하는 단계; 및
    상기 솔더 레지스트를 패터닝하여 상기 접속 패드를 노출시킬 제1 오픈부가 형성되도록 솔더 레지스트 패턴을 형성하여 제1 솔더 레지스트층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 제2 솔더 레지스트층을 형성하는 단계는,
    상기 제1 솔더 레지스트층을 포함하여 상기 베이스 기판 상에 솔더 레지스트를 도포하는 단계; 및
    상기 솔더 레지스트를 패터닝하여 상기 접속 패드 상면의 일부를 노출시키는 제2 오픈부가 형성되도록 솔더 레지스트 패턴을 형성하여 제2 솔더 레지스트층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 제1 솔더 레지스트층을 형성하는 단계에서,
    상기 접속 패드의 상면과 양측면을 노출시키도록 상기 제1 오픈부를 형성하는 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 제1 솔더 레지스트층을 형성하는 단계에서,
    상기 접속 패드의 상면과 일측면을 노출시키도록 상기 제1 오픈부를 형성하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 제1 솔더 레지스트층을 형성하는 단계에서,
    상기 접속 패드의 상면을 노출시키도록 상기 제1 오픈부를 형성하는 인쇄회로기판의 제조방법.
  13. 청구항 7에 있어서,
    상기 제1 솔더 레지스트층을 형성하는 단계에서,
    상기 제1 오픈부는 상기 제2 오픈부의 사이즈 보다 크도록 형성하는 인쇄회로기판의 제조방법.
  14. 청구항 7에 있어서,
    상기 제2 솔더 레지스트층을 형성하는 단계 이후에,
    상기 제2 오픈부에 외부접속단자를 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
KR1020110093562A 2011-09-16 2011-09-16 인쇄회로기판 및 그 제조방법 KR20130030054A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110093562A KR20130030054A (ko) 2011-09-16 2011-09-16 인쇄회로기판 및 그 제조방법
JP2012050161A JP2013065811A (ja) 2011-09-16 2012-03-07 プリント回路基板及びその製造方法
TW101113856A TW201315304A (zh) 2011-09-16 2012-04-18 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110093562A KR20130030054A (ko) 2011-09-16 2011-09-16 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130030054A true KR20130030054A (ko) 2013-03-26

Family

ID=48179765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093562A KR20130030054A (ko) 2011-09-16 2011-09-16 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
JP (1) JP2013065811A (ko)
KR (1) KR20130030054A (ko)
TW (1) TW201315304A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
KR20160141470A (ko) * 2015-06-01 2016-12-09 삼성전기주식회사 인쇄회로기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216423A (ja) * 2013-04-24 2014-11-17 日本特殊陶業株式会社 配線基板、配線基板の製造方法
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726137B2 (ja) * 1990-02-26 1998-03-11 キヤノン株式会社 配線電極基板、該配線電極基板を有するインクジェット記録ヘッドおよびインクジェット記録装置
JPH0946027A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd プリント配線板のレジスト印刷方法
JP2002043723A (ja) * 2000-07-25 2002-02-08 Kyocera Corp 配線基板およびこれを用いた電子部品モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
US10249559B2 (en) 2014-08-04 2019-04-02 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
US10679931B2 (en) 2014-08-04 2020-06-09 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
KR20160141470A (ko) * 2015-06-01 2016-12-09 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
JP2013065811A (ja) 2013-04-11
TW201315304A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US7382057B2 (en) Surface structure of flip chip substrate
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20140037862A1 (en) Method for manufacturing printed circuit board
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
KR20140084801A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TWI624011B (zh) 封裝結構及其製法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
KR20140019689A (ko) 인쇄회로기판 및 그 제조방법
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
KR20110013902A (ko) 패키지 및 그 제조방법
KR20160081272A (ko) 인쇄회로기판 및 그 제조방법
KR101194448B1 (ko) 인쇄회로기판의 제조방법
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
KR20120006338A (ko) 이미지 센서 패키지
JP2015090981A (ja) プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法
KR20130030039A (ko) 반도체 패키지
US20130256023A1 (en) Printed circuit board and method of manufacturing the same
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
KR102425755B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application