KR20140019689A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140019689A
KR20140019689A KR1020120086288A KR20120086288A KR20140019689A KR 20140019689 A KR20140019689 A KR 20140019689A KR 1020120086288 A KR1020120086288 A KR 1020120086288A KR 20120086288 A KR20120086288 A KR 20120086288A KR 20140019689 A KR20140019689 A KR 20140019689A
Authority
KR
South Korea
Prior art keywords
insulating layer
layers
multilayer insulating
circuit board
printed circuit
Prior art date
Application number
KR1020120086288A
Other languages
English (en)
Inventor
이정우
김굉식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120086288A priority Critical patent/KR20140019689A/ko
Priority to JP2012251367A priority patent/JP2014036220A/ja
Priority to US13/681,598 priority patent/US20140041902A1/en
Publication of KR20140019689A publication Critical patent/KR20140019689A/ko
Priority to US14/634,527 priority patent/US20150177621A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 실시예는 인쇄회로기판에 관한 것으로서, 회로층이 형성된 베이스기판; 및 회로층을 포함하여 베이스기판 상에 복수의 층으로 형성되되, 각각의 층이 단차 구조로 형성된 다층 절연층;을 포함하고, 다층 절연층은 각각 이종 재질로 이루어질 수 있다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 다양한 소재를 적극 활용하고 있으며, 기능성 소재의 신뢰성, 생산성을 향상시키기 위한 노력이 한창 진행 중이다.
이에 따라, 특허문헌 1을 비롯한 인쇄회로기판도 다양한 디자인 또는 소재를 적용하여 제품의 신뢰성을 향상시키려는 추세이다.
한편, 솔더레지스트는 기판의 최외층에서 불필요한 부분의 솔더 부착을 방지하고 기판의 최외층 회로를 보호하는 역할을 한다.
최근 다양한 층구성 및 제품 특성에 따른 신뢰성과 생산성 향상을 위하여 솔더레지스트 또한 많은 기능적 특성이 요구되고 있다.
US 2006-0191709 A
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 2종 이상의 감광성 민감도가 서로 다른 절연 재질로 절연층을 형성하여 인쇄회로기판의 제조 신뢰성을 향상시키기 위한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법은, 회로층이 형성된 베이스기판을 준비하는 단계;
상기 회로층을 포함하여 상기 베이스기판 상에 복수의 층으로 형성하되, 각각의 층이 이종 재질로 이루어진 다층 절연층을 형성하는 단계; 및
상기 다층 절연층의 복수의 층 각각에 노광 및 현상 공정을 수행하여 상기 다층 절연층에 단차 구조를 형성하는 단계;를 포함할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 다층 절연층의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어졌으며,
상기 단차 구조를 형성하는 단계에서,
상기 다층 절연층의 복수의 층 각각에 해당 절연층의 현상 선택성을 기초로 현상액의 조건을 상이하게 적용하여 현상 공정을 수행할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 다층 절연층의 복수의 층 각각은 이종 재질의 네가티브형(Negative Type) 포토레지스트로 이루어질 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 다층 절연층의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어졌으며,
상기 단차 구조를 형성하는 단계에서,
상기 다층 절연층의 복수의 층 각각에 해당 절연층의 노광 선택성을 기초로 광량의 조건을 상이하게 적용하여 노광 공정을 수행할 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법의 다층 절연층의 복수의 층 각각은 이종 재질의 포지티브형(Positive Type) 포토레지스트로 이루어질 수 있다.
본 발명의 실시예에 따른 인쇄회로기판의 제조방법은, 단차 구조를 형성하는 단계에서,
상기 단차 구조는 상기 다층 절연층이 상기 다층 절연층의 상부면으로부터 상기 베이스기판측 방향으로 복수의 층 각각의 개구부의 너비가 작아지는 형상일 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판은, 회로층이 형성된 베이스기판; 및
상기 회로층을 포함하여 상기 베이스기판 상에 복수의 층으로 형성되되, 각각의 층이 단차 구조로 형성된 다층 절연층;
를 포함하고, 상기 다층 절연층은 각각 이종 재질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 다층 절연층의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 다층 절연층의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 다층 절연층의 복수의 층 각각은 이종 재질의 포토레지스트로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 단차 구조는 다층 절연층이 상기 다층 절연층의 상부면으로부터 상기 베이스기판측 방향으로 복수의 층 각각의 개구부의 너비가 작아지는 형상일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 다층 절연층의 각각을 이종 재질의 감광성 절연물질로 생성하기 때문에, 최외층의 절연층에 단차 구조를 가공함에 있어 회로층과 절연층 계면에 발생하는 문제점을 미연에 방지하여 인쇄회로기판의 생산성 및 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예는 2종 이상의 포토레지스트 접합체를 사용할 경우 생산성 저하없이 단차 구조의 멀티스텝 솔더레지스트의 미세구현이 가능하며, 얼라이먼트 향상에 효과가 있음을 기대할 수 있다.
도 1 내지 도 8은 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도.
도 9 내지 도 14는 본 발명의 제2 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판의 제조방법
도 1 내지 도 8은 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 1에서 도시하는 바와 같이, 회로층(120)이 형성된 베이스기판(110)을 준비할 수 있다.
상기 베이스기판(110)은 인쇄회로기판 분야에서 코어 기판으로서 적용되는 통상의 절연층일 수 있으며, 이에, 1층 이상의 접속 패드를 포함하는 회로층(120)를 포함하는 회로가 형성된 인쇄회로기판(100)일 수 있다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 2에서 도시하는 바와 같이, 회로층(120)을 포함하여 베이스기판(110) 상에 복수의 층으로 형성하되, 각각의 층이 이종 재질로 이루어진 다층 절연층(130, 131, 133, 135)을 형성할 수 있다.
상기 다층 절연층(130, 131, 133, 135)의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어질 수 있다.
또한, 다층 절연층(130, 131, 133, 135)의 복수의 층 각각은 이종 재질의 네가티브형(Negative Type) 포토레지스트로 이루어질 수 있다.
도 3 내지 도 8에서 도시하는 바와 같이, 다층 절연층(130)은 노광(A)을 수행하는 영역을 제외한 미경화영역이 현상액을 통해 제거되는 네가티브형 포토레지스트로 이루어질 수 있는 것이다.
예를 들어, 이종 재질의 네가티브형 포토레지스트는 Na2CO3 등 무기 알칼리에 대한 반응성 차이를 가진 레진 합성물 또는 다른 용액조성을 가진 현상액에 대한 상대적인 반응성을 가진 2종 이상의 포토레지스트 접합체일 수 있다.
다음, 도 3 내지 도 8에서 도시하는 바와 같이, 다층 절연층(130, 131, 133, 135)의 복수의 층 각각에 노광 및 현상 공정을 수행하여 다층 절연층(130, 131, 133, 135)에 단차 구조를 형성할 수 있다.
이때, 다층 절연층(130)의 복수의 층 각각에 해당 절연층의 현상 선택성을 기초로 현상액의 조건을 상이하게 적용하여 현상 공정을 수행할 수 있다.
상기 현상 선택성은 현상액에 대한 반응 조건(즉, 현상액에 대한 민감도)을 의미하는 것으로 정의하기로 한다.
도 3 및 도 4에서 도시하는 바와 같이, 다층 절연층(131, 133, 135) 중 최외층(135)에 노광(도 3의 A) 및 현상을 수행하여, 개구부(141)를 형성할 수 있다.
다음, 도 5 및 도 6에서 도시하는 바와 같이, 참조번호 141의 개구부를 통해 노출된 다층 절연층(133)의 일부에 노광(도 5의 A) 및 현상을 수행하여, 개구부(143)를 형성할 수 있다.
다음, 도 7 및 도 8에서 도시하는 바와 같이, 참조번호 143의 개구부를 통해 노출된 다층 절연층(131)에 노광(도 7의 A)을 수행하여 경화시킬 수 있다.
도 3 내지 도 8에서, 다층 절연층(131, 133, 135) 중 노광되어 경화된 영역은 미경화상태에서 경화상태로 재질의 경도가 달라지지만 설명의 편의를 위해 재질 변경의 도시를 생략하였다.
상술한 참조번호 141과 143의 개구부는 인쇄회로기판(100)의 길이방향을 기준으로 141의 개구부가 143의 개구부 보다 크게 형성되어, 다층 절연층(130)이 단차 구조로 형성될 수 있도록 할 수 있다.
즉, 도 8에서 도시하는 바와 같이, 단차 구조를 형성하는 단계에서, 단차 구조는 다층 절연층(130)이 다층 절연층(130)의 상부면으로부터 베이스기판(110)측 방향으로 복수의 층 각각의 개구부(도 4의 141, 도 8의 143)의 너비가 작아지는 형상일 수 있다.
한편, 회로층(120) 중 접속 패드 상에는 후속 공정을 통해서 외부접속단자로서 솔더볼이 형성되며, 상기 솔더볼을 통해서 반도체 소자 또는 외부 부품과 내층 회로를 전기적으로 접속시킬 수 있다.
상기 접속 패드를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
상기 노출된 접속 패드에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and Immersion Gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
다층 절연층(130)을 포토레지스트의 네가티브 타입으로 적용할 경우, 상술한 공정과 같이 미경화 포토레지스트 일부에 부분 현상을 진행할 수 있는 것이다. 현상을 조정하는 방법은 현상할 해당 층의 재질을 기초하여 현상액을 조절하는 것이다. 이때, 다층 절연층(130)의 복수의 층 각각에 현상 선택성이 서로 다른 재질을 적용하였기 때문에, 패터닝 시 미세 조정이 가능할 수 있다.
또한, 본 발명의 실시예는 현상 성택성이 다른 감광성 절연물질을 적용함에 따라, 회로층(120)과 다층 절연층(130) 계면에 약품의 침투로 인하여 갈라지는 현상을 방지할 수 있다.
또한, 본 발명의 단차 구조의 이종 재질로 이루어진 다층 절연층(130)은 미세 패터닝을 구현할 수 있으며, 얼라이먼트(Alignment) 향상에 효과가 있다는 것이다.
도 9 내지 도 14는 본 발명의 제2 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 9에서 도시하는 바와 같이, 회로층(220)이 형성된 베이스기판(210)을 준비할 수 있다.
상기 베이스기판(210)은 인쇄회로기판 분야에서 코어 기판으로서 적용되는 통상의 절연층일 수 있으며, 이에, 1층 이상의 접속 패드를 포함하는 회로층(220)를 포함하는 회로가 형성된 인쇄회로기판(200)일 수 있다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 10에서 도시하는 바와 같이, 회로층(220)을 포함하여 베이스기판(210) 상에 복수의 층으로 형성하되, 각각의 층이 이종 재질로 이루어진 다층 절연층(230, 231, 233, 235)을 형성할 수 있다.
상기 다층 절연층(230, 231, 233, 235)의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어질 수 있다.
또한, 다층 절연층(230, 231, 233, 235)의 복수의 층 각각은 이종 재질의 포지티브형(Positive Type) 포토레지스트로 이루어질 수 있다.
도 11 내지 도 14에서 도시하는 바와 같이, 다층 절연층(230)은 노광(B)을 수행하는 영역이 현상액을 통해 제거되는 포지티브형 포토레지스트로 이루어질 수 있는 것이다.
예를 들어, 이종 재질의 포지티브형 포토레지스트는 광개시제와 필러 등을 변경하여 α-Ray, 노광 민감도 또는 흡광파장의 차이가 있는 재질을 적용할 수 있다.
다음, 도 11 내지 도 14에서 도시하는 바와 같이, 다층 절연층(230, 231, 233, 235)의 복수의 층 각각에 노광 및 현상 공정을 수행하여 다층 절연층(230, 231, 233, 235)에 단차 구조를 형성할 수 있다.
이때, 다층 절연층(230)의 복수의 층 각각에 해당 절연층의 노광 선택성을 기초로 광량의 조건을 상이하게 적용하여 노광 공정을 수행할 수 있다.
상기 노광 선택성은 노광량에 대한 반응 조건(즉, 노광량에 대한 민감도)을 의미하는 것으로 정의하기로 한다.
도 11 및 도 12에서 도시하는 바와 같이, 다층 절연층(231, 233, 235) 중 최외층(235)에 노광(도 11의 B) 및 현상을 수행하여, 개구부(241)를 형성할 수 있다.
다음, 도 13 및 도 14에서 도시하는 바와 같이, 참조번호 241의 개구부를 통해 노출된 다층 절연층(233)의 일부에 노광(도 13의 B) 및 현상을 수행하여, 개구부(243)를 형성할 수 있다.
상술한 참조번호 241과 243의 개구부는 인쇄회로기판(200)의 길이방향을 기준으로 241의 개구부가 243의 개구부보다 크게 형성되어, 다층 절연층(230)이 단차 구조로 형성될 수 있도록 할 수 있다.
즉, 도 14에서 도시하는 바와 같이, 단차 구조를 형성하는 단계에서, 단차 구조는 다층 절연층(230)이 다층 절연층(230)의 상부면으로부터 베이스기판(210)측 방향으로 복수의 층 각각의 개구부(도 12의 241, 도 14의 243)의 너비가 작아지는 형상일 수 있다.
한편, 회로층(220) 중 접속 패드 상에는 후속 공정을 통해서 외부접속단자로서 솔더볼이 형성되며, 상기 솔더볼을 통해서 반도체 소자 또는 외부 부품과 내층 회로를 전기적으로 접속시킨다.
상기 접속 패드를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
상기 노출된 접속 패드에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and Immersion Gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
다층 절연층(230)을 포토레지스트의 포지티브형으로 적용할 경우, 상술한 공정과 같이, 포토레지스트 일부에 부분 노광을 진행할 수 있는 것이다. 본 발명의 실시예는 노광 시 포토레지스트의 감광특성에 따라 광량을 조절하여 부분 노광을 수행하는 것이다. 이때, 다층 절연층(230)의 복수의 층 각각에 노광 선택성이 상이한 재질을 적용하였기 때문에, 다층 절연층(230)의 공정 신뢰성을 더욱 향상시킬 수 있는 것이다.
또한, 본 발명의 실시예는 노광 선택성이 다른 감광성 절연물질을 적용함에 따라, 회로층(220)과 다층 절연층(230) 계면에 약품의 침투로 인하여 갈라지는 현상을 방지할 수 있다.
또한, 본 발명의 단차 구조의 이종 재질로 이루어진 다층 절연층(130)은 미세 패터닝을 구현할 수 있으며, 얼라이먼트(Alignment) 향상에 효과가 있다는 것이다.
인쇄회로기판
도 1 내지 도 8은 본 발명의 제1 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이고, 도 9 내지 도 14는 본 발명의 제2 실시예에 의한 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
도 8 및 도 14에서 도시하는 바와 같이, 인쇄회로기판(100)은 회로층(120, 220)이 형성된 베이스기판(110, 210) 및 회로층(120, 220)을 포함하여 베이스기판(110, 210) 상에 복수의 층으로 형성되되, 각각의 층이 단차 구조로 형성된 다층 절연층(130, 131, 133, 135, 230, 231, 233, 235)을 포함할 수 있다.
이때, 다층 절연층(130, 131, 133, 135, 230, 231, 233, 235)은 각각 이종 재질로 이루어질 수 있다.
한편, 다층 절연층(230, 231, 233, 235)의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어질 수 있다.
다른 한편, 다층 절연층(130, 131, 133, 135)의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어질 수 있다.
다층 절연층(130, 131, 133, 135, 230, 231, 233, 235)의 복수의 층 각각은 이종 재질의 포토레지스트로 이루어질 수 있다.
도 8 및 도 14에서 도시하는 바와 같이, 단차 구조는 다층 절연층(130, 131, 133, 135, 230, 231, 233, 235)이 다층 절연층(130, 131, 133, 135, 230, 231, 233, 235)의 상부면으로부터 베이스기판(110, 210)측 방향으로 복수의 층 각각의 개구부의 너비가 작아지는 형상일 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200 : 인쇄회로기판
110, 210 : 베이스기판
120, 220 : 회로층
130, 131, 133, 135, 230, 231, 233, 235 : 다층 절연층
141, 143, 241, 243 : 개구부

Claims (11)

  1. 회로층이 형성된 베이스기판을 준비하는 단계;
    상기 회로층을 포함하여 상기 베이스기판 상에 복수의 층으로 형성하되, 각각의 층이 이종 재질로 이루어진 다층 절연층을 형성하는 단계; 및
    상기 다층 절연층의 복수의 층 각각에 노광 및 현상 공정을 수행하여 상기 다층 절연층에 단차 구조를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 다층 절연층의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어졌으며,
    상기 단차 구조를 형성하는 단계에서,
    상기 다층 절연층의 복수의 층 각각에 해당 절연층의 현상 선택성을 기초로 현상액의 조건을 상이하게 적용하여 현상 공정을 수행하는 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 다층 절연층의 복수의 층 각각은 이종 재질의 네가티브형(Negative Type) 포토레지스트로 이루어진 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 다층 절연층의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어졌으며,
    상기 단차 구조를 형성하는 단계에서,
    상기 다층 절연층의 복수의 층 각각에 해당 절연층의 노광 선택성을 기초로 광량의 조건을 상이하게 적용하여 노광 공정을 수행하는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 다층 절연층의 복수의 층 각각은 이종 재질의 포지티브형(Positive Type) 포토레지스트로 이루어진 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 단차 구조를 형성하는 단계에서,
    상기 단차 구조는 상기 다층 절연층이 상기 다층 절연층의 상부면으로부터 상기 베이스기판측 방향으로 복수의 층 각각의 개구부의 너비가 작아지는 형상인 인쇄회로기판의 제조방법.
  7. 회로층이 형성된 베이스기판; 및
    상기 회로층을 포함하여 상기 베이스기판 상에 복수의 층으로 형성되되, 각각의 층이 단차 구조로 형성된 다층 절연층;
    를 포함하고, 상기 다층 절연층은 각각 이종 재질로 이루어진 인쇄회로기판.
  8. 청구항 7에 있어서,
    상기 다층 절연층의 복수의 층 각각은 노광 선택성이 상이한 이종 재질로 이루어진 인쇄회로기판.
  9. 청구항 7에 있어서,
    상기 다층 절연층의 복수의 층 각각은 현상 선택성이 상이한 이종 재질로 이루어진 인쇄회로기판.
  10. 청구항 7에 있어서,
    상기 다층 절연층의 복수의 층 각각은 이종 재질의 포토레지스트로 이루어진 인쇄회로기판.
  11. 청구항 7에 있어서,
    상기 단차 구조는 상기 다층 절연층이 상기 다층 절연층의 상부면으로부터 상기 베이스기판측 방향으로 복수의 층 각각의 개구부의 너비가 작아지는 형상인 인쇄회로기판.
KR1020120086288A 2012-08-07 2012-08-07 인쇄회로기판 및 그 제조방법 KR20140019689A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120086288A KR20140019689A (ko) 2012-08-07 2012-08-07 인쇄회로기판 및 그 제조방법
JP2012251367A JP2014036220A (ja) 2012-08-07 2012-11-15 プリント回路基板及びその製造方法
US13/681,598 US20140041902A1 (en) 2012-08-07 2012-11-20 Printed circuit board and method of manufacturing the same
US14/634,527 US20150177621A1 (en) 2012-08-07 2015-02-27 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086288A KR20140019689A (ko) 2012-08-07 2012-08-07 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140019689A true KR20140019689A (ko) 2014-02-17

Family

ID=50065323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086288A KR20140019689A (ko) 2012-08-07 2012-08-07 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US20140041902A1 (ko)
JP (1) JP2014036220A (ko)
KR (1) KR20140019689A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052852A (ko) * 2017-11-09 2019-05-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
CN105246264B (zh) * 2015-10-20 2018-08-03 江门崇达电路技术有限公司 一种具有阻焊阶梯的阻焊层的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256789A (ja) * 1985-05-10 1986-11-14 株式会社日立製作所 プリント配線板製造方法
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
JP3070648B2 (ja) * 1993-06-21 2000-07-31 株式会社日立製作所 プリント基板およびその製造方法
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6310303B1 (en) * 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
EP1610599A1 (en) * 2003-03-28 2005-12-28 TDK Corporation Multilayer substrate and method for producing same
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US20080264679A1 (en) * 2004-11-30 2008-10-30 Telefonaktiebolaget Lm Ericsson (Publ) Printed Circuit Board With Combined Digital and High Frequency Applications
US7687395B2 (en) * 2006-11-02 2010-03-30 International Business Machines Corporation Contact aperture and contact via with stepped sidewall and methods for fabrication thereof
TWI337059B (en) * 2007-06-22 2011-02-01 Princo Corp Multi-layer substrate and manufacture method thereof
JP2010129575A (ja) * 2008-11-25 2010-06-10 Hitachi Cable Ltd プリント配線板およびその製造方法
US8809690B2 (en) * 2010-03-04 2014-08-19 Rogers Corporation Dielectric bond plies for circuits and multilayer circuits, and methods of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190052852A (ko) * 2017-11-09 2019-05-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20140041902A1 (en) 2014-02-13
US20150177621A1 (en) 2015-06-25
JP2014036220A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
US9788433B2 (en) Circuit board and method of manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
US8692391B2 (en) Embedded ball grid array substrate and manufacturing method thereof
KR101811923B1 (ko) 배선 기판
KR20140018016A (ko) 인쇄회로기판의 제조방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR20140019689A (ko) 인쇄회로기판 및 그 제조방법
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
KR20150024150A (ko) 인쇄회로기판 및 그 제조방법
KR20160001827A (ko) 인쇄회로기판 제조방법
US20120266463A1 (en) Method for manufacturing printed circuit board
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
KR101184543B1 (ko) 인쇄회로기판과 그 제조방법, 및 이를 이용한 반도체 패키지
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JP2010171125A (ja) 半導体装置およびその製造方法
CN112153802B (zh) 电路板结构及其制造方法
KR20150052625A (ko) 인쇄회로기판용 솔더 레지스트, 이를 이용한 인쇄회로기판 및 그 제조 방법
KR101531101B1 (ko) 인쇄회로기판의 제조방법
KR20130015328A (ko) 인쇄회로기판 및 그 제조방법
JP2004140089A (ja) 多層配線基板およびフリップチップ方式の半導体パッケージ
KR102105399B1 (ko) 인쇄회로기판 및 그 제조 방법
WO2010067977A2 (ko) 인쇄회로기판의 제조방법
KR20100092605A (ko) 인쇄회로기판 및 그 제조방법
TW201918137A (zh) 電路板及其製造方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination