KR101109240B1 - 반도체 패키지 기판의 제조방법 - Google Patents
반도체 패키지 기판의 제조방법 Download PDFInfo
- Publication number
- KR101109240B1 KR101109240B1 KR1020100086559A KR20100086559A KR101109240B1 KR 101109240 B1 KR101109240 B1 KR 101109240B1 KR 1020100086559 A KR1020100086559 A KR 1020100086559A KR 20100086559 A KR20100086559 A KR 20100086559A KR 101109240 B1 KR101109240 B1 KR 101109240B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- resist
- forming
- reflow
- semiconductor package
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
105 : 접속 패드 107 : 레지스트
109 : 솔더 페이스트 111 : 1차 경화된 솔더범프
113 : 2차 경화된 솔더범프 115 : 디플럭스된 솔더범프
Claims (14)
- 솔더레지스트 오픈부에 의해 노출된 접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 솔더레지스트 상에 상기 오픈부와 대응되는 솔더범프 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 솔더범프 형성용 개구부에 솔더 페이스트를 도포하는 단계;
상기 도포된 솔더 페이스트를 1차 리플로우하는 단계;
상기 레지스트 패턴을 제거하는 단계;
상기 1차 리플로우된 솔더 페이스트를 2차 리플로우하는 단계
를 포함하며, 상기 1차 리플로우 온도는 상기 2차 리플로우 온도보다 낮은 반도체 패키지 기판의 제조방법. - 솔더레지스트 오픈부에 의해 노출된 접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 솔더레지스트 상에 상기 오픈부와 대응되는 솔더범프 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 솔더범프 형성용 개구부에 솔더 페이스트를 도포하는 단계;
상기 도포된 솔더 페이스트를 1차 리플로우하는 단계;
상기 레지스트 패턴을 제거하는 단계;
상기 1차 리플로우된 솔더 페이스트를 2차 리플로우하는 단계
를 포함하며, 상기 1차 리플로우 속도는 상기 2차 리플로우 속도보다 빠른 반도체 패키지 기판의 제조방법. - 청구항 1 또는 2에 있어서,
상기 2차 리플로우 후 잔재하는 플럭스를 제거하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법. - 청구항 3에 있어서,
상기 플럭스를 제거한 후 리플로우된 솔더범프를 코이닝하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법. - 청구항 2에 있어서,
상기 1차 리플로우 온도는 상기 2차 리플로우 온도보다 낮은 반도체 패키지 기판의 제조방법. - 청구항 1에 있어서,
상기 1차 리플로우 속도는 상기 2차 리플로우 속도보다 빠른 반도체 패키지 기판의 제조방법. - 청구항 1 또는 2에 있어서,
상기 레지스트 패턴을 제거하는 단계는 수산화나트륨 또는 아민계 용액을 포함하는 박리액을 이용하여 수행되는 반도체 패키지 기판의 제조방법. - 청구항 1 또는 2에 있어서,
상기 베이스 기판을 준비하는 단계는,
접속 패드를 포함하는 최외층 회로가 형성된 기판을 준비하는 단계;
상기 기판상에 솔더레지스트를 도포하는 단계;
상기 솔더레지스트에 오픈부를 형성하여 상기 접속 패드를 노출시키는 단계
를 포함하는 반도체 패키지 기판의 제조방법. - 청구항 8에 있어서,
상기 오픈부는 노광 및 현상을 포함하는 포토리소그라피 공법에 의해 형성되는 반도체 패키지 기판의 제조방법. - 청구항 8에 있어서,
상기 오픈부는 레이저 공법에 의해 형성되는 반도체 패키지 기판의 제조방법. - 청구항 1 또는 2에 있어서,
상기 베이스 기판은 절연층 또는 인쇄회로기판인 반도체 패키지 기판의 제조방법. - 청구항 1 또는 2에 있어서,
상기 레지스트 패턴을 형성하는 단계는:
상기 베이스 기판에 레지스트를 적층하는 단계;
상기 레지스트에 상기 오픈부와 대응되는 솔더범프 형성용 개구부를 형성하여 상기 접속 패드를 노출시키는 단계
를 포함하는 반도체 패키지 기판의 제조방법. - 청구항 12에 있어서,
상기 개구부는 노광 및 현상을 포함하는 포토리소그라피 공법에 의해 형성되는 반도체 패키지 기판의 제조방법. - 청구항 12에 있어서,
상기 레지스트는 드라이 필름(Dry-Film:DF)인 반도체 패키지 기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100086559A KR101109240B1 (ko) | 2010-09-03 | 2010-09-03 | 반도체 패키지 기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100086559A KR101109240B1 (ko) | 2010-09-03 | 2010-09-03 | 반도체 패키지 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101109240B1 true KR101109240B1 (ko) | 2012-01-30 |
Family
ID=45614691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100086559A KR101109240B1 (ko) | 2010-09-03 | 2010-09-03 | 반도체 패키지 기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101109240B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240023251A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템의 교차공급장치 |
KR20240023250A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템 |
KR20240023252A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템의 틸팅장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070063119A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전기주식회사 | 플립칩 실장용 기판의 제조방법 |
KR20100060968A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | 메탈 포스트를 구비한 기판 및 그 제조방법 |
-
2010
- 2010-09-03 KR KR1020100086559A patent/KR101109240B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070063119A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전기주식회사 | 플립칩 실장용 기판의 제조방법 |
KR20100060968A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | 메탈 포스트를 구비한 기판 및 그 제조방법 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240023251A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템의 교차공급장치 |
KR20240023250A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템 |
KR20240023252A (ko) | 2022-08-11 | 2024-02-21 | 주식회사 일진 | 피시비 코이닝 시스템의 틸팅장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9179552B2 (en) | Wiring board | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
US6887778B2 (en) | Semiconductor device and manufacturing method | |
US20150334837A1 (en) | Wiring board | |
KR20100120574A (ko) | 플립 칩 마이크로 범프 제조방법 | |
US20120152606A1 (en) | Printed wiring board | |
KR101109240B1 (ko) | 반도체 패키지 기판의 제조방법 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
KR101131230B1 (ko) | 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법 | |
KR20160149613A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR101278426B1 (ko) | 반도체 패키지 기판의 제조방법 | |
KR20140026127A (ko) | 인쇄회로기판 제조 방법 | |
KR20120046602A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3958608B2 (ja) | 配線基板の製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
KR102422884B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
KR101086835B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
KR100823224B1 (ko) | 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법 | |
KR20110073312A (ko) | 접적 회로 구성요소를 표면 탑재하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |