KR101278426B1

KR101278426B1 - 반도체 패키지 기판의 제조방법

Info

Publication number: KR101278426B1
Application number: KR1020100085898A
Authority: KR
Inventors: 김동선
Original assignee: 삼성전기주식회사
Priority date: 2010-09-02
Filing date: 2010-09-02
Publication date: 2013-06-24
Also published as: JP2013058775A; KR20120022363A; JP5599860B2; JP2012054519A

Abstract

본 발명은 반도체 패키지 기판 및 그 제조방법에 관한 것으로서, 접속 패드를 갖는 베이스 기판과, 상기 베이스 기판 상에 형성되어 상기 접속 패드를 노출시키는 오픈부를 가지며, 폴리이미드를 포함하는 보호층과, 상기 보호층의 오픈부에 형성된 포스트 범프를 포함하는 반도체 패키지 기판이 개시된다.

Description

반도체 패키지 기판의 제조방법 {Manufacturing method of Semiconductor package substrate}

본 발명은 반도체 패키지의 제조방법에 관한 것이다.

최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고정도화, 고집적화가 가능한 인쇄회로기판을 이용한 실장기술을 채용하고 있는 추세이다. 이러한 인쇄회로기판을 이용하고 있는 분야로는 공장자동화(FA)기기, 사무실 자동화(OA)기기, 통신 기기, 방송 기기, 휴대형 컴퓨터 등 많은 분야가 있다.

특히, 전자제품이 소형화, 고밀도화, 패키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 소형화 및 고밀도화가 동시에 진행되고 있다. 이에 기판의 범프 형성을 위한 많은 공정이 현재 개발 및 양산 중에 있다.

가장 많이 사용하는 범프 형성법으로는 금속 마스크를 사용한 솔더 페이스트의 인쇄법이다. 그러나 금속 마스크 인쇄법은 미세 피치 범프에서는 범프의 높이와 형상 등의 품질수준을 따라 가기 어려운 경향이 있어 이를 해결하기 위한 방법으로 금속 포스트(metal post)를 형성해서 범프의 높이를 확보해 미세 피치에서도 신뢰성을 가지는 방법에 대한 연구가 활발히 진행되고 있다.

이하, 도 1 내지 도 9를 참조하여 종래기술의 일 실시예에 따른 반도체 패키지 기판의 제조방법을 설명한다.

먼저, 도 1을 참조하면, 절연층(11)의 양면에 제1배선(12)과 플립 칩 본딩용 접속 패드(13) 및 제2배선(14)과 솔더링 패드(15)를 포함하는 회로 패턴이 형성된 베이스 기판(10)을 준비한다.

다음, 도 2를 참조하면, 상기 베이스 기판(10)의 양면에 제1 및 제2솔더레지스트층(16, 17)을 형성하고, 도 3을 참조하면, 상기 제1 및 제2솔더레지스트층(16, 17)에 오픈부(18, 19)를 형성하여 상기 접속 패드(13) 및 솔더링 패드(15)를 노출시킨다.

다음, 도 4를 참조하면, 상기 노출된 접속 패드(13)를 포함하여 상기 제1솔더레지스트층(16) 상에 시드층(20)을 형성한다.

다음, 도 5를 참조하면, 상기 베이스 기판(10)의 양면에 제1 및 제2드라이 필름(21, 22)을 도포하고, 도 6을 참조하면, 패터닝하여 포스트가 형성될 부위에 개구부(23)를 형성한다.

다음, 도 7을 참조하면, 상기 개구부(23)에 전해 동도금을 통해서 충전(24)한다.

다음, 도 8을 참조하면, 상기 제1 및 제2드라이 필름(21, 22)을 박리하고, 도 9를 참조하면, 플레시 에칭을 통해서 제1솔더레지스트층(16) 상의 시드층(20)을 제거한 후, 무전해 도금 시 사용된 촉매(예를 들어, Pd)를 제거함으로써 범프 형성 공정을 완성한다.

그러나, 상술한 종래기술에 따라 금속 포스트를 형성하기 위해서는 해당 금속을 도금해야 하고 도금을 하기 위해서는 솔더레지스트층 위에 도전성 시드층이 필요하다. 대표적인 시드층 형성 방법으로는 스퍼터 방법과 Pd 촉매를 사용하는 화학동(electroless copper plating) 방법이 있다.

스퍼터 방법은 플라즈마나 이온빔 전처리을 하여도 낮은 접착력 때문에 형성된 시드층이 쉽게 떨어지기 때문에 이후 회로공정을 진행하기 어렵다.

화학동, 즉 무전해 도금에 의한 시드층 형성은 솔더레지스트층과의 낮은 접착력 문제와 무엇보다 금속 포스트 형성 이후 에칭 공정에 의해 제거한 후 촉매로 사용한 Pd를 제거해야 되는 어려움이 있다.

또한, 점차 미세화되는 미세 범프 피치에서 솔더 레지스트 위에 잔존해 있는 Pd는 마이그레이션(migration)에 의한 단락(short) 불량을 초래할 수 있는 물질로 작용할 수 있다.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 고밀도의 범프 피치에 대응 가능한 반도체 패키지 기판의 제조방법을 제공하는 것이다.

본 발명의 다른 측면은 고밀도, 고신뢰성의 포스트 범프를 갖는 반도체 패키지 기판의 제조방법을 제공하는 것이다.

본 발명의 또 다른 측면은 미세 피치의 오픈부를 구현할 수 있는 반도체 패키지 기판의 제조방법을 제공하는 것이다.

삭제

본 발명의 바람직한 일 측면에 따르면,

접속 패드를 갖는 베이스 기판을 준비하는 단계;

상기 베이스 기판 상에, 폴리이미드를 포함하는 보호층 및 금속층을 적층하는 단계;

상기 금속층 및 보호층에 오픈부를 형성하여 상기 접속 패드를 노출시키는 단계;

상기 오픈부에 포스트 범프를 형성하는 단계; 및

상기 금속층을 제거하는 단계;

를 포함하는 반도체 패키지 기판의 제조방법이 제공된다.

상기 방법에서,

상기 접속 패드를 노출시키는 단계 이전에,

상기 금속층의 일부를 두께 방향으로 제거하는 단계를 더 포함할 수 있다.

상기 오픈부 형성은 레이저 가공에 의해 수행될 수 있다.

상기 포스트 범프를 형성하는 단계는:

상기 노출된 접속 패드를 포함하는 오픈부 내벽 및 금속층 상에 시드층을 형성하는 단계;

상기 시드층이 형성된 금속층 상에 상기 오픈부와 대응되는 개구부를 갖는 도금 레지스트 패턴을 적층하여 포스트 범프 형성용 홀을 형성하는 단계;

상기 포스트 범프 형성용 홀에 전해 도금을 통해서 충전하는 단계; 및

상기 도금 레지스트 패턴을 제거하는 단계;

를 포함할 수 있다.

상기 금속층 상에 형성된 시드층은 상기 금속층 제거 시 함께 제거될 수 있다.

상기 시드층을 형성하는 단계는 무전해 도금 또는 증착을 통해서 수행될 수 있다.

상기 충전하는 단계 이전에,

상기 시드층이 형성된 접속 패드 상에 표면처리층을 형성하는 단계를 더 포함할 수 있다.

상기 금속층은 동박일 수 있다.

상기 포스트 범프를 형성하는 단계 이후에,

상기 포스트 범프의 표면을 평탄화하는 단계를 더 포함할 수 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명의 바람직한 일 측면에 따르면, 폴리이미드를 포함하는 보호층 상에 금속층을 추가 형성함으로써 보호층과의 접착력을 향상시킬 수 있다.

본 발명의 또 다른 측면에 따르면, 시드층 형성을 위해 고온에서 자체 적층 가능한 열가소성 폴리이미드를 금속층과 동시에 적층함으로써 밀착력을 향상시켜 고밀도의 범프 피치에 대응할 수 있다.

또한, 시드층 에칭 후 별도의 촉매 제거 공정을 생략하여 잔류하는 촉매에 의한 마이그레이션의 위험이 없기 때문에 고밀도, 고신뢰성의 금속 포스트를 제조할 수 있다.

본 발명의 또 다른 측면에 따르면, 포스트 형성을 위한 보호층의 오픈부를 레이저 공법으로 가공하여 미세 피치의 오픈부 크기를 구현할 수 있어 미세 피치 범프 형성에 유리하다.

도 1 내지 도 9는 종래기술의 일 실시예에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.
도 10은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 11 내지 도 20은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.

반도체 패키지 기판

도 10은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.

도 10을 참조하면, 상기 반도체 패키지 기판은 접속 패드(103)를 갖는 베이스 기판(100)과; 상기 베이스 기판(100) 상에 형성되어 상기 접속 패드(103)를 노출시키는 제1오픈부(108)를 가지며, 폴리이미드를 포함하는 보호층(106)과, 상기 보호층(106)의 제1오픈부(108)에 형성된 포스트 범프(115)를 포함한다.

상기 베이스 기판(100)에는 접속 패드(103) 외에 통상의 배선(102, 104) 및 솔더링 패드(105)가 구비될 수 있음은 물론이다.

또한, 상기 솔더링 패드(105) 상에는 당업계에 공지된 바에 따라 상기 솔더링 패드(105)를 노출시키는 제2오픈부(109)를 갖는 솔더레지스트층(107)이 구비될 수 있다.

상기 베이스 기판(100)은 절연층(101)에 접속 패드(103)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(100)으로서 절연층(101)에 1층 이상의 회로가 형성된 통상의 다층 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.

상기 절연층으로는 인쇄회로기판의 절연층으로서 사용되는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 접속 패드(103)는 바람직하게는 플립 칩 본딩용 패드일 수 있다.

상기 접속 패드(103)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.

상기 보호층(106)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(103)를 노출시키기 위해 오픈부(108)가 형성된다. 상기 보호층(106)은 폴리이미드를 포함하며, 바람직하게는 열가소성 폴리이미드로 이루어질 수 있다.

상기 포스트 범프(115)는 전자 부품과 내층 회로를 전기적으로 접속시키는 역할을 하며, 상기 보호층(106)의 외측으로 돌출된 구조를 가질 수 있다.

상기 포스트 범프(115)는 또한 시드층(110)과 상기 시드층(110) 상에 형성된 전해 도금층(114)을 포함하여 구성될 수 있다. 상기 시드층(110)은 무전해 도금층일 수 있다.

상기 포스트 범프(115)는 구리, 니켈, 주석, 금, 이들의 합금, 또는 이들의 조합으로 이루어진 군으로부터 선택되는 금속으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 접속 패드(103) 상에는 필요에 따라 표면처리층이 더 구비될 수 있다.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.

한편, 상기 솔더레지스트층(107)은 상기 보호층(106)과 함께 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 솔더링 패드(105)를 노출시키기 위해 오픈부(109)가 형성된다. 상기 솔더레지스트층(107)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 보호층(106)과 동일한 재료로 구성하여도 무방하다.

또한, 상기 솔더링 패드(105) 상에는 전술한 표면처리층이 더 구비될 수 있으며, 당업계에 공지된 바에 따라 통상의 솔더볼과 같은 솔더 범프가 형성될 수 있다.

상술한 본 발명에 따른 반도체 패키지 기판은 폴리이미드를 포함하는 보호층을 구비함으로써 접착력 특성이 향상되어 고밀도, 고신뢰성의 미세 범프 피치 구현이 가능하다.

반도체 패키지 기판의 제조방법

도 11 내지 도 20은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정흐름도이다.

우선, 도 11을 참조하면, 접속 패드(103)를 갖는 베이스 기판(100)을 준비한다.

다음, 도 12를 참조하면, 상기 베이스 기판(100) 상에 폴리이미드를 포함하는 보호층(106) 및 금속층(106A)을 적층한다.

상기 보호층(106)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것이다. 상기 보호층(106)은 폴리이미드를 포함하며, 바람직하게는 열가소성 폴리이미드로 이루어질 수 있다.

상기 금속층(106A)은 바람직하게는 동박일 수 있다.

한편, 상기 보호층(106) 및 금속층(106A) 적층 공정과 함께 상기 베이스 기판(100)의 하면에는 당업계에 공지된 통상의 솔더레지스트층(107) 적층 공정이 수행될 수 있다.

상기 솔더레지스트층(107)은 상기 보호층(106)과 함께 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것이다. 상기 솔더레지스트층(107)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 보호층(106)과 동일한 재료로 구성하여도 무방하다.

도 13을 참조하면, 선택적으로, 상기 금속층(106A)의 일부를 통상의 에칭 또는 연마 공정을 통해서 예를 들어, 3㎛ 내외로 두께 방향으로 제거하여 통상의 시드층 대용의 시드 금속층(106a)을 형성할 수 있다.

상기 공정은 실제 적용된 금속층(106A) 두께에 따라 선택적으로 적용 가능하다.

본 발명에서는 상기 금속층(106A)을 상기 폴리이미드를 포함하는 보호층(106)과 함께 적층함으로써 기존 대비 접착력 특성을 향상시킬 수 있다.

뿐만 아니라, 기존에 보호층(106) 상에 별도의 공정을 통해서 시드층을 형성하는 것에 비하여, 보호층(106)과 금속층(106A)을 물리적인 방법으로 접합시켰기 때문에 접착 특성 개선과 함께 후속 공정에서 시드층 에칭 후에 별도의 촉매를 제거하는 공정을 생략할 수 있다.

이에 따라, 촉매 제거 공정이 생략되어 에칭 후 남아 있는 촉매에 의한 마이그레이션의 위험이 없기 때문에 고밀도, 고신뢰성의 포스트 범프를 제조할 수 있다.

특히, 보호층으로서 고온에서 자체 적층 가능한 열가소성 폴리이미드를 사용하는 경우에는 상술한 효과를 더욱 배가시킬 수 있는 이점이 있다.

다음, 도 14를 참조하면, 상기 시드 금속층(106a) 및 보호층(106)에 제1오픈부(108)를 형성하여 상기 접속 패드(103)를 노출시킨다.

상기 오픈부(108) 형성은 Yag 레이저와 같은 통상의 레이저 가공에 의해 수행될 수 있다. 이 경우, 미세 피치의 오픈부 크기를 구현할 수 있기 때문에 미세 피치 범프 형성에 유리하다.

한편, 상기 제1오픈부(108) 형성 시 상기 솔더레지스트층(107)에 제2오픈부(109)를 함께 형성하여 솔더링 패드(105)를 노출시킬 수 있다.

다음, 도 15를 참조하면, 상기 노출된 접속 패드(103)를 포함하는 제1오픈부(108) 내벽 및 시드 금속층(106a) 상에 시드층(110)을 형성한다.

상기 시드층(110)은 통상의 무전해 도금 또는 스퍼터와 같은 증착을 통해 형성될 수 있다. 또한, 상술한 바와 같이, 보호층(106) 상에 시드 금속층(106a)이 형성되어 있어 기존에 보호층(106)에 바로 시드층을 형성하는 것에 비해서 접착력 특성을 향상시켜 고밀도, 고신뢰성의 포스트 형성이 가능하다.

다음, 도 16을 참조하면, 상기 시드층(110)이 형성된 시드 금속층(106a) 상에 제1의 감광성 도금레지스트(111)를 적층한다.

상기 제1의 감광성 도금레지스트(111)는 레지스트 잉크 또는 드라이 필름 등의 도포에 의해 형성될 수 있다.

한편, 상기 제1의 감광성 도금레지스트(111) 도포 시 하면의 제2오픈부(109)가 형성된 솔더레지스트층(107)에도 제2의 감광성 도금레지스트(112)가 함께 형성될 수 있다.

다음, 도 17을 참조하면, 상기 제1의 감광성 도금레지스트(111)에 통상의 노광/현상을 포함하는 포토리소그라피 공정을 통해서 상기 제1오픈부(108)와 대응되는 개구부를 형성하여 포스트 범프 형성용 홈(113)을 형성한다.

선택적으로, 상기 시드층(110)이 형성된 접속 패드(103) 상에 표면처리층을 형성하는 단계를 더 포함할 수 있다.

다음, 도 18을 참조하면, 상기 포스트 범프 형성용 홈(113)을 전해 도금을 통해서 충전(114)한다.

이때, 상기 시드층(110) 및 시드 금속층(106a)이 도금 인입선으로 기능할 수 있다.

다음, 도 19를 참조하면, 상기 제1의 감광성 도금레지스트(111)를 제거한다. 상기 제거과정은 통상의 박리에 의해 수행될 수 있다. 이때, 상기 제1의 감광성 도금레지스트(111)의 제거 시 하면의 제2의 감광성 도금레지스트(112)도 함께 제거할 수 있다.

다음, 도 20을 참조하면, 상기 보호층(106) 상에 형성된 시드층(110) 및 시드 금속층(106a)을 제거하여 보호층(106)을 노출시키고 포스트 범프(115)를 형성한다.

상기 시드층(110) 및 시드 금속층(106a)의 제거는 통상의 플레시에칭과 같은 에칭 공정에 따라 수행될 수 있다.

상기 포스트 범프(115)는 구리, 니켈, 주석, 금, 이들의 합금 또는 이들의 조합으로 이루어질 수 있다.

또한, 상기 포스트 범프(115)의 표면에는 필요에 따라 당업계에 공지된 표면처리층이 더욱 형성될 수 있다.

한편, 상기 포스트 범프(115)를 형성한 이후에, 필요에 따라, 상기 포스트 범프(115)의 높이 편차, 예를 들어, 도금 편차를 줄이기 위하여, 포스트 범프(115)의 표면을 평탄화하는 단계가 추가적으로 수행될 수 있다. 상기 평탄화 과정은 형성된 포스트 범프(115)에 실질적인 손상을 주지 않는다면 특별히 한정되지 않고 당업계에 공지된 모든 공법이 적용 가능하다.

전술한 바와 같이, 본 발명의 바람직한 일 실시형태에 따르면, 고밀도의 범프 피치에 대응하기 위한 포스트 범프 형성 시 폴리이미드를 포함하는 보호층과 금속층을 동시에 적층함으로써 시드층 기능과 함께 통상의 시드층 형성 시 접착력 특성을 향상시킬 수 있다.

본 발명의 바람직한 또 다른 실시형태에 따르면, 보호층으로서 고온에서 자체 적층 가능한 열가소성 폴리이미드를 금속층과 동시에 적층함으로써 보호층과 금속층을 물리적인 방법으로 접합시켜 접착력 특성을 더욱 배가하여 향상시킬 수 있다.

또한, 상술한 바와 같이 보호층 상에 시드층 역할을 하는 금속층을 도입하여 접착력을 향상시킴으로써 통상의 무전해 도금 등에 의해 형성된 시드층을 제거한 후에도 별도의 촉매를 제거할 필요가 없다.

이에 따라, 제거 후 남아 있는 촉매에 의한 마이그레이션의 위험이 없기 때문에 고밀도, 고신뢰성의 포스트 범프를 제조할 수 있다.

본 발명의 바람직한 또 다른 실시형태에 따르면, 범프를 형성하기 위하여 보호층을 열어주는 방법으로서 레이저 공법을 적용함으로써 미세 피치의 오픈부 형성이 가능하여 미세 피치 범프 형성에 유리하다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

100 : 베이스 기판
101 : 절연층
102, 104 : 배선
103 : 접속 패드
105 : 솔더링 패드
106 : 보호층
106A : 금속층 106a: 시드 금속층
107 : 솔더레지스트층
108 : 제1오픈부
109 : 제2오픈부
110 : 시드층
111 : 제1의 감광성 도금레지스트
112 : 제2의 감광성 도금레지스트
113 : 포스트 범프 형성용 홈
114 : 전해 도금 충전
115 : 포스트 범프

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 베이스 기판 상에 폴리이미드를 포함하는 보호층 및 금속층을 적층하는 단계;
상기 금속층 및 보호층에 오픈부를 형성하여 상기 접속 패드를 노출시키는 단계;
상기 오픈부에 포스트 범프를 형성하는 단계; 및
상기 금속층을 제거하는 단계;
를 포함하는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 폴리이미드는 열가소성 폴리이미드인 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 접속 패드를 노출시키는 단계 이전에,
상기 금속층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 오픈부 형성은 레이저 가공에 의해 수행되는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 포스트 범프를 형성하는 단계는:
상기 노출된 접속 패드를 포함하는 오픈부 내벽 및 금속층 상에 시드층을 형성하는 단계;
상기 시드층이 형성된 금속층 상에 상기 오픈부와 대응되는 개구부를 갖는 도금 레지스트 패턴을 적층하여 포스트 범프 형성용 홀을 형성하는 단계;
상기 포스트 범프 형성용 홀에 전해 도금을 통해서 충전하는 단계; 및
상기 도금 레지스트 패턴을 제거하는 단계;
를 포함하는 반도체 패키지 기판의 제조방법.
청구항 13에 있어서,
상기 금속층 상에 형성된 시드층은 상기 금속층 제거 시 함께 제거되는 반도체 패키지 기판의 제조방법.
청구항 13에 있어서,
상기 시드층을 형성하는 단계는 무전해 도금 또는 증착을 통해서 수행되는 반도체 패키지 기판의 제조방법.
청구항 13에 있어서,
상기 충전하는 단계 이전에,
상기 시드층이 형성된 접속 패드 상에 표면처리층을 형성하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 포스트 범프는 구리, 니켈, 주석, 금, 이들의 합금, 또는 이들의 조합으로 이루어진 군으로부터 선택되는 금속으로 구성되는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 금속층은 동박인 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 포스트 범프를 형성하는 단계 이후에,
상기 포스트 범프의 표면을 평탄화하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.
청구항 9에 있어서,
상기 접속 패드는 플립 칩 본딩용 접속 패드인 반도체 패키지 기판의 제조방법.