JP6087061B2 - バンプ及びバンプ形成方法 - Google Patents

バンプ及びバンプ形成方法 Download PDF

Info

Publication number
JP6087061B2
JP6087061B2 JP2012091434A JP2012091434A JP6087061B2 JP 6087061 B2 JP6087061 B2 JP 6087061B2 JP 2012091434 A JP2012091434 A JP 2012091434A JP 2012091434 A JP2012091434 A JP 2012091434A JP 6087061 B2 JP6087061 B2 JP 6087061B2
Authority
JP
Japan
Prior art keywords
layer
tin
alloy
opening
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012091434A
Other languages
English (en)
Other versions
JP2013222729A (ja
JP2013222729A5 (ja
Inventor
今藤 桂
桂 今藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012091434A priority Critical patent/JP6087061B2/ja
Publication of JP2013222729A publication Critical patent/JP2013222729A/ja
Publication of JP2013222729A5 publication Critical patent/JP2013222729A5/ja
Application granted granted Critical
Publication of JP6087061B2 publication Critical patent/JP6087061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明はバンプ及びバンプ形成方法に関する。
表面実装部品のはんだ付け用はんだ膜を配線パターンのランド部に形成するために、導電膜を基板の板面にスパッタリングまたは真空蒸着で積層する。その導電膜上にレジストフィルムを貼り付けて露光、現象による所定パターンの抜き穴を形成する。この抜き穴の内部にはんだ膜等の金属メッキ膜を積層形成し、その後にレジストフィルムを剥離する。はんだ膜等の金属メッキ膜をメタルマスクとして余剰な下地膜並びに導電膜を基板の板面からエッチング除去し、メタルマスクとした金属メッキ膜をはんだ膜としてランド部に残して他を配線パターンから除去する技術が知られている(特許文献1参照)。
特開平06−112628号公報
しかしながら、上述した従来技術では、レジストフィルムを剥離する際に、金属メッキ膜も溶解してしまうという問題があった。そのため、十分な厚さまたは高さを持つ金属メッキ膜を形成することができず、半導体素子との接続信頼性を得られないという問題があった。
本発明の目的は、はんだめっき層(錫を含む金属層)の溶解を防止しうるバンプ及びバンプ形成方法を提供することにある。
実施形態の一観点によれば、層間絶縁層と、前記層間絶縁層の上に形成された配線層と、前記層間絶縁層及び前記配線層の上に形成され、前記配線層の一部を露出する開口を有する最表層絶縁樹脂層とを備えた配線基板に形成されたバンプであって、前記最表層絶縁樹脂層の開口内に露出した前記配線層の上面及び前記最表層絶縁樹脂層の開口内の側面のみに形成されたシード層と、前記最表層絶縁樹脂層の開口内の前記シード層上に形成され、前記最表層絶縁樹脂層の上面よりも突出した錫を含む金属層と、前記錫を含む金属層の上に形成され、錫と銅の合金又は錫とニッケルの合金からなる合金層とを有し、前記最表層絶縁樹脂層の開口内の前記錫を含む金属層の側面のすべては、前記シード層に覆われており、前記最表層絶縁樹脂層の上面より突出した前記錫を含む金属層の側面のすべては、前記錫を含む金属層が露出しており、前記錫を含む金属層の上面は、前記錫と銅の合金又は錫とニッケルの合金からなる合金層が露出していることを特徴とするバンプが提供される。
実施形態の一観点によれば、層間絶縁層と、前記層間絶縁層の上に形成された配線層と、前記層間絶縁層及び前記配線層の上に形成され、前記配線層の一部を露出する開口を有する最表層絶縁樹脂層とを備えた配線基板にバンプを形成するバンプ形成方法であって、前記最表層絶縁樹脂層の上面及び前記開口の側面と露出した前記配線層の一部の上に、シード層を形成する工程と、前記シード層の上に、前記最表層絶縁樹脂層の前記開口に対応する開口を有するレジスト層を形成する工程と、前記レジストの開口内の前記シード層の上に、錫を含む金属層を形成する工程と、前記錫を含む金属層の上に、銅又はニッケルからなる保護膜を形成し、前記銅又はニッケルからなる保護膜と前記錫を含む金属層の界面に、錫と銅の合金又は錫とニッケルの合金からなる合金層を形成する工程と、前記レジスト層を除去する工程と、前記最表層絶縁樹脂層の上面に形成された前記シード層を除去すると共に前記銅又はニッケルからなる保護膜を除去し、前記錫を含む金属層の上面に、前記錫と銅の合金又は錫とニッケルの合金からなる合金層を露出させる工程とを有することを特徴とするバンプ形成方法が提供される。
開示のバンプ及びバンプ形成方法によれば、はんだめっき層(錫を含む金属層)の溶解を防止することができる。
図1は、第1実施形態によるバンプ形成方法を示す工程断面図(その1)である。 図2は、第1実施形態によるバンプ形成方法を示す工程断面図(その2)である。 図3は、第1実施形態によるバンプ形成方法を示す工程断面図(その3)である。 図4は、図3(c)における配線基板を示す断面図である。 図5は、第2実施形態によるバンプ形成方法を示す工程断面図(その1)である。 図6は、第2実施形態によるバンプ形成方法を示す工程断面図(その2)である。 図7は、第2実施形態によるバンプ形成方法を示す工程断面図(その3)である。 図8は、図7(d)における配線基板を示す断面図である。
[第1実施形態]
第1実施形態によるバンプ形成方法について図1乃至図4を用いて説明する。図1乃至図4は第1実施形態によるバンプ形成方法を示す断面図である。
図1(a)は、本実施形態に用いた配線基板1の断面図である。本実施形態に用いた配線基板1は、例えば、絶縁性樹脂材料よりなるコア基板10に、厚み方向に貫通するスルーホールTHが設けられている。コア基板10のスルーホールTHの内面にスルーホールめっき層16が設けられ、その内部に樹脂18が充填されている。スルーホールめっき層16を介して、コア基板10の両面10A、10Bに形成された第1配線層14が相互に接続されている。
なお、図示しないが、コア基板10のスルーホールTH内に、銅などのめっきで充填された貫通電極を形成し、コア基板10の両面10A、10Bに形成された第1配線層14を、貫通電極を介して相互に接続されていてもよい。
このコア基板10の両面10A、10Bに、周知の技術を用いて、層間絶縁層20、ビア22VHを含む第2配線層22を形成する。
最外の第2配線層22の表面は、ソルダーレジスト層24(最表層絶縁樹脂層24)により被覆されている。ソルダーレジスト層24の厚さは、例えば、約20μm厚である。
ソルダーレジスト層24には、所定の位置に開口24aが形成されている。第2配線層22は、配線基板1の一方の面側においては、半導体素子等の電子部品の電極パッド等と電気的に接続される電極パッド22Pとして開口24aから露出し、配線基板1の他方の面側においては、外部接続端子用の電極パッド22Pとして開口24aから露出している。
次に、図1(a)に示す配線基板1の電極パッド22Pに、はんだめっき層(錫を含む金属層)を形成する方法について、図2乃至図4を用いて説明する。説明の便宜上、図2及び図3は、図1(b)中のA部を拡大して示している。
まず、配線基板1のソルダーレジスト層24の上面24X及び側面24Yを覆うように、無電解めっき法、スパッタ法、又は蒸着法などにより、シード層30を形成する(図1(b)、図2(a))。シード層30の材料は、例えば、銅(Cu)を用いる。シード層30の厚さは、例えば、約1μmである。
次に、シード層30上にレジスト層32を形成する。レジスト層32は、ソルダーレジスト層24の開口24aを露出するようにパターニングされた開口32aを有する(図2(b))。
レジスト層32の開口32aは、後述するはんだめっき層34を形成するための開口である。所定の開口が形成されたマスクを用い、マスクを介して露光、現像することにより、所定の開口32aを有するレジスト層32を形成する。
レジスト層32の開口32aの径は、例えば、ソルダージススト層24の開口24aと同じ、もしくは、開口24aよりも大きい径とする等、適宜変更することができる。
次に、電解めっき法により、レジスト層32の開口32a内のシード層30に、例えば、約30μm厚のはんだめっき層34を形成する(図2(c))。
はんだめっき層34の組成としては、例えば、Sn、Sn−Ag、Sn−Ag−Cu、Sn−Cu、Sn−Bi、Sn−In、Sn−Zn等がある。
次に、電解めっき法により、はんだめっき層34上に、例えば、約1μm厚のCu(銅)の保護膜36を形成する(図3(a))。
次に、水酸化ナトリウム、アミン系剥離液等のアルカリ性剥離液によりレジスト層32を剥離する(図3(b))。
はんだめっき層34の上面が露出していると、レジスト層32を剥離するためのアルカリ性剥離液により、Sn系はんだからなるはんだめっき層34も同時に溶解してしまう。しかしながら、本実施形態のように、はんだめっき層34上に保護膜36を形成することにより、アルカリ性剥離液によりSn系はんだからなるはんだめっき層34が溶解することはない。
なお、はんだめっき層34の側面は保護膜36により覆われていないため、露出している。そのため、露出した側面は、アルカリ性剥離液により溶解される懸念がある。しかし、はんだめっき層34の露出した側面がアルカリ性剥離液にさらされるのは、レジスト層32が剥離された後の短い時間に限られるため、保護膜36によるはんだめっき層34の溶解防止の効果は十分に得ることができる。
次に、Sn系はんだからなるはんだめっき層34に対して不活性な剥離液、例えば、アンモニア系アルカリエッチング液、硫酸過酸化水素系エッチング液、硫酸水素カリウム塩系エッチング液、過硫酸塩系エッチング液、等により、Cu(銅)のシード層30を剥離する。本実施形態では、保護膜36がCu(銅)により形成されているので、シード層30を除去する際に保護膜36も同時に除去される(図3(c)、図4)。
なお、Sn系はんだからなるはんだめっき層34上に、Cu(銅)からなる保護膜36を形成すると、はんだめっき層34表面にSn−Cu合金が形成される。このSn−Cu合金は、Cu(銅)に対する剥離液により除去されないので、シード層30の剥離処理後には、はんだめっき層34表面に、例えば、約100nm厚のSn−Cu合金層38が残存する(図3(c)、図4)。
その後、例えば、窒素雰囲気中で約260℃でリフローすることによりはんだバンプを形成する(図示せず)。
上記実施形態では、保護膜36の材料を、シード層30と同じCu(銅)により形成したが、シード層30とは異なる材料により形成してもよい。例えば、Ni(ニッケル)、Au(金)、Co(コバルト)、Pd(パラジウム)等により形成してもよい。
また、上記実施形態では、シード層30をCu(銅)により形成したが、他の材料、例えば、Ni(ニッケル)、Au(金)、Co(コバルト)、Pd(パラジウム)、Fe(鉄)等により形成してもよい。
保護膜36の材料とシード層30の材料と同じ場合、例えば、保護膜36の材料とシード層30の材料がCu(銅)や、Ni(ニッケル)等の場合には、上述したように、シード層30を除去する際に保護膜36も同時に除去される。そのため、製造工程を簡略化することができる。
保護膜36の材料がシード層30の材料と異なる場合には、別々のエッチング工程よりこれら保護膜36とシード層30を除去する。例えば、Cu(銅)のシード層30に対して、保護膜36を、例えば、Ni(ニッケル)により形成する場合について説明する。
まず、Sn系はんだからなるはんだめっき層34に対して不活性なCuのエッチング液、例えば、アンモニア系アルカリエッチング液、硫酸過酸化水素系エッチング液、硫酸水素カリウム塩系エッチング液、過硫酸塩系エッチング液、等により、Cu(銅)のシード層30を除去する。
次に、Sn系はんだからなるはんだめっき層34に対して不活性なNiのエッチング液、例えば、硝酸塩系エッチング液、等により、Ni(ニッケル)の保護膜36を除去する。
以上の通り、本実施形態によれば、レジスト層32を剥離する際、はんだめっき層34(錫を含む金属層)の溶解を防止することができる。そのため、はんだめっき層34の厚さを十分に確保することができ、配線基板1に搭載される半導体素子等の電子部品との電気的な接続を信頼性を得ることができる。また、はんだめっき層34をめっき法により形成することができるため、電極パッド22Pのパターンが微細(ファインピッチ)でも容易にはんだバンプ(はんだめっき層34)を形成することができる。
[第2実施形態]
第2実施形態によるはんだめっき層(錫を含む金属層)を形成するバンプ形成方法について図5乃至図8を用いて説明する。図5乃至図8は第2実施形態によるバンプ形成方法を示す断面図である。第1実施形態の配線基板1と同一構成部分には同一符号を付す。
図5は、第2配線層22及び層間絶縁層20上にシード層30を形成した配線基板2の断面図である。説明の便宜上、図6及び図7は、図5中のB部を拡大して示している。
まず、第2配線層22及び層間絶縁層20上にシード層30を形成する(図5、図6(a))。
次に、シード層30上にレジスト層32を形成する。レジスト層32は、シード層30の一部を露出するようにパターニングされた開口32aを有する(図6(b))。
レジスト層32の開口32aは、後述するはんだめっき層34を形成するための開口である。レジスト層32は、第1実施形態と同様の方法により形成することができる。具体的には、所定の開口が形成されたマスクを用い、マスクを介して露光、現像することにより、所定の開口32aを有するレジスト層32を形成する。
レジスト層32の開口32aの径は、はんだめっき層34を形成するために、適宜変更することができる。
次に、電解めっき法により、レジスト層32の開口32a内のシード層30に、例えば、約30μm厚のはんだめっき層34を形成する(図6(c))。
はんだめっき層34の組成としては、例えば、Sn、Sn−Ag、Sn−Ag−Cu、Sn−Cu、Sn−Bi、Sn−In、Sn−Zn等がある。
次に、電解めっき法により、はんだめっき層34上に、例えば、約1μm厚のCu(銅)の保護膜36を形成する(図7(a))。
次に、水酸化ナトリウム、アミン系剥離液、等のアルカリ性剥離液によりレジスト層32を剥離する(図7(b))。
はんだめっき層34の上面が露出していると、レジスト層32を剥離するためのアルカリ性剥離液により、Sn系はんだからなるはんだめっき層34も同時に溶解してしまう。しかしながら、本実施形態のように、はんだめっき層34上に保護膜36を形成することにより、アルカリ性剥離液によりSn系はんだからなるはんだめっき層34が溶解することはない。
なお、はんだめっき層34の側面は保護膜36により覆われていないため、露出している。そのため、露出した側面は、アルカリ性剥離液により溶解される懸念がある。しかし、はんだめっき層34の露出した側面がアルカリ性剥離液にさらされるのは、レジスト層32が剥離された後の短い時間に限られるため、保護膜36によるはんだめっき層34の溶解防止の効果は十分に得ることができる。
次に、Sn系はんだからなるはんだめっき層34に対して不活性な剥離液、例えば、アンモニア系アルカリエッチング液、硫酸過酸化水素系エッチング液、硫酸水素カリウム塩系エッチング液、過硫酸塩系エッチング液、等により、Cu(銅)のシード層30を剥離する。本実施形態では、保護膜36がCu(銅)により形成されているので、シード層30を除去する際に保護膜36も同時に除去される(図7(c))。
なお、Sn系はんだからなるはんだめっき層34上に、Cu(銅)からなる保護膜36を形成すると、はんだめっき層34表面にSn−Cu合金が形成される。このSn−Cu合金は、Cu(銅)に対する剥離液により除去されないので、図3に示すように、シード層30の剥離処理後には、はんだめっき層34表面に、例えば、約100nm厚のSn−Cu合金層38が残存する(図7(c))。
次に、第2配線層22上に、シード層30、Sn−Cu合金層38を含むはんだめっき層34を覆うように、ソルダーレジスト層24を形成する(図7(c))。
次に、ソルダーレジスト層24の表面を研磨することにより、はんだめっき層34の表面を露出させる(図7(d)、図8)。このとき、Sn−Cu合金層38は研磨により除去される。はんだめっき層34の表面とソルダーレジスト層24の表面は、面一とすることができる。
その後、例えば、窒素雰囲気中で約260℃でリフローすることにより、はんだバンプを形成する(図示せず)。
以上の通り、本実施形態によれば、第1実施形態と同様な効果を得ることができる。具体的には、レジスト層32を剥離する際、はんだめっき層34(錫を含む金属層)の溶解を防止することができる。そのため、はんだめっき層34の厚さを十分に確保することができ、配線基板2に搭載される半導体素子等の電子部品との電気的な接続を信頼性を得ることができる。また、はんだめっき層34をめっき法により形成することができるため、電極パッド22Pのパターンが微細(ファインピッチ)でも容易にはんだバンプ(はんだめっき層34)を形成することができる。
[変形実施形態]
上記実施形態は一例であって、必要に応じて種々の変形が可能である。
例えば、上記実施形態では、コア基板10の両面10A、10Bにそれぞれ1層の層間絶縁層を備えたコア付き配線基板を例として説明した。しかし、上記実施形態のはんだバンプ(はんだめっき層)の形成方法は、コア基板10の両面10A、10Bに配置された複数の層間絶縁層に複数のビア及び配線層が配置されたコア付き配線基板にも適用することができる。
また、上記実施形態では、配線基板1、2としてコア付きの配線基板を例として説明した。しかし、上記実施形態のはんだバンプ(はんだめっき層)の形成方法は、コア基板10を備えていないコアレス基板にも適用することができる。また、半導体素子などが埋め込まれた配線基板にも適用することができる。
また、上記実施形態では、最表層絶縁樹脂層24としてソルダーレジスト層を例に挙げて説明した。しかし、層間絶縁層20と同じ材料を用いて最表層絶縁樹脂層24を形成してもよい。
以上、好適な実施形態について詳述したが、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形や変更が可能である。
1、2…配線基板
10…コア基板
14…第1配線層
16…スルーホールめっき層
18…樹脂
20…層間絶縁層
22…第2配線層
22P…電極パッド
22VH…ビア
24…ソルダーレジスト層
24a…開口
30…シード層
32…レジスト層
32a…開口
34…はんだめっき層
36…保護膜
38…Sn−Cu合金層

Claims (3)

  1. 層間絶縁層と、前記層間絶縁層の上に形成された配線層と、前記層間絶縁層及び前記配線層の上に形成され、前記配線層の一部を露出する開口を有する最表層絶縁樹脂層とを備えた配線基板に形成されたバンプであって、
    前記最表層絶縁樹脂層の開口内に露出した前記配線層の上面及び前記最表層絶縁樹脂層の開口内の側面のみに形成されたシード層と、
    前記最表層絶縁樹脂層の開口内の前記シード層上に形成され、前記最表層絶縁樹脂層の上面よりも突出した錫を含む金属層と、
    前記錫を含む金属層の上に形成され、錫と銅の合金又は錫とニッケルの合金からなる合金層とを有し、
    前記最表層絶縁樹脂層の開口内の前記錫を含む金属層の側面のすべては、前記シード層に覆われており、前記最表層絶縁樹脂層の上面より突出した前記錫を含む金属層の側面のすべては、前記錫を含む金属層が露出しており、前記錫を含む金属層の上面は、前記錫と銅の合金又は錫とニッケルの合金からなる合金層が露出している
    ことを特徴とするバンプ。
  2. 層間絶縁層と、前記層間絶縁層の上に形成された配線層と、前記層間絶縁層及び前記配線層の上に形成され、前記配線層の一部を露出する開口を有する最表層絶縁樹脂層とを備えた配線基板にバンプを形成するバンプ形成方法であって、
    前記最表層絶縁樹脂層の上面及び前記開口の側面と露出した前記配線層の一部の上に、シード層を形成する工程と、
    前記シード層の上に、前記最表層絶縁樹脂層の前記開口に対応する開口を有するレジスト層を形成する工程と、
    前記レジストの開口内の前記シード層の上に、錫を含む金属層を形成する工程と、
    前記錫を含む金属層の上に、銅又はニッケルからなる保護膜を形成し、前記銅又はニッケルからなる保護膜と前記錫を含む金属層の界面に、錫と銅の合金又は錫とニッケルの合金からなる合金層を形成する工程と、
    前記レジスト層を除去する工程と、
    前記最表層絶縁樹脂層の上面に形成された前記シード層を除去すると共に前記銅又はニッケルからなる保護膜を除去し、前記錫を含む金属層の上面に、前記錫と銅の合金又は錫とニッケルの合金からなる合金層を露出させる工程と
    を有することを特徴とするバンプ形成方法。
  3. 請求項2記載のバンプ形成方法において、
    前記シード層と前記保護膜は、同じ金属を含む材料により形成されている
    ことを特徴とするバンプ形成方法。
JP2012091434A 2012-04-12 2012-04-12 バンプ及びバンプ形成方法 Active JP6087061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012091434A JP6087061B2 (ja) 2012-04-12 2012-04-12 バンプ及びバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012091434A JP6087061B2 (ja) 2012-04-12 2012-04-12 バンプ及びバンプ形成方法

Publications (3)

Publication Number Publication Date
JP2013222729A JP2013222729A (ja) 2013-10-28
JP2013222729A5 JP2013222729A5 (ja) 2015-03-05
JP6087061B2 true JP6087061B2 (ja) 2017-03-01

Family

ID=49593534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012091434A Active JP6087061B2 (ja) 2012-04-12 2012-04-12 バンプ及びバンプ形成方法

Country Status (1)

Country Link
JP (1) JP6087061B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332668B2 (ja) * 2014-03-19 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法と半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071723B2 (ja) * 1997-05-23 2000-07-31 京セラ株式会社 多層配線基板の製造方法
JP2004200412A (ja) * 2002-12-18 2004-07-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2009164524A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 電極の形成方法
KR20190014128A (ko) * 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
JP2012054297A (ja) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2012054295A (ja) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법

Also Published As

Publication number Publication date
JP2013222729A (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
JP5795225B2 (ja) 配線基板の製造方法
JP4954336B2 (ja) ラウンド型半田バンプを有するプリント基板およびその製造方法
JP6057681B2 (ja) 配線基板及びその製造方法
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US9888569B2 (en) Printed circuit board having buried circuit pattern and method for manufacturing the same
US9485864B2 (en) Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
US9699905B2 (en) Wiring board
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
JPWO2009001621A1 (ja) 部品内蔵基板の製造方法
US20080185711A1 (en) Semiconductor package substrate
JP2010010671A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6282425B2 (ja) 配線基板の製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP2020087967A (ja) プリント配線板およびその製造方法
JP6691031B2 (ja) 配線基板及びその製造方法、半導体パッケージ
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2015119195A (ja) 配線基板及びその製造方法
JP2013538015A (ja) コアレス基板処理における金または金パラジウムによる電解表面仕上げ
JP4730071B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170201

R150 Certificate of patent or registration of utility model

Ref document number: 6087061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150