JP2012054297A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2012054297A
JP2012054297A JP2010193875A JP2010193875A JP2012054297A JP 2012054297 A JP2012054297 A JP 2012054297A JP 2010193875 A JP2010193875 A JP 2010193875A JP 2010193875 A JP2010193875 A JP 2010193875A JP 2012054297 A JP2012054297 A JP 2012054297A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor element
connection pad
element connection
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010193875A
Other languages
English (en)
Inventor
Seiichi Takami
征一 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2010193875A priority Critical patent/JP2012054297A/ja
Publication of JP2012054297A publication Critical patent/JP2012054297A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能であるとともに、両者を接続する半田の体積が小さいものであったとしても、半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、両者の間に封止樹脂を良好に充填することが可能な配線基板およびその製造方法を提供すること。
【解決手段】絶縁基板3の上面に被着された半導体素子接続パッド10と、半導体素子接続パッド10上に形成された導体柱11と、絶縁基板3の上面に導体柱11よりも低い厚みで被着されており、半導体素子接続パッド10の外周部を覆うとともに、導体柱11の側面を露出させる開口部6aを有するソルダーレジスト層6とを備える配線基板50である。
【選択図】図1

Description

本発明は配線基板およびその製造方法に関し、より詳細には、例えば半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
従来から、半導体素子である半導体集積回路素子として、多数の電極を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドを半導体集積回路素子の電極の配置に対応した並びに露出させ、この半導体素子接続パッドと半導体集積回路素子の電極とを対向させ、これらの間を半田を介して電気的に接続する方法である。そして、搭載された半導体集積回路素子と配線基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されて半導体集積回路素子が封止される。なお、近時は、配線基板の半導体素子接続パッド上に円柱状の導体柱を設け、この導体柱と半導体集積回路素子の電極とを半田を介して接続する方法も採用されている。
図4は、半導体素子としてのエリアアレイ型の半導体集積回路素子Sをフリップチップ接続により搭載する従来の配線基板100を示す概略断面図である。
この図4に示すように、従来の配線基板100は、コア用の絶縁板101の上下面に複数のビルドアップ用の絶縁樹脂層102が積層されて成る絶縁基板103の内部および表面にコア用の配線導体104およびビルドアップ用の配線導体105が被着されているとともに、その最表面には保護用のソルダーレジスト層106が被着されている。
コア用の絶縁板101の上面から下面にかけては複数のスルーホール107が形成されており、スルーホール107の内面にはコア用の配線導体104が被着されている。さらに、スルーホール107の内部には埋め込み樹脂108が充填されており、この埋め込み樹脂108上を含む絶縁板101の上下面にもコア用の配線導体104が被着されている。
また、ビルドアップ用の絶縁樹脂層102には、それぞれに複数のビアホール109が形成されており、各絶縁樹脂層102の表面およびビアホール109の内面には、ビルドアップ用の配線導体105が被着形成されている。そしてビルドアップ用の配線導体105はビアホール109を介してコア用の配線導体104に接続している。このビルドアップ用の配線導体105のうち、配線基板100の上面側における最外層の絶縁樹脂層102上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される円形の半導体素子接続パッド110を形成している。これらの半導体素子接続パッド110は格子状の並びに複数並んで形成されている。さらに、各半導体素子接続パッド110の上には半導体集積回路素子Sの電極Tが半田を介して接続される導体柱111が形成されている。導体柱111は、半導体素子接続パッド110よりも小さい円柱状である。そして、これらの半導体素子接続パッド110および導体柱111は、導体柱111の上面を露出させるようにしてソルダーレジスト層106中に埋設されている。
他方、配線基板100の下面側における最外層の絶縁樹脂層102上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド112であり、この外部接続パッド112は格子状の並びに複数並んで形成されている。この外部接続パッド112はその外周部がソルダーレジスト層106により覆われているとともに、その下面中央部がソルダーレジスト層106から露出しており、外部接続パッド112の露出部に、図示しない外部電気回路基板の配線導体が半田ボールを介して電気的に接続される。
このような従来の配線基板100における導体柱111の形成方法について図5を基にして説明する。まず、図5(a)に示すように、最上層の絶縁樹脂層102の上に半導体素子接続パッド110を従来周知のセミアディティブ法により形成するとともに、その上に導体柱111に対応する開口部を有するレジスト121を形成する。次に、図5(b)に示すように、レジスト121の表面および開口部内に厚みが0.1〜1μm程度の無電解めっき層122を被着させる。次に、図5(c)に示すように、無電解めっき層122の上に導体柱111に対応する開口部を有するめっきマスク123を形成する。次に、図5(d)に示すように、めっきマスク123の開口部内に露出する無電解めっき層122の上に導体柱111を形成するための電解めっき層124を形成する。次に、図5(e)に示すように、無電解銅めっき層122上からめっきマスク123を除去する。次に、図5(f)に示すように、レジスト121上に露出する無電解めっき層122をエッチング除去する。これにより半導体素子接続パッド110上に導体柱111が形成される。次に、図5(g)に示すように、レジスト121を除去する。次に、図5(h)に示すように、最上層の絶縁樹脂層102の上にソルダーレジスト層106を半導体素子接続パッド110および導体柱111を完全に覆う厚みに被着させる。最後に、図5(i)に示すように、導体柱111の上面が露出するまでソルダーレジスト層106の上面を研磨することにより、上面が露出するようにソルダーレジスト106内に埋設された導体柱111が形成される。
しかしながら、この従来の配線基板100によると、導体柱111は、その上面のみがソルダーレジスト層106から露出しているため、半導体集積回路素子Sの電極Tを半田を介して導体柱111に接続すると、その接続が平面的な接続となり、半導体集積回路素子Sの電極Tと導体柱111とを立体的に強固に接続することができなかった。また、導体柱111の上面がソルダーレジスト層106の上面と同一高さとなるため、半導体集積回路素子Sの電極と導体柱111とを接続する半田の体積が小さいと、半導体集積回路素子Sの下面と配線基板100の上面との隙間が狭いものとなり、その隙間にアンダーフィルと呼ばれる封止樹脂を良好に充填することが困難となるという問題を有していた。
特開2003−8228号公報
本発明の課題は、半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能であるとともに、両者を接続する半田の体積が小さいものであったとしても、半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、両者の間に封止樹脂を良好に充填することが可能な配線基板およびその製造方法を提供することにある。
本発明の配線基板は、絶縁基板の上面に被着された半導体素子接続パッドと、該半導体素子接続パッド上に形成された導体柱と、前記絶縁基板の上面に前記導体柱よりも低い厚みで被着されており、前記半導体素子接続パッドの外周部を覆うとともに、前記導体柱の側面を露出させる開口部を有するソルダーレジスト層と、を備えることを特徴とするものである。
本発明の配線基板の製造方法は、絶縁基板の上面に半導体素子接続パッドを形成するための下地金属層を被着させる工程と、前記下地金属層の上に前記半導体素子接続パッドに対応する第1の開口部を有する第1のめっきマスクを形成する工程と、前記第1の開口部から露出する前記下地金属層上に前記半導体素子接続パッドを形成するための第1のめっき金属層を被着させる工程と、前記第1のめっきマスク上および前記第1のめっき金属層上に、前記第1の開口部内の前記第1のめっき金属層の中央部を露出させる第2の開口部を有する第2のめっきマスクを形成する工程と、前記第2の開口部内に導体柱を形成するための第2のめっき金属層を被着させる工程と、前記第1および第2のめっきマスクを除去するとともに前記第1のめっき金属層から露出する前記下地金属層をエッチング除去して前記絶縁基板の上面に第1のめっき金属層から成る半導体素子接続パッドおよび該半導体素子接続パッドの上に前記第2のめっき金属層から成る導体柱を形成する工程と、前記半導体素子接続パッドおよび前記導体柱が形成された前記絶縁基板の上面にソルダーレジスト用の感光性樹脂ペーストを、前記導体柱よりも低い厚みで塗布する工程と、前記感光性樹脂ペーストを前記半導体素子接続パッドの外周部を覆うとともに前記導体柱の側面を露出させる開口部を有するように露光および現像する工程と、を行なうことを特徴とするものである。
本発明の配線基板によれば、絶縁基板上面のソルダーレジスト層は、導体柱よりも低い厚みで被着されていることから、半導体集積回路素子の電極と導体柱とを接続する半田の体積が小さいものであったとしても、半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板を提供することができる。また、本発明の配線基板によれば、絶縁基板上面のソルダーレジスト層は、半導体素子接続パッドの外周部を覆うとともに、導体柱の側面を露出させる開口部を有することから、半導体集積回路素子の電極と導体柱とを半田を介して接続する際に、両者を接続する半田が導体柱の上面のみならず、側面にも接合されてそれにより半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能な配線基板を提供することができる。
また本発明の配線基板の製造方法によれば、絶縁基板上面のソルダーレジスト層を、導体柱よりも低い厚みで形成することから、半導体集積回路素子の電極と導体柱とを接続する半田の体積が小さいものであったとしても、半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板を提供することができる。また、本発明の配線基板の製造方法によれば、絶縁基板上面のソルダーレジスト層を、半導体素子接続パッドの外周部を覆うとともに導体柱の側面を露出させる開口部を有するように形成することから、半導体集積回路素子の電極と導体柱とを半田を介して接続する際に、両者を接続する半田が導体柱の上面のみならず、側面にも接合されてそれにより半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能な配線基板を提供することができる。
図1は、本発明の配線基板における実施形態の一例を示す概略断面図である。 図2は、図1に示す配線基板の要部拡大断面図である。 (a)〜(i)は、本発明の配線基板の製造方法における実施形態の一例を説明するための要部断面図である。 図4は、従来の配線基板を示す概略断面図である。 (a)〜(i)は、従来の配線基板の製造方法を説明するための要部断面図である。
以下、本発明にかかる配線基板およびその製造方法について、図面を参照して詳細に説明する。
図1は、本発明における配線基板50の実施形態の一例を示す概略断面図であり、半導体素子としてのエリアアレイ型の半導体集積回路素子Sをフリップチップ接続により搭載する場合を示している。
図1に示すように、本例の配線基板50は、コア用の絶縁板1の上下面に複数のビルドアップ用の絶縁樹脂層2が積層されて成る絶縁基板3の内部および表面にコア用の配線導体4とビルドアップ用の配線導体5とが被着されているとともに、その絶縁基板1の上下面にソルダーレジスト層6が被着されて成る。
コア用の絶縁板1は、厚みが400〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。
コア用の絶縁板1の上面から下面にかけては直径が75〜300μm程度の複数のスルーホール7が形成されている。このようなスルーホール7は、絶縁板1にドリル加工やレーザ加工を施すことにより形成される。スルーホール7の内面にはコア用の配線導体4が被着されている。さらに、スルーホール7の内部には埋め込み樹脂8が充填されており、この埋め込み樹脂8上を含む絶縁板1の上下面にもコア用の配線導体4が被着されている。埋め込み樹脂8は、例えばエポキシ樹脂等の熱硬化性樹脂から成る。スルーホール7内の配線導体4は、銅めっき等のめっき導体層から成る。また、絶縁板1上下面の配線導体4は、銅箔等の金属箔およびその上の銅めっき等のめっき導体層から成る。
ビルドアップ用の絶縁樹脂層2は、厚みが20〜50μm程度であり、例えばエポキシ樹脂等の熱硬化性樹脂から成る。各絶縁樹脂層2には、それぞれに直径が35〜100μm程度の複数のビアホール9が形成されている。これらのビアホール9は、レーザ加工により形成される。各絶縁樹脂層2の表面およびビアホール9の内面には、ビルドアップ用の配線導体5が被着形成されている。配線導体5は、銅めっき等のめっき導体層からなり、10〜30μm程度の厚みである。これらの配線導体5は、周知のセミアディティブ法により形成されており、ビアホール9の一部を介してコア用の配線導体4に接続している。
ビルドアップ用の配線導体5のうち、配線基板50の上面側における最外層の絶縁樹脂層2上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される円形の半導体素子接続パッド10を形成している。半導体素子接続パッド10の直径は、50〜200μm程度ある。これらの半導体素子接続パッド10は格子状の並びに複数並んで形成されている。さらに、各半導体素子接続パッド10の上には図2に要部拡大断面図で示すように、半導体集積回路素子Sの電極Tが半田を介して接続される導体柱11が形成されている。導体柱11は、半導体素子接続パッド10よりも小さい円柱状である。導体柱11の直径は30〜150μm程度であり、高さは15〜55μm程度である。この導体柱11に半導体集積回路素子Sの電極Tが半田を介して接続される。なお、導体柱11は半導体素子接続パッド10と同じめっき導体層により形成されている。他方、配線基板50の下面側における最外層の絶縁樹脂層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド12であり、この外部接続パッド12は格子状の並びに複数並んで形成されている。
絶縁基板3の上下面に被着されたソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。上面側のソルダーレジスト層6は、導体柱11よりも5〜20μm程度低い厚みであり、半導体素子接続パッド10の外周部を覆うとともに、導体柱11の側面を露出させる開口部6aを有している。開口部6aの直径は、導体柱11よりも20〜80μm程度大きい。したがって導体柱11の上端部がソルダーレジスト層6の上面から5〜20μm程度突出した状態となる。また、導体柱11と開口部6aの側面との間には導体柱11の側面を露出させるようにして、幅が10〜40μmの隙間が形成される。他方、下面側のソルダーレジスト層6は、外部接続パッド12の中央部を露出させる開口部6bを有しており、この開口部6bから露出した外部接続パッド12が外部電気回路基板の配線導体に半田を介して電気的に接続される。なお、半導体集積回路素子Sが搭載された後は、半導体素子集積回路素子Sと配線基板50との間にアンダーフィルと呼ばれる封止樹脂が充填される。
このように、本例の配線基板50によれば、絶縁基板3上面のソルダーレジスト層6は、導体柱11よりも低い厚みで被着されていることから、半導体集積回路素子Sの電極Tと導体柱11とを接続する半田の体積が小さいものであったとしても、半導体集積回路素子Sの下面と配線基板50の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能となる。また、本例の配線基板50によれば、絶縁基板3上面のソルダーレジスト層6は、半導体素子接続パッド10の外周部を覆うとともに、導体柱11の側面を露出させる開口部6aを有することから、半導体集積回路素子Sの電極Tと導体柱11とを半田を介して接続する際に、両者を接続する半田が導体柱11の上面のみならず、側面にも接合されてそれにより半導体集積回路素子Sの電極Tと導体柱11とを半田を介して立体的に強固に接続することが可能となる。
このような本発明の配線基板50における導体柱11の形成方法について、図3を基にして説明する。
まず、図3(a)に示すように、絶縁基板3を構成する最上層の絶縁樹脂層2の表面に半導体素子接続パッド10を形成するための下地金属層21を被着させる。下地金属層21は、例えば無電解銅めっきから成り、厚み0.1〜1μm程度である。
次に、図3(b)に示すように、下地金属層21の上に第1のめっきマスク22を形成する。第1のめっきマスク22には、半導体素子接続パッド10に対応する第1の開口部22aを形成する。このような第1のめっきマスク22は、厚みが20〜50μm程度の感光性のドライフィルムレジストを下地金属層21上に貼着した後、第1の開口部22aを有するように露光および現像することにより形成される。
次に、図3(c)に示すように、第1の開口部22a内に露出する下地金属層21上に半導体素子接続パッド10を形成するための第1のめっき金属層23を被着させる。第1のめっき金属層23の厚みは、10〜30μm程度である。このような第1のめっき金属層23としては、電解銅めっきが好適に用いられる。
次に、図3(d)に示すように、第1のめっきマスク22上および第1のめっき金属層23上に第2のめっきマスク24を形成する。めっきマスク24には、第1の開口部22a内の第1のめっき金属層23の中央部を導体柱11に対応する大きさで露出させる第2の開口部24aを形成する。このようなめっきマスク24は、厚みが20〜70μm程度の感光性のドライフィルムレジストを第1のめっきマスク22上および第1のめっき金属層23上に貼着した後、第2の開口部24aを有するように露光および現像すればよい。
次に、図3(e)に示すように、第2の開口部24a内に露出する第1のめっき金属層23上に導体柱11を形成するための第2のめっき金属層25を被着させる。第2のめっき金属層25の厚みは、15〜55μm程度である。このような第2のめっき金属層25としては、電解銅めっきが好適に用いられる。
次に、図3(f)に示すように、第1のめっきマスク22および第2のめっきマスク24を剥離して除去する。
次に、図3(g)に示すように、第1のめっき金属層23から露出する下地金属層21をエッチング除去して絶縁基板3の上面に第1のめっき金属層23から成る半導体素子接続パッド10および半導体素子接続パッド10の上に第2のめっき金属層25から成る導体柱11を形成する。
次に、図3(h)に示すように、半導体素子接続パッド10および導体柱11が形成された絶縁基板3の上面にソルダーレジスト6用の感光性樹脂ペースト26を、導体柱よりも5〜20μm低い厚みで塗布する。感光性樹脂ペースト26としては、例えばアクリル変性エポキシ樹脂から成る樹脂ペーストを用いる。塗布の方法としては例えばスクリーン印刷法を用いる。塗布後には感光性樹脂ペースト26を乾燥する。
次に、図3(i)に示すように、感光性樹脂ペースト26を半導体素子接続パッド10の外周部を覆うとともに導体柱11の側面を露出させるように露光および現像した後、熱硬化させることにより開口部6aを有するソルダーレジスト層6を形成する。
このように、本例の配線基板50の製造方法によれば、絶縁基板3上面のソルダーレジスト層6を、導体柱11よりも低い厚みで形成することから、半導体集積回路素子Sの電極Tと導体柱11とを接続する半田の体積が小さいものであったとしても、半導体集積回路素Sの下面と配線基板50の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板50を提供することができる。また、本例の配線基板50の製造方法によれば、絶縁基板3上面のソルダーレジスト層6を、半導体素子接続パッド10の外周部を覆うとともに導体柱11の側面を露出させる開口部6aを有するように形成することから、半導体集積回路素子Sの電極Tと導体柱11とを半田を介して接続する際に、両者を接続する半田が導体柱11の上面のみならず、側面にも接合されてそれにより半導体集積回路素子Sの電極Tと導体柱11とを半田を介して立体的に強固に接続することが可能な配線基板を提供することができる。
3:絶縁基板
6:ソルダーレジスト層
6a:開口部
10:半導体素子接続パッド
11:導体柱
21:下地金属層
22:第1のめっきマスク
22a:第1の開口部
23:第1のめっき金属層
24:第2のめっきマスク
24a:第2の開口部
25:第2のめっき金属層
26:ソルダーレジスト層用の感光性樹脂ペースト

Claims (2)

  1. 絶縁基板の上面に被着された半導体素子接続パッドと、該半導体素子接続パッド上に形成された導体柱と、前記絶縁基板の上面に前記導体柱よりも低い厚みで被着されており、前記半導体素子接続パッドの外周部を覆うとともに、前記導体柱の側面を露出させる開口部を有するソルダーレジスト層と、を備えることを特徴とする配線基板。
  2. 絶縁基板の上面に半導体素子接続パッドを形成するための下地金属層を被着させる工程と、前記下地金属層の上に前記半導体素子接続パッドに対応する第1の開口部を有する第1のめっきマスクを形成する工程と、前記第1の開口部から露出する前記下地金属層上に前記半導体素子接続パッドを形成するための第1のめっき金属層を被着させる工程と、前記第1のめっきマスク上および前記第1のめっき金属層上に、前記第1の開口部内の前記第1のめっき金属層の中央部を露出させる第2の開口部を有する第2のめっきマスクを形成する工程と、前記第2の開口部内に導体柱を形成するための第2のめっき金属層を被着させる工程と、前記第1および第2のめっきマスクを除去するとともに前記第1のめっき金属層から露出する前記下地金属層をエッチング除去して前記絶縁基板の上面に第1のめっき金属層から成る半導体素子接続パッドおよび該半導体素子接続パッドの上に前記第2のめっき金属層から成る導体柱を形成する工程と、前記半導体素子接続パッドおよび前記導体柱が形成された前記絶縁基板の上面にソルダーレジスト用の感光性樹脂ペーストを、前記導体柱よりも低い厚みで塗布する工程と、前記感光性樹脂ペーストを前記半導体素子接続パッドの外周部を覆うとともに前記導体柱の側面を露出させる開口部を有するように露光および現像する工程と、を行なうことを特徴とする配線基板の製造方法。
JP2010193875A 2010-08-31 2010-08-31 配線基板およびその製造方法 Pending JP2012054297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010193875A JP2012054297A (ja) 2010-08-31 2010-08-31 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010193875A JP2012054297A (ja) 2010-08-31 2010-08-31 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012054297A true JP2012054297A (ja) 2012-03-15

Family

ID=45907351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010193875A Pending JP2012054297A (ja) 2010-08-31 2010-08-31 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012054297A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
CN102931101A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装方法
JP2013222729A (ja) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd バンプ形成方法
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
WO2014083718A1 (ja) 2012-11-27 2014-06-05 日本特殊陶業株式会社 配線基板
JP2015179795A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015179802A (ja) * 2013-09-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
JP2017038087A (ja) * 2016-11-09 2017-02-16 京セラ株式会社 配線基板の製造方法
US9761549B2 (en) 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN108807357A (zh) * 2018-06-19 2018-11-13 侯立东 一种led照明装置及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222729A (ja) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd バンプ形成方法
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102931101A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装方法
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9761549B2 (en) 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
WO2014083718A1 (ja) 2012-11-27 2014-06-05 日本特殊陶業株式会社 配線基板
JP2015179795A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015179802A (ja) * 2013-09-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
JP2017038087A (ja) * 2016-11-09 2017-02-16 京セラ株式会社 配線基板の製造方法
CN108807357A (zh) * 2018-06-19 2018-11-13 侯立东 一种led照明装置及其制造方法

Similar Documents

Publication Publication Date Title
JP2012054297A (ja) 配線基板およびその製造方法
US8319115B2 (en) Wiring board and manufacturing method thereof
JP6092752B2 (ja) 配線基板
JP2012054295A (ja) 配線基板およびその製造方法
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
TW201703206A (zh) 佈線基板
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2010135347A (ja) 配線基板およびその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2009260165A (ja) 半導体装置
JP6737627B2 (ja) 配線基板
JP5959395B2 (ja) 配線基板
JP5106351B2 (ja) 配線基板およびその製造方法
JP6235682B2 (ja) 配線基板の製造方法
JP2011119655A (ja) 配線基板およびその製造方法
JP2014192363A (ja) 配線基板およびその製造方法
JP6259045B2 (ja) 配線基板の製造方法
JP5506587B2 (ja) 配線基板およびその製造方法
JP6121831B2 (ja) 配線基板
JP2015012139A (ja) 半導体装置及びその製造方法
JP2016157719A (ja) 配線基板の製造方法
JP2016219646A (ja) 半導体装置及びその製造方法
JP2010074032A (ja) 配線基板およびその製造方法
JP2016225473A (ja) 半導体装置
JP2017201674A (ja) プリント配線板およびその製造方法