WO2014083718A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2014083718A1
WO2014083718A1 PCT/JP2013/003341 JP2013003341W WO2014083718A1 WO 2014083718 A1 WO2014083718 A1 WO 2014083718A1 JP 2013003341 W JP2013003341 W JP 2013003341W WO 2014083718 A1 WO2014083718 A1 WO 2014083718A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
connection terminal
layer
solder resist
resist layer
Prior art date
Application number
PCT/JP2013/003341
Other languages
English (en)
French (fr)
Inventor
和田　英敏
伊藤　達也
永井　誠
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to US14/647,212 priority Critical patent/US20150313015A1/en
Priority to EP13858236.6A priority patent/EP2927950B1/en
Priority to CN201380061988.6A priority patent/CN104823275B/zh
Publication of WO2014083718A1 publication Critical patent/WO2014083718A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

接続端子が高密度に配置でき、配線レイアウトの自由度が向上するとともに、接続端子の接続信頼性が向上する配線基板を提供する。本発明に係る配線基板は、絶縁層及び導体層がそれぞれ１層以上積層された積層体と、積層体上に形成された配線と、配線上に直接形成され、配線の両側面のうち少なくとも一方の側面と当接する柱状の接続端子と、配線を覆い、接続端子の少なくとも一部を露出させるソルダーレジスト層と、を備え、接続端子が形成される位置における配線の幅は、接続端子の幅方向における長さ未満であることを特徴とする。

Description

配線基板
本発明は、主面に半導体チップを接続するための接続端子が形成された配線基板に関する。
半導体チップが実装される配線基板の主面（表面）には、通常、半導体チップとの接続端子が形成される。この接続端子は、下層の配線と接続されているが、接続信頼性を担保するために、ソルダーレジストの開口面積よりもサイズ（面積）の大きなランドと呼ばれる円形や四角形の金属層上に形成されている（例えば、特許文献１）。
特開２０１２－５４２９７号公報
近年では、この接続端子の高密度化が進んでおり、配置される接続端子の間隔（ピッチ）を狭くすることが要求されている。しかしながら、特許文献１に開示される発明では、接続端子よりも一回り面積の大きなランドを下地配線として設け、該ランド上に接続端子を形成している。このため、接続端子の高密度化が困難となっている。また、ランドを避けて配線を引き回す必要があるため、配線のレイアウトが制限される。このため、引き回し切れない配線を形成するために配線層を余分に設ける必要がある。また、接続端子の高密度化が進むにつれて、接続端子のサイズを小さくすることが要求されている。このため、接続端子のランドとの当接面積を充分に確保することができず、ランドから接続端子が剥離する恐れがあった。　
本発明は、上記の事情に対処してなされたものであり、接続端子が高密度に配置でき、配線レイアウトの自由度が向上するとともに、接続端子の接続信頼性が向上する配線基板を提供することを目的とする。
上記目的を達成すべく、本発明は、　絶縁層及び導体層がそれぞれ１層以上積層された積層体と、前記積層体上に形成された配線と、前記配線上に直接形成され、前記配線の両側面のうち少なくとも一方の側面と当接する柱状の接続端子と、前記配線を覆い、前記接続端子の少なくとも一部を露出させるソルダーレジスト層と、を備え、前記接続端子が形成される位置における前記配線の幅は、前記接続端子の前記幅方向における長さ未満であることを特徴とする。　
本発明によれば、配線上に接続端子を直接形成しているので、接続端子のためのランドを設ける必要がない。また、接続端子が形成される位置における配線の幅は、接続端子の幅方向における長さ未満である。このため、接続端子を高密度に配置することができる。また、配線レイアウトの自由度が向上する。さらに、接続端子は、配線の両側面のうち少なくとも一方の側面と当接する。このため、接続端子と配線との接続信頼性が向上する。　
なお、本発明の一態様においては、

　前記接続端子と前記配線との材料が同じであることを特徴とする。

　本発明によれば、接続端子の材料と、配線の材料が同じであるため、接続端子と配線との接続信頼性がさらに向上する。　
また、本発明の他の態様においては、　前記配線の上面に対向する前記接続端子の下面は、前記配線の上面と当接する当接面と前記配線の上面と当接しない離間面とを有し、前記離間面と前記配線の上面との間が前記ソルダーレジスト層により充填されていることを特徴とする。　本発明によれば、接続端子の離間面と、配線の上面との間にソルダーレジスト層が充填されているため、ソルダーレジスト層の密着強度が向上し、ソルダーレジスト層が剥離し難くなる。また、接続端子の離間面がソルダーレジスト層と当接するため、接続端子と配線との接続信頼性が向上する。　
また、本発明のその他の態様においては、　前記接続端子は、前記配線の一部をなす配線幅が太くなった幅太部又は配線幅が細くなった幅細部を含む位置に形成されていることを特徴とする。　本発明によれば、接続端子と配線とが当接する面積が大きくなるので、接続端子と配線との接続信頼性がより向上する。　
また、本発明のその他の態様においては、　前記接続端子は、前記配線の両側面と当接していることを特徴とする。　本発明によれば、接続端子と配線との接続信頼性がさらに向上する。
以上説明したように、本発明によれば、接続端子の高密度に配置でき、配線レイアウトの自由度を向上できるとともに、接続端子の接続信頼性を向上できる配線基板を提供することができる。
実施形態に係る配線基板の平面図（表面側）。 実施形態に係る配線基板の一部断面図。 実施形態に係る配線基板の表面側の接続端子と配線の構成図。 実施形態に係る配線基板の表面側の接続端子と配線の拡大図。 実施形態に係る配線基板の製造工程図（コア基板工程）。 実施形態に係る配線基板の製造工程図（ビルドアップ工程）。 実施形態に係る配線基板の製造工程図（接続端子形成工程）。 実施形態に係る配線基板の製造工程図（接続端子形成工程）。 実施形態に係る配線基板の製造工程図（接続端子形成工程）。 実施形態に係る配線基板の製造工程図（充填工程）。 第４の充填方法の説明図である。 実施形態に係る配線基板の製造工程図（ソルダーレジスト層工程）。 実施形態に係る配線基板の製造工程図（めっき工程）。 実施形態の変形例１に係る配線基板の構成図。 実施形態の変形例２に係る配線基板の構成図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、コア基板上にビルドアップ層を形成した配線基板を例に、本発明の実施形態を説明するが、複数の接続端子が形成された配線基板であればよく、例えば、コア基板を有しない配線基板であってもよい。　
（実施形態）　図１は、実施形態に係る配線基板１００の平面図（表面側）である。図２は、図１の線分Ｉ－Ｉにおける配線基板１００の一部断面図である。図３は、配線基板１００の表面側に形成された接続端子Ｔ１及び配線Ｌ２の構成図である。図３（ａ）は、接続端子Ｔ１及び配線Ｌ２の平面図、図３（ｂ）は、図３（ａ）の線分ＩＩ－ＩＩにおける断面図である。図４は、接続端子Ｔ１及び配線Ｌ２の拡大図である。図４（ａ）は、接続端子Ｔ１及び配線Ｌ２の平面図、図４（ｂ）は、図４（ａ）の線分ＩＩＩ－ＩＩＩにおける断面図である。なお、以下の説明では、半導体チップ（部品）が接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側とする。　
（配線基板１００の構成）　図１～４に示す配線基板１００は、コア基板２と、半導体チップ（不図示）との接続端子Ｔ１が複数形成され、コア基板２の表面側に積層されるビルドアップ層３（表面側）と、ビルドアップ層３に積層され、複数の接続端子Ｔ１間を充填するソルダーレジスト層４と、ソルダーレジスト層４に積層され、接続端子Ｔ１を露出する開口５ａが形成されたソルダーレジスト層５と、マザーボード等（不図示）との接続端子Ｔ１１が複数形成され、コア基板２の裏面側に積層されるビルドアップ層１３（裏面側）と、ビルドアップ層１３に積層され、接続端子Ｔ１１の少なくとも一部を露出する開口１４ａが形成されたソルダーレジスト層１４と、を備える。　
コア基板２は、耐熱性樹脂板（たとえばビスマレイミド－トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２の表面及び裏面には、金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２がそれぞれ形成されている。また、コア基板２には、ドリル等により穿設されたスルーホール２３が形成され、その内壁面にはコア導体層２１，２２を互いに導通させるスルーホール導体２４が形成されている。さらに、スルーホール２３は、エポキシ樹脂等の樹脂製穴埋め材２５により充填されている。　
（表面側の構成）　配線基板１００の表面側は、コア導体層２１と電気的に接続する蓋めっき層４１が形成され、この蓋めっき層４１と金属配線Ｌ２を構成する導体層３２とが、フィルドビア４２により電気的に接続されている。フィルドビア４２は、ビアホール４４ａとビアホール４４ａ内側にめっきにより充填されたビア導体４４ｂとを有する。　
配線基板１００の導体層３２上に形成された接続端子Ｔ１は、半導体チップとの接続端子である。半導体チップは、この接続端子Ｔ１と電気的に接続されることにより配線基板１００に実装される。この実施形態では、接続端子Ｔ１は、半導体チップの実装領域（部品搭載領域）の外周に沿って略等間隔に配置されている。　
接続端子Ｔ１は、上面視で円形をなす柱状形状であり、上部がソルダーレジスト層４の表面から突出した状態で、配線Ｌ２上に直接形成されている。このため、接続端子Ｔ１のためのランドを設ける必要がない。また、接続端子Ｔ１が形成される位置における配線Ｌ２の幅Ｗ１は、接続端子Ｔ１の幅方向における長さＬ１未満である。このため、接続端子Ｔ１を高密度に配置することができる。また、配線Ｌ２のレイアウトの自由度が向上する。　
さらに、接続端子Ｔ１は、配線Ｌ２の両側面と当接している。このため、接続端子Ｔ１と配線Ｌ２との接続信頼性が向上している。なお、接続端子Ｔ１が、配線Ｌ２の両側面の少なくなくとも一方に当接していれば、接続端子Ｔ１と配線Ｌ２との接続信頼性が向上する。なお、この実施形態では、接続端子Ｔ１と配線Ｌ２とは、同じ材料（銅（Ｃｕ））で形成されている。接続端子Ｔ１の材料と、配線Ｌ２の材料が同じであるため、接続端子Ｔ１と配線Ｌ２との接続信頼性がさらに向上する。　
さらに、図４に示すように、この実施形態では、配線Ｌ２の上面Ｆに対向する接続端子Ｔ１の下面は、配線Ｌ２の上面Ｆと当接する当接面Ｓ１と配線Ｌ２の上面Ｆと当接しない離間面Ｓ２とを有する。そして、接続端子Ｔ１の離間面Ｓ２と、配線Ｌ２の上面Ｆとの間に、ソルダーレジスト層４が入り込むため、ソルダーレジスト層４の密着強度が向上する。この結果、ソルダーレジスト層４が剥離し難くなる。また、接続端子Ｔ１の離間面Ｓ２がソルダーレジスト層４と当接するため、ソルダーレジスト層４を介した接続端子Ｔ１と配線Ｌ２との接続信頼性が向上する。　
また、各接続端子Ｔ１は、ソルダーレジスト層４との接着性を向上させるために、その表面が粗化されている。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。　
さらに、接続端子Ｔ１は、ソルダーレジスト層４からの露出面に金属めっき層Ｍが形成されている。半導体チップを配線基板１００に実装する際には、半導体チップの接続端子にコートされた半田をリフローすることで半導体チップの接続端子と接続端子Ｔ１とが電気的に接続される。なお、金属めっき層Ｍは、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成される。　
また、金属めっき層Ｍの代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、接続端子Ｔ１の露出面に半田をコートしてもよく、さらに、接続端子Ｔ１の露出面を金属めっき層Ｍで覆った後、この金属めっき層Ｍに半田をコートしてもよい。　
ソルダーレジスト層４は、ビルドアップ層３の表層に形成された各接続端子Ｔ１の側面と密着した状態で、接続端子Ｔ１間に充填されている。また、接続端子Ｔ１の一部である上端が露出するように、ソルダーレジスト層４の厚みＤ１は、接続端子Ｔ１の厚み（高さ）Ｄ２よりも薄くなっている。なお、ソルダーレジスト層４の充填方法については後述する。　
ソルダーレジスト層５は、接続端子Ｔ１と接続される配線Ｌ２の表面側を覆うとともに、半導体チップの実装領域の外周に沿って略等間隔で配置された接続端子Ｔ１を露出させる開口５ａを有している。ソルダーレジスト層５の開口５ａは、同一開口内に複数の接続端子Ｔ１を配置するＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）形状となっている。　　
（裏面側の構成）　配線基板１００の裏面側は、コア導体層２２と電気的に接続する蓋めっき層１４１が形成され、この蓋めっき層１４１と導体層１３２とが、フィルドビア１４２により電気的に接続されている。フィルドビア１４２は、ビアホール１４４ａとビアホール１４４ａ内側にめっきにより充填されたビア導体１４４ｂとを有する。また、導体層１３２は、マザーボード等（不図示）との接続端子Ｔ１１を有する。　
接続端子Ｔ１１は、配線基板１００をマザーボード等に接続するための裏面ランド（ＰＧＡパッド、ＢＧＡパッド）として利用されるものであり、配線基板１００の略中心部を除く外周領域に形成され、前記略中央部を囲むようにして矩形状に配列されている。また、接続端子Ｔ１１の表面の少なくとも一部は、金属めっき層Ｍにより覆われている。　
ソルダーレジスト層１４は、フィルム状の、ソルダーレジストとして機能する感光性の絶縁性樹脂をビルドアップ層１３の表面上に積層して形成されている。ソルダーレジスト層１４には、各接続端子Ｔ１１の表面の一部を露出させる開口１４ａが形成されている。このため、各接続端子Ｔ１１は、表面の一部が開口１４ａによりソルダーレジスト層１４から露出した状態となっている。つまり、ソルダーレジスト層１４の開口１４ａは、各接続端子Ｔ１１の表面の一部を露出したＳＭＤ（ソルダー・マスク・ディファインド）形状となっている。なお、ソルダーレジスト層５の開口５ａとは異なり、ソルダーレジスト層１４の開口１４ａは、接続端子Ｔ１１毎に形成されている。
開口１４ａ内には、たとえばＳｎ－Ａｇ、Ｓｎ－Ｃｕ、Ｓｎ－Ａｇ－Ｃｕ、Ｓｎ－Ｓｂなど実質的にＰｂを含有しない半田からなる半田ボールＢが、金属めっき層Ｍを介して接続端子Ｔ１１と電気的に接続するようにして形成されている。なお、配線基板１００をマザーボード等に実装する際は、配線基板１００の半田ボールＢをリフローすることで、接続端子Ｔ１１をマザーボード等の接続端子に電気的に接続する。　
（配線基板の製造方法）　図１、図５～図１３は、実施形態に係る配線基板１００の製造工程を示す図である。以下、図１、図５～図１３を参照して、配線基板１００の製造方法について説明する。　
（コア基板工程：図５）　板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２３となる貫通孔を所定位置にあらかじ
め形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２３内壁にスルーホール導体２４を形成し、銅張積層板の両面に銅めっき層を形成する（図５（ａ）参照）。　
その後、スルーホール導体２４内をエポキシ樹脂等の樹脂穴埋め材２５で充填する。さらに、従来公知の手法に従って電解銅めっきを行い、蓋めっき層４１を形成する。次に、銅張積層板の両面の銅箔上に形成された（蓋めっき層４１を含む）銅めっきを所望の形状にエッチングして銅張積層板の表面及び裏面に金属配線Ｌ１，Ｌ１１をなすコア導体層２１，２２をそれぞれ形成し、コア基板２を得る（図５（ｂ）参照）。なお、スルーホール２３形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
（ビルドアップ工程：図６）　コア基板２の表面及び裏面に、樹脂絶縁層３１，１３１となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料をそれぞれ重ね合わせて配置する。そして、この積層物を真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着する。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、樹脂絶縁層３１，１３１にビアホール４４ａ，１４４ａをそれぞれ形成する（図６参照（ａ））。　
続いて、樹脂絶縁層３１，１３１の表面を粗化した後、無電解めっきを行い、ビアホール４４ａ，１４４ａの内壁を含む樹脂絶縁層３１，１３１上に無電解銅めっき層を形成する。次にフォトレジストを樹脂絶縁層３１，１３１上に形成された無電解銅めっき層上にラミネートして、露光・現像を行い、所望の形状にめっきレジストＭＲ１，ＭＲ１１を形成する。その後、このめっきレジストＭＲ１，ＭＲ１１をマスクとして、電解めっきにより、銅めっきを行い、所望の銅めっきパターン（金属配線Ｌ２，Ｌ１２，接続端子Ｔ１１）を形成する（図６（ｂ）参照）。　
（接続端子形成工程：図７～図９）　次に、めっきレジストＭＲ１，ＭＲ１１を剥離した後（図７（ａ）参照）、フォトレジストをラミネートして、露光・現像を行い、所望の形状にめっきレジストＭＲ２，ＭＲ１２を形成する。その後、このめっきレジストＭＲ２，ＭＲ１２をマスクとして、電解めっきにより、銅めっきを行い、所望の銅めっきパターン（接続端子Ｔ１）を形成する（図７（ｂ）参照）。　
次に、めっきレジストＭＲ２、ＭＲ１２を剥離した後、銅めっき層下を除く無電解銅めっき層を除去し、導体層３２上に、接続端子Ｔ１を有する導体層３４を得る（図８参照）。　
次に、図９を参照して、接続端子Ｔ１を形成する際におけるフォトレジストの露光・現像について説明する。　光硬化性のフォトレジストＲをラミネートした後、マスクを介して露光を行う（図９（ａ）参照）。この露光時には、通常よりも露光量を多くする。露光量を多くすることで、配線Ｌ２の上面Ｆで光が後方反射する光量が増加する。このため、フォトレジストＲには、露光されておらず未硬化の領域Ａ、後方反射により一部（下側）が露光され、硬化部分と未硬化部分とが混在する領域Ｂ、露光により硬化した領域Ｃが形成される（図９（ｂ）参照）。　
次に、現像処理を行うことで、フォトレジストＲの未硬化の部分が除去され、接続端子Ｔ１を形成するためのめっきレジストＭＲ２が形成される。接続端子Ｔ１が形成されるめっきレジストＭＲ２の開口Ｋは、底部が裾Ｓを引いた形状となる（図９（ｃ）参照）。このため、接続端子Ｔ１を電解めっきにより形成する際に、配線Ｌ２の上面Ｆに対向する接続端子Ｔ１の下面は当接面Ｓ１と離間面Ｓ２とを有することになる。　
（充填工程：図１０）　次に、ビルドアップ層３の表層をなす複数の接続端子Ｔ１間を、接続端子Ｔ１の主面Ｆよりも低い位置まで、ソルダーレジスト層４で充填する（図１０参照）。なお、接続端子Ｔ１間をソルダーレジスト層４で充填するために、接続端子Ｔ１の表面（特に、側面）を粗化しておくことが好ましい。接続端子Ｔ１の表面は、例えば、メックエッチボンド（メック社製）等のエッチング液で処理することで粗化することができる。また、各接続端子Ｔ１の表面を粗化する代わりに、Ｓｎ（錫）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）のいずれか１つの金属元素を各接続端子Ｔ１の表面にコーティングして金属層を形成した後、この金属層の上にカップリング剤処理を施し、ソルダーレジスト層４との接着性を向上させてもよい。　
接続端子Ｔ１間にソルダーレジスト層４を充填する方法としては、種々の手法を採用することができる。以下、このソルダーレジスト層４を接続端子Ｔ１間に充填する充填方法について説明する。なお、下記の第１～第４の充填方法において、ソルダーレジスト層４となる絶縁性樹脂をコートする方法として、印刷、ラミネート、ロールコート、スピンコート等種々の手法を用いることができる。　
（第１の充填方法）　この第１の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートして熱硬化させた後、硬化した絶縁性樹脂を接続端子Ｔ１よりも低くなるまで研磨することで、ソルダーレジスト層４を接続端子Ｔ１間に充填する。　
（第２の充填方法）　この第２の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を薄くコートした後、絶縁性樹脂を溶融する溶剤で、接続端子Ｔ１上面を覆う余分な絶縁性樹脂を除去した後、熱硬化させることでソルダーレジスト層４を接続端子Ｔ１間に充填する。　
（第３の充填方法）　この第３の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に熱硬化性の絶縁性樹脂を厚くコートして熱硬化させた後、半導体素子の実装領域の外周に形成されて後にソルダーレジスト層の開口５ａとなるべき領域の外側領域をマスクし、接続端子Ｔ１よりも低くなるまで絶縁性樹脂をＲＩＥ（Reactive Ion Etching）等によりドライエッチングすることで、ソルダーレジスト層４を接続端子Ｔ１間に充填する。なお、この第３の充填方法で、ソルダーレジスト層４を接続端子Ｔ１間に充填する場合、ソルダーレジスト層４とソルダーレジスト層５とが一体的に形成される。　
（第４の充填方法）　図１１は、第４の充填方法の説明図である。以下、図１１を参照して、第４の充填方法について説明する。第４の充填方法では、表層に接続端子Ｔ１が形成されたビルドアップ層３の表面に光硬化性の絶縁性樹脂を厚くコートした後（図１１（ａ）参照）、後にソルダーレジスト層の開口５ａとなるべき領域の内側領域をマスクして絶縁性樹脂を露光・現像して、開口５ａの外側領域となるべき絶縁性樹脂を光硬化させる（図１１（ｂ）参照）。次に、炭酸ナトリウム水溶液（濃度１重量％）に、この製造途中の配線基板１００を短時間（未感光部の絶縁性樹脂表面が若干膨潤する程度の時間）浸漬する（図１１（ｃ）参照）。その後、水洗して膨潤した絶縁性樹脂を乳化させる（図１１（ｄ）参照）。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板１００から除去する（図１１（ｅ）参照）。光硬化していない絶縁性樹脂の上端の位置が、各配線導体Ｔ１の上端より低い位置となるまで上記浸漬及び水洗を、それぞれ１回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。なお、この第４の充填方法で、ソルダーレジスト層４を接続端子Ｔ１間に充填する場合、ソルダーレジスト層４とソルダーレジスト層５とが一体的に形成される。　
（ソルダーレジスト層工程：図１２）　ソルダーレジスト層４及びビルドアップ層１３の表面に、それぞれフィルム状の、ソルダーレジストとして機能する感光性の絶縁性樹脂をプレスして積層する。積層したフィルム状の絶縁性樹脂を露光・現像して、各接続端子Ｔ１の表面及び側面を露出させるＮＳＭＤ形状の開口５ａが形成されたソルダーレジスト層５と、各接続端子Ｔ１１の表面の一部を露出させるＳＭＤ形状の開口１４ａが形成されたソルダーレジスト層１４とを得る。なお、充填工程において上述した第３，第４の充填方法を採用した場合、ソルダーレジスト層４及びソルダーレジスト層５が一体的に形成されるため、この工程において、ソルダーレジスト層５を積層する必要はない。　
（めっき工程：図１３）　次に、接続端子Ｔ１の露出面を過硫酸ナトリウム等によりエッチングして、接続端子Ｔ１表面の酸化膜等の不純物を除去する。その後、還元剤を用いた無電解還元めっきにより、接続端子Ｔ１，Ｔ１１の露出面に金属めっき層Ｍを形成する。無電解置換めっきにより接続端子Ｔ１の露出面に金属めっき層Ｍを形成する場合は、接続端子Ｔ１の露出面の金属が置換されて金属めっき層Ｍが形成される。　
（バックエンド工程：図１）　接続端子Ｔ１１上に形成された金属めっき層Ｍ上に半田ボールＢを載置し、リフローを行うことで、接続端子１１上に半田ボールＢが接合される。　
以上のように、実施形態に係る配線基板１００では、接続端子Ｔ１が、配線Ｌ２上に直接形成されている。このため、接続端子Ｔ１のためのランドを設ける必要がない。また、接続端子Ｔ１が形成される位置における配線Ｌ２の幅Ｗ１は、接続端子Ｔ１の幅方向における長さＬ１未満である。このため、接続端子Ｔ１を高密度に配置することができる。また、配線Ｌ２のレイアウトの自由度が向上する。　
さらに、接続端子Ｔ１は、配線Ｌ２の両側面と当接している。このため、接続端子Ｔ１と配線Ｌ２との接続信頼性が向上している。なお、接続端子Ｔ１が、配線Ｌ２の両側面の少なくなくとも一方に当接していれば、接続端子Ｔ１と配線Ｌ２との接続信頼性が向上する。また、接続端子Ｔ１と配線Ｌ２とは、同じ材料（銅（Ｃｕ））で形成されている。接続端子Ｔ１の材料と、配線Ｌ２の材料が同じであるため、接続端子Ｔ１と配線Ｌ２との接続信頼性がさらに向上している。　
さらに、配線Ｌ２の上面Ｆに対向する接続端子Ｔ１の下面は、配線Ｌ２の上面Ｆと当接する当接面Ｓ１と配線Ｌ２の上面Ｆと当接しない離間面Ｓ２とを有する。そして、接続端子Ｔ１の離間面Ｓ２と配線Ｌ２の上面Ｆとの間にも、ソルダーレジスト層４が充填される。このため、ソルダーレジスト層４の密着強度が向上し、ソルダーレジスト層４が剥離し難くなる。　
その他の効果としては、接続端子Ｔ１間をソルダーレジスト層４で充填しているので、半導体チップと接続した際に、半導体チップと配線基板との隙間に充填されることとなるアンダーフィルやＮＣＰ（Ｎｏｎ－Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、ＮＣＦ（Ｎｏｎ－Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）の接続端子Ｔ１間におけるボイドの発生を防止することができる。このため、リフロー時に、このボイドに半田が流出して接続端子間が短絡（ショート）することを防止できる。　
また、接続端子Ｔ１のソルダーレジスト層４との当接面を粗化したうえで、接続端子Ｔ１間にソルダーレジスト層４を充填しているので、接続端子Ｔ１とソルダーレジスト層４との接着強度が向上する。また、ソルダーレジスト層４の材質をソルダーレジスト層５と同じとすることで、ソルダーレジスト層４の半田の流れ性がソルダーレジスト層５と同程度となり、ソルダーレジスト層４上に半田が残留して接続端子Ｔ１間が短絡（ショート）することを抑制できる。　
また、接続端子Ｔ１間に充填されるソルダーレジスト層４の厚みＤ１を接続端子Ｔ１の厚み（高さ）Ｄ２よりも薄くしている。つまり、接続端子Ｔ１がソルダーレジスト層４の上面から少し突き出た状態となるようにしている。このため、半導体チップの接続端子の中心と、接続端子Ｔ１の中心とがずれた場合でも、半導体チップの接続端子が接続端子Ｔ１の端部と当接するので、接続端子Ｔ１と半導体チップの接続端子との接続信頼性が向上する。　
（実施形態の変形例１）　図１４は、実施形態の変形例１に係る配線基板の接続端子Ｔ１及び配線Ｌ２の平面図である。図１
～図１３を参照して説明した実施形態に係る配線基板１００では、配線Ｌ２は、直線形状であったが、接続端子Ｔ１を、配線Ｌ２に配線幅が太くなった幅太部Ｌ２ａ（図１４（ａ）参照）又は配線幅が細くなった幅細部Ｌ２ｂ（図１４（ｂ）参照）を形成し、該幅太部Ｌ２ａ又は幅細部ｌ２ｂを含む位置に接続端子Ｔ１を形成するようにしてもよい。このような位置に接続端子Ｔ１を形成することで、接続端子Ｔ１と配線Ｌ２とが当接する面積が大きくなる。その結果、接続端子Ｔ１と配線Ｌ２との接続信頼性がより向上する。　
（実施形態の変形例２）　図１５（ａ）は、実施形態の変形例２に係る配線基板の一部断面図である。図１５（ｂ）は、比較例に係る配線基板の一部断面図である。図１５（ａ）に示すように、配線基板の配線Ｌの配置密度に粗密がある場合は、電解めっきにより配線Ｌを形成する際にダミープレーンＤＰを同時に設けるようにしてもよい。ダミープレーンＤＰを設け、配線Ｌ及びダミープレーンＤＰが均等に配置されるように構成することで、配線Ｌの配置密度の粗密に起因する電解めっき時の電流集中の問題を回避することができる。その結果、配線Ｌの厚みバラつきが抑制される。また、配線Ｌ上にコートするソルダーレジスト層の表面に凹凸が発生するのを抑制することができる。一方、比較例である図１５（ｂ）に示すように、配線Ｌの配置密度に粗密がある場合、配線Ｌ上にコートするソルダーレジスト層の表面に凹凸が発生する。　
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、上記具体例では、配線基板１００が半田ボールＢを介してマザーボード等と接続するＢＧＡ基板である形態について説明しているが、半田ボールＢの代わりにピンもしくはランドを設けた、いわゆるＰＧＡ（Pin Grid Array）基板もしくはＬＧＡ（Land Grid Array）基板として配線基板１００をマザーボード等と接続するようにしてもよい。　　
さらに、本実施例では、第１の充填方法や第２の充填方法を採用した場合、ソルダーレジスト層４を形成した後にソルダーレジスト層５を形成しているが、ソルダーレジスト層５を形成した後にソルダーレジスト層４を接続端子Ｔ１間に充填するようにしても良い。
Ｂ…半田ボール、Ｆ…主面、Ｌ１，Ｌ１１…金属配線、Ｌ２，Ｌ１２…金属配線、Ｌ２ａ…幅太部、ＭＲ１，ＭＲ１１…レジスト、ＭＲ２，ＭＲ１２…レジスト、Ｔ１，Ｔ１１…接続端子、Ｗ…配線幅、１００…配線基板、２…コア基板、３…ビルドアップ層、４，５…ソルダーレジスト層、５ａ…開口、１３…ビルドアップ層、１４…ソルダーレジスト層、１４ａ…開口、２１，２２…コア導体層、２３…スルーホール、２４…スルーホール導体、３１，１３１…樹脂絶縁層、３２，１３２…導体層、４２…フィルドビア、４４ａ，１４４ａ…ビアホール、４４ｂ…ビア導体、３４…導体層、１４２…フィルドビア。

Claims (5)

  1. 絶縁層及び導体層がそれぞれ１層以上積層された積層体と、

    　前記積層体上に形成された配線と、

    　前記配線上に直接形成され、前記配線の両側面のうち少なくとも一方の側面と当接する柱状の接続端子と、

    　前記配線を覆い、前記接続端子の少なくとも一部を露出させるソルダーレジスト層と、　を備え、

    　前記接続端子が形成される位置における前記配線の幅は、前記接続端子の前記幅方向における長さ未満であることを特徴とする配線基板。
  2. 前記接続端子と前記配線との材料が同じであることを特徴とする請求項１に記載の配線基板。
  3. 前記配線の上面に対向する前記接続端子の下面は、前記配線の上面と当接する当接面と前記配線の上面と当接しない離間面とを有し、前記離間面と前記配線の上面との間が前記ソルダーレジスト層により充填されていることを特徴とする請求項１又は請求項２に記載の配線基板。
  4. 前記接続端子は、前記配線の一部をなす配線幅が太くなった幅太部又は配線幅が細くなった幅細部を含む位置に形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板。
  5. 前記接続端子は、前記配線の両側面と当接していることを特徴とする請求項１乃至請求項４のいずれかに記載の配線基板。
PCT/JP2013/003341 2012-11-27 2013-05-27 配線基板 WO2014083718A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/647,212 US20150313015A1 (en) 2012-11-27 2013-05-27 Wiring board
EP13858236.6A EP2927950B1 (en) 2012-11-27 2013-05-27 Wiring board
CN201380061988.6A CN104823275B (zh) 2012-11-27 2013-05-27 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012258279A JP5913063B2 (ja) 2012-11-27 2012-11-27 配線基板
JP2012-258279 2012-11-27

Publications (1)

Publication Number Publication Date
WO2014083718A1 true WO2014083718A1 (ja) 2014-06-05

Family

ID=50827385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/003341 WO2014083718A1 (ja) 2012-11-27 2013-05-27 配線基板

Country Status (7)

Country Link
US (1) US20150313015A1 (ja)
EP (1) EP2927950B1 (ja)
JP (1) JP5913063B2 (ja)
KR (1) KR20150087298A (ja)
CN (1) CN104823275B (ja)
TW (1) TWI566649B (ja)
WO (1) WO2014083718A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR102312314B1 (ko) * 2015-01-28 2021-10-13 삼성디스플레이 주식회사 터치 센서 장치 및 그 제조 방법
KR102320639B1 (ko) * 2015-02-04 2021-11-02 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조 방법
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN106102303B (zh) * 2016-06-28 2019-09-13 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
JP7034677B2 (ja) * 2017-11-17 2022-03-14 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
JP2022015755A (ja) * 2020-07-09 2022-01-21 イビデン株式会社 配線基板
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306952A (ja) * 1996-03-13 1997-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321090A (ja) * 1996-05-31 1997-12-12 Toshiba Microelectron Corp 半導体装置
EP0828291A2 (en) * 1996-09-09 1998-03-11 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2008021883A (ja) * 2006-07-13 2008-01-31 Murata Mfg Co Ltd 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP2012054297A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US20120067635A1 (en) * 2010-09-16 2012-03-22 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
US8198727B1 (en) * 2006-12-15 2012-06-12 Nvidia Corporation Integrated circuit/substrate interconnect system and method of manufacture
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI355053B (en) * 2008-04-23 2011-12-21 Substrate structure having fine circuits and manuf
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP2011045363A (ja) * 2009-08-06 2011-03-10 Rohm & Haas Co 観賞植物の処理
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306952A (ja) * 1996-03-13 1997-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321090A (ja) * 1996-05-31 1997-12-12 Toshiba Microelectron Corp 半導体装置
EP0828291A2 (en) * 1996-09-09 1998-03-11 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
JPH1098131A (ja) * 1996-09-09 1998-04-14 Delco Electron Corp 拡散パターニング技術を用いたファインピッチ・バイア形成
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2008021883A (ja) * 2006-07-13 2008-01-31 Murata Mfg Co Ltd 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP2012054297A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US20120067635A1 (en) * 2010-09-16 2012-03-22 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit
KR20120029311A (ko) * 2010-09-16 2012-03-26 후지쯔 가부시끼가이샤 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
TW201214643A (en) * 2010-09-16 2012-04-01 Fujitsu Ltd Package substrate unit and method for manufacturing package substrate unit
EP2461361A2 (en) * 2010-09-16 2012-06-06 Fujitsu Limited Package substrate unit and method for manufacturing package substrate unit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2927950A4

Also Published As

Publication number Publication date
TW201424482A (zh) 2014-06-16
EP2927950B1 (en) 2022-02-16
TWI566649B (zh) 2017-01-11
US20150313015A1 (en) 2015-10-29
JP5913063B2 (ja) 2016-04-27
CN104823275A (zh) 2015-08-05
EP2927950A4 (en) 2016-07-27
JP2014107371A (ja) 2014-06-09
CN104823275B (zh) 2018-04-06
EP2927950A1 (en) 2015-10-07
KR20150087298A (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5913063B2 (ja) 配線基板
JP5415632B2 (ja) 配線基板
JP5341227B1 (ja) 配線基板
JP5502139B2 (ja) 配線基板
JP5410580B1 (ja) 配線基板
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
JP5913055B2 (ja) 配線基板
JP2014089996A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13858236

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14647212

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013858236

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157015843

Country of ref document: KR

Kind code of ref document: A