JP2013074054A - 電子装置、配線基板、及び、電子装置の製造方法 - Google Patents

電子装置、配線基板、及び、電子装置の製造方法 Download PDF

Info

Publication number
JP2013074054A
JP2013074054A JP2011211399A JP2011211399A JP2013074054A JP 2013074054 A JP2013074054 A JP 2013074054A JP 2011211399 A JP2011211399 A JP 2011211399A JP 2011211399 A JP2011211399 A JP 2011211399A JP 2013074054 A JP2013074054 A JP 2013074054A
Authority
JP
Japan
Prior art keywords
electrode
divided
electrodes
solder
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011211399A
Other languages
English (en)
Inventor
Shuichi Kariyazaki
修一 仮屋崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011211399A priority Critical patent/JP2013074054A/ja
Priority to US13/590,470 priority patent/US8975528B2/en
Publication of JP2013074054A publication Critical patent/JP2013074054A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替える。
【解決手段】電子装置（例えば、半導体装置１００）は、複数の第１電極２１０を一方の面上に有する配線基板２００と、複数の第１電極２１０とそれぞれ対応して配置された複数の第２電極３１０を一方の面上に有する電子部品（例えば、チップ３００）を有する。第１電極２１０のうちの少なくとも１つ以上は、複数の分割部分２２１、２２２に分割された特定電極２２０であり、分割部分２２１、２２２が、各々異なる配線２５１、２５２に接続されている。分割部分２２１、２２２のうちの何れか１つ以上が、対応する第２電極３１０とはんだ１１０を介して接続されている。
【選択図】図１

Description

本発明は、電子装置、配線基板、及び、電子装置の製造方法に関する。
ボンディングワイヤーを使用する半導体装置の場合、ボンディングオプションにてボンディングワイヤーの接続先を切り替えることによって、半導体チップ（以下、単にチップ）の一部の機能を用途に応じて変更することが可能である。これにより、複数の用途間で、チップの共用、或いは、チップが搭載される配線基板を共用が可能となる。一般的なボンディングオプションは、チップと配線基板をワイヤーボンディングする際に、接続先をボンディングプログラムによって切り替えることにより実現する。
一方、このようなボンディングプログラムによる接続先の切り換え以外の方法でボンディングオプションを実現する方法としては、特許文献１乃至３に記載のものがある。
特許文献１の方法では、チップの電極に複数本の配線を接続しておき、それら配線のうち所望の特性を得るために必要な配線以外の配線を切断することでチップの回路を変更することによって、ボンディングオプションを実現する。
特許文献２の方法では、パターンが形成されたＴＡＢテープにチップを搭載する際に、チップを搭載する位置を変更することにより、チップの電極のデータ端子の接続先を切り替える。
特許文献３の方法では、信号線に接続している第１電極と、スリットを介して第１電極の外側に設けられ、他の信号線に接続している第２電極と、を有するボンディングパッドを用いる。そして、ボンディングワイヤーの接続先を第１電極のみにするか、又は、第１及び第２電極にするかを切り替えることによって、ボンディングオプションを実現する。
特開平１１−４０５６３号公報 特開平１１−１７７０４０号公報 特開２０００−３２３５１９号公報
しかしながら、フリップチップ接続される半導体装置の場合、チップと配線基板とをはんだで接続する為、このはんだの直接的な接続先を簡単には変えることができない。そのため、フリップチップ接続される半導体装置の場合、用途毎にチップを変更したり、或いは、用途毎に配線基板上の配線パターンを変更することによって、回路を切り替えることが一般的である。しかし、その場合、回路の種類ごとにチップと配線基板との組み合わせを用意する必要があり、非効率である。
その為、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替える方法が望まれている。
本発明は、複数の第１電極を一方の面上に有する配線基板と、
前記複数の第１電極とそれぞれ対応して配置された複数の第２電極を一方の面上に有する電子部品と、
を有し、
前記第１電極のうちの少なくとも１つ以上は、複数の分割部分に分割された特定電極であり、
前記分割部分が、各々異なる配線に接続され、
前記分割部分のうちの何れか１つ以上が、対応する前記第２電極とはんだを介して接続されていることを特徴とする電子装置を提供する。
この発明によれば、特定電極の複数の分割部分のうちの何れか１つ以上が、対応する第２電極とはんだを介して接続されることによって、第２電極の接続先が選択された構造の電子装置を提供することができる。つまり、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替えることができる。
また、本発明は、基板本体と、
前記基板本体の一方の面上に形成された複数の第１電極と、
を有し、
前記第１電極のうちの少なくとも１つ以上は、複数の分割部分に分割された特定電極であり、
前記分割部分が、各々異なる配線に接続され、
前記第１電極のうちの他の少なくとも１つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、
前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする配線基板を提供する。
また、本発明は、複数の第１電極を一方の面上に有する配線基板上に、
前記複数の第１電極とそれぞれ対応して配置された複数の第２電極を一方の面上に有し、前記第１電極のうちの少なくとも１つ以上は複数の分割部分に分割された特定電極であり、前記分割部分が各々異なる配線に接続され、前記第２電極の各々にはんだボールが形成されている電子部品、を搭載する工程と、
前記はんだボールをリフローさせて、前記第２電極の各々を前記第１電極とはんだを介して接続する工程と、
を有し、
前記接続する工程では、前記分割部分のうちの何れか１つ以上を、対応する前記第２電極とはんだを介して接続することを特徴とする電子装置の製造方法を提供する。
本発明によれば、フリップチップ接続されて構成される半導体装置などのように、はんだを用いた電極どうしの電気的接続が行われる電子装置においても、チップなどの電子部品の回路、又は、配線基板の回路を変更する以外の手法で、電子部品の電極の接続先を切り替えることができる。
第１の実施形態に係る半導体装置を示す断面図である。 第１の実施形態に係る半導体装置の配線基板の特定電極を示す平面図である。 第１の実施形態に係る半導体装置を示す図である。 第１の実施形態に係る半導体装置の配線基板の一部分を示す平面図である。 第１の実施形態に係る半導体装置の半導体チップの第２電極と配線基板の第１電極との配置関係及び寸法の関係を示す図である。 第１の実施形態に係る半導体装置の配線基板の第１電極の平面的な配置の例を示す平面図である。 第１の実施形態に係る半導体装置の配線基板の特定電極と通常電極との寸法の関係を示す図である。 第１の実施形態に係る半導体装置の寸法規定の例を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法の一例を説明するための図である。 第１の実施形態に係る半導体装置の製造方法の他の一例を説明するための図である。 第１の実施形態に係る半導体装置の製造方法におけるはんだのリフローの仕方を説明するための図である。 第２の実施形態に係る半導体装置を示す図であり、このうち（ａ）は側断面図、（ｂ）は拡大断面図である。 第３の実施形態に係る半導体装置の模式的な断面図である。 第３の実施形態に係る半導体装置の半導体チップと配線基板とを対向させた状態を示す側断面図である。 第３の実施形態に係る半導体装置の製造方法の一例を説明するための図である。 第３の実施形態に係る半導体装置の製造方法の他の一例を説明するための図である。 特定電極の形状のバリエーションを説明するための平面図である。 第５の実施形態に係る半導体装置の製造方法を説明するための平面図である。 第５の実施形態に係る半導体装置の製造方法でのはんだのリフローの仕方を説明するための図である。 複数の特定電極を配置する場合の配置の一例を示す平面図である。 複数の特定電極を配置する場合の配置の他の一例を示す平面図である。 図２１の配置の場合におけるボンディングオプションのバリエーションを説明するための図である。 第６の実施形態に係る半導体装置を示す断面図である。 第７の実施形態に係る半導体装置を示す断面図である。 変形例に係る半導体装置を示す図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１（ａ）は第１の実施形態に係る半導体装置１００の模式的な断面図であり、図１（ｂ）及び（ｃ）は、図１（ａ）の破線で囲まれた領域Ａを拡大した模式的な断面図である。このうち（ｂ）は特定電極２２０の分割部分２２１が半導体チップ３００（以下、チップ３００）の第２電極３１０と接続されている例を示し、（ｃ）は特定電極２２０の分割部分２２１及び２２２がチップ３００の第２電極３１０と接続されている例を示す。図２は第１の実施形態に係る半導体装置１００の配線基板２００の特定電極２２０を示す平面図である。図３は半導体装置１００の模式図であり、このうち（ａ）は側断面図、（ｂ）は半導体装置１００の一部分を示す平面図である。
本実施形態に係る電子装置（例えば、半導体装置１００）は、複数の第１電極２１０を一方の面上に有する配線基板２００と、複数の第１電極２１０とそれぞれ対応して配置された複数の第２電極３１０を一方の面上に有する電子部品（例えば、チップ３００）と、を有し、第１電極２１０のうちの少なくとも１つ以上は、複数の分割部分（例えば、２つの分割部分２２１、２２２）に分割された特定電極２２０であり、分割部分２２１、２２２が、各々異なる配線２５１、２５２に接続され、分割部分２２１、２２２のうちの何れか１つ以上が、対応する第２電極３１０とはんだ１１０を介して接続されている。本実施形態に係る半導体装置１００は、例えば、半導体パッケージである。
また、本実施形態に係る配線基板２００は、基板本体２０１と、基板本体２０１の一方の面上に形成された複数の第１電極２１０と、を有し、第１電極２１０のうちの少なくとも１つ以上は、複数の分割部分（例えば、２つの分割部分２２１、２２２）に分割された特定電極２２０であり、分割部分２２１、２２２が、各々異なる配線２５１、２５２に接続され、第１電極２１０のうちの他の少なくとも１つ以上は、複数分割されずにその全体が一体的に構成されている通常電極２３０であり、通常電極２３０の径が、分割部分２２１、２２２どうしの間隔よりも大きい。
以下、詳細に説明する。
図１及び図３に示すように、半導体装置１００は、配線基板２００と、チップ３００と、を有している。配線基板２００の一方の面上には、複数の第１電極２１０が規則的に（例えばマトリクス状に）配置されている（図４参照）。チップ３００の一方の面上には、複数の第２電極３１０が、それぞれ第１電極２１０と対向する配置で形成されている。配線基板２００の各第１電極２１０とチップ３００の各第２電極３１０とは、はんだ１１０を介して接続されている。すなわち、チップ３００は、配線基板２００上にフリップチップ接続されている。
図１（ａ）に示すように、配線基板２００の内部には、配線２６０が引き回されている。配線基板２００の他方の面には電極（不図示）が形成されており、これら電極上（図１（ａ）では下）には、はんだボール２７０が設けられている。はんだボール２７０は、配線基板２００の他方の面の電極と、マザーボードなど他の電子部品の電極（不図示）とを接続するためのものである。
配線２６０は、一部の配線２５０とはんだボール２７０とを相互に接続している。
チップ３００は、その上面または周囲に、ＣｕやＡｌなどを含む金属などからなる保護部材（リッド）６００を有していても良い。
図４は配線基板２００の一部分（図２（ｂ）の領域Ａ内の部分）を示す平面図であり、このうち（ａ）では各第１電極２１０（特定電極２２０及び通常電極２３０）に接続された配線２５０も示しているが、（ｂ）では第１電極２１０の形状を分かりやすくするため配線２５０の図示を省略している。
図４に示すように、配線基板２００の一方の面上にはソルダーレジスト２４０が形成されている。ソルダーレジスト２４０は、ソルダーレジスト２４０の一部が除去されることによって形成され、配線基板２００のチップ側に向けて開口した複数の開口２４０ａを一定間隔で有している。第１電極２１０は、それぞれ対応する開口２４０ａ内に配置されている。
複数の第１電極２１０には、特定電極２２０と通常電極２３０とが含まれている。通常電極２３０は、複数分割されずにその全体が一体的に構成されている。特定電極２２０は、複数の分割部分（例えば、２つの分割部分２２１、２２２）に分割されている。
特定電極２２０の複数の分割部分２２１、２２２は、共通の開口２４０ａ内に配置されている。
通常電極２３０の径は、分割部分２２１、２２２どうしの間隔（つまり、後述するスリット２２０ａの幅）よりも大きい。
また、本実施形態において、複数の開口２４０ａは互いに同じ半径の円形である。本実施形態の半導体装置１００における配線基板２００は、内部に特定電極２２０を有する第１の開口２４０ａと、当該特定電極２２０と配線２５０を介して接続された通常電極２３０を内部に有し第１の開口２４０ａに隣接する第２の開口２４０ａとを備えている。第１の開口２４０ａの中心と、第２の開口２４０ａの中心とを通る直線に対して、分割部分２２１、２２２はいずれも線対称である。
また、第２の開口２４０ａに隣接し前記第１の開口２４０ａと第２の開口２４０ａとの中心を通る直線上に開口中心が配置された第３の開口２４０ａを更に備えており、第１の開口２４０ａの中心と第２の開口２４０ａの中心との間の距離は、第２の開口２４０ａの中心と第３の開口２４０ａの中心との間の距離と等しい。
また、分割部分２２１を起点として配線２５１が延伸する方向と、分割部分２２２を起点として配線２５２が延伸する方向とは、互いに反対方向である。
図４（ａ）に示すように、各第１電極２１０は、それぞれ配線２５０に接続されている。これらの配線２５０には、所定の信号が伝達される配線（信号線）２５１や、グランド端子（図示略）に接続されている配線（グランド線）２５２が含まれる。
ここで、特定電極２２０の分割部分２２１、２２２の各々は、互いに異なる配線２５０に接続されている。本実施形態の場合、例えば、分割部分２２１は信号線２５１に接続され、分割部分２２２はグランド線２５２に接続されている。
図２に示すように、特定電極２２０の複数の分割部分２２１、２２２には、相対的に寸法が大きい大寸法部である分割部分２２１と、相対的に寸法が小さい小寸法部である分割部分２２２と、が含まれる。
このうち、大寸法部である分割部分２２１が特定電極２２０の中央部に配置されている。すなわち、分割部分２２１は、当該分割部分２２１を含む特定電極２２０と対応する開口２４０ａの中央部に配置される。
本実施形態の場合、例えば、分割部分２２１、２２２は、１つの円を、これら分割部分２２１、２２２の並び方向と直交する直線状のスリット２２０ａにより分断することにより得られる形状となっている。
ここで、大寸法部である分割部分２２１の平面積は、例えば、通常電極２３０の平面積の７５％以上１５０％以下であることが挙げられる。
図５は半導体装置１００の半導体チップ３００（以下、チップ３００）の第２電極３１０と配線基板２００の特定電極２２０及び通常電極２３０との配置関係及び寸法の関係を示す図である。
このうち図５（ａ）は、各通常電極２３０の中心と、それら通常電極２３０と対応する第２電極３１０の中心と、が対向するように、配線基板２００とチップ３００とを対向させた状態の側断面図である。
図５（ｂ）は配線基板２００の特定電極２２０及び通常電極２３０を実線で示し、チップ３００の第２電極３１０を一点鎖線で示し、それらを重ねて示した平面図である。
図５（ａ）に示すように配線基板２００とチップ３００とを対向させた状態で、図５（ａ）及び図５（ｂ）に示すように、特定電極２２０の各分割部分２２１、２２２の各々が、対応する第２電極３１０と対向するように、各分割部分２２１、２２２の寸法及び配置が設定されている。
なお、図１に示すように、チップ３００を配線基板２００上に接続した状態でも、特定電極２２０の各分割部分２２１、２２２の各々が、対応する第２電極３１０と対向している。すなわち、第２電極３１０を配線基板２００上に投影した場合に、その投影されたエリア内に、各分割部分２２１、２２２の少なくとも一部分ずつが存在している。
ただし、小寸法部である分割部分２２２の一部分は、その投影されたエリアの外側に位置していることが好ましい。
図６は配線基板２００の第１電極２１０（特定電極２２０及び通常電極２３０）の平面的な配置の例を示す平面図である。
図６に示すように、配線基板２００には、例えば、非常に多くの数の第１電極２１０が形成されている。このうち、最外周から１０列以内の第１電極２１０のみが、特定電極２２０となっていることが好ましい。また、これら第１電極２１０のうち、多くても１０％以下（例えば、５％以下）の第１電極２１０のみが、特定電極２２０となっていることが好ましい。
図７は配線基板２００の特定電極２２０と通常電極２３０との寸法の関係を示す平面図である。
図７に示すように、特定電極２２０と通常電極２３０の中心を合わせたときに、各分割部分２２１、２２２の少なくとも一部分ずつが、通常電極２３０と重なる。
図８は半導体装置１００の特定電極２２０、はんだ１１０、第２電極３１０等の寸法規定の例を説明するための断面図である。
特定電極２２０の分割部分２２１、２２２とは、下記式で規定される間隔（ＭＩＮ Ｇａｐ）以上の距離を開けて隣り合って配置されている。これにより、分割部分２２１に対して選択的にはんだ１１０を接合したい場合に、はんだ１１０が分割部分２２２に接触してしまうことを抑制することができる。
ＭＩＮ Ｇａｐ＝Ｓ＋（Ｋ・Ｍ／２Ｓ）−（Ｌ＋Ｊ／２）
ここで、式中のＳは、下記式で表される。
Ｓ＝（Ｒ２−（Ｋ／２）２）１／２
また、式中のＪ、Ｒ、Ｋ、Ｌ、Ｍは、それぞれ、以下の値である。
Ｊ：第２電極３１０の中心位置と分割部分２２１の中心位置との平面的なずれ量
Ｒ：はんだ１１０の半径
Ｋ：はんだの高さ
Ｌ：第２電極３１０の中心位置と、分割部分２２１における分割部分２２２側の端部との水平距離
Ｍ：分割部分２２２の厚み
次に、本実施形態に係る半導体装置の製造方法を説明する。
図９はこの製造方法の一例を説明するための図である。このうち図９（ａ）乃至（ｃ）は一連の工程を示す断面図、図９（ｄ）は図９（ａ）の段階での第２電極３１０と特定電極２２０との平面的な位置関係を示す図である。
同様に、図１０はこの製造方法の他の一例を説明するための図である。このうち図１０（ａ）乃至（ｃ）は一連の工程を示す断面図、図１０（ｄ）は図１０（ａ）の段階での第２電極３１０と特定電極２２０との平面的な位置関係を示す図である。
この製造方法は、上述の配線基板２００上に、上述のチップ３００（電子部品）を搭載する工程と、はんだボール１１１をリフローさせて、第２電極３１０の各々を第１電極２１０とはんだ１１０を介して接続する工程と、を有し、前記接続する工程では、分割部分２２１、２２２のうちの何れか１つ以上を、対応する第２電極３１０とはんだ１１０を介して接続する。この製造方法は、例えば、いわゆるＣ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）法により実現することができる。以下、詳細に説明する。
先ず、図９を参照して、特定電極２２０の分割部分２２１、２２２のうち、分割部分２２１のみが対応する第２電極３１０と接続されるように、チップ３００を配線基板２００上にフリップチップ接続する例を説明する。
チップ３００の各第２電極３１０上（図９（ａ）では第２電極３１０の下）には、予め、はんだボール１１１が固定されている。なお、各はんだボール１１１の寸法は、互いに等しい。次に、各はんだボール１１１の頂部（図９（ａ）では下部）に、フラックス（図示略）を付着させる。
次に、図９（ａ）及び図９（ｄ）に示すように、各第２電極３１０の中心ｃ（図９（ｄ））を各第１電極２１０の中心からオフセットさせて、チップ３００を配線基板２００上に搭載する。ここで、オフセットの方向は、特定電極２２０の複数の分割部分２２１、２２２の並び方向であり、且つ、分割部分２２２から分割部分２２１に向かう方向である。
これにより、例えば、図９（ａ）に示すように、特定電極２２０上のはんだボール１１１が分割部分２２１上に配置され、且つ、分割部分２２２上には配置されない。なお、通常電極２３０上にもはんだボール１１１が配置された状態となる。ただし、はんだボール１１１は、通常電極２３０の中心から、上記の方向（図９（ａ）の左側）へオフセットされて配置されている。
次に、図９（ｂ）に示すように、はんだボール１１１を加熱することによってリフローさせる。図９（ｂ）は、はんだボール１１１が溶融した直後の状態を示している。この状態では、溶融したはんだ１１２の上にチップ３００が浮いている。なお、この加熱の段階から、フラックスは徐々に揮発する。
図９（ｂ）に示す状態の後は、溶融した各はんだ１１２の表面張力により、チップ３００が配線基板２００に対して相対的に移動する。具体的には、それら表面張力の水平方向成分の合算値がゼロに近づく方向（図９（ｂ）の矢印Ｂ方向）へと、チップ３００が配線基板２００に対して相対的に移動する。換言すれば、上述したオフセットの方向の反対方向へと、チップ３００が配線基板２００に対して相対的に移動する。
その結果、図９（ｃ）に示すように、各通常電極２３０の中心がそれぞれ対応する第２電極３１０の中心と対向する位置でバランスが取れて、チップ３００と配線基板２００との相対位置が安定する。そして、その位置で溶融したはんだ１１２が固化し、固化したはんだ１１０を介してチップ３００と配線基板２００とが接続される。
ここで、上記のように、溶融したはんだ１１２の表面張力により、配線基板２００に対するチップ３００の位置が自動的に補正される動作を、セルフアライメントという。
このようなセルフアライメントが生じる理由は、上述のように、多数の第１電極２１０のうち僅かな（例えば数％以下の）第１電極２１０のみが特定電極２２０である一方で、残りの大多数の第１電極２１０は通常電極２３０であり、これら通常電極２３０上で溶融したはんだ１１２の表面張力が、配線基板２００に対するチップ３００のセルフアライメントに際して支配的となるためである。
なお、このようなセルフアライメントにより、特定電極２２０上のはんだ１１０（１１２）は、図９（ｃ）に示すように、チップ３００及び配線基板２００の法線に対して傾斜する方向に引き伸ばされる。
ここで、はんだボール１１１は、図９（ａ）の段階でフラックスが付着された部位にのみ濡れ広がる（図９（ｂ））。すなわち、特定電極２２０上のはんだボール１１１は、分割部分２２１、２２２のうち、分割部分２２１上にのみ濡れ広がる。そして、はんだボール１１１と、このように濡れ広がった箇所と、の接続が維持されたまま、セルフアライメントされる（図９（ｃ））。また、他方の分割部分２２２には、たとえ溶融したはんだ１１２が該分割部分２２２に触れたとしても、はんだ１１０が接合されない。
このため、はんだ１１０は、分割部分２２１に対して選択的に接続され、分割部分２２２とは導通しない。
次に、図１０を参照して、特定電極２２０の分割部分２２１、２２２の双方が第２電極３１０と接続されるように、チップ３００を配線基板２００上にフリップチップ接続する例を説明する。
この場合も、先ず、チップ３００の各第２電極３１０上に固定されたはんだボール１１１の頂部（図１０（ａ）では下部）に、フラックス（図示略）を付着させる。
次に、図１０（ａ）及び図１０（ｄ）に示すように、各第２電極３１０の中心ｃ（図１０（ｄ））を各第１電極２１０の中心からオフセットさせて、チップ３００を配線基板２００上に搭載する。ここで、オフセットの方向は、特定電極２２０の複数の分割部分２２１、２２２の並び方向であり、且つ、分割部分２２１から分割部分２２２に向かう方向である。
これにより、例えば、図１０（ａ）に示すように、特定電極２２０上のはんだボール１１１が分割部分２２２上に配置され、且つ、分割部分２２１上には配置されない。なお、通常電極２３０上にもはんだボール１１１が配置された状態となる。ただし、はんだボール１１１は、通常電極２３０の中心から、上記の方向（図１０（ａ）の右側）へオフセットされて配置されている。そのオフセット量は、図１０（ａ）に示すようにはんだボール１１１が特定電極２２０の分割部分２２２とのみ接するようなオフセット量でも良いし、はんだボール１１１が特定電極の分割部分２２１、２２２の双方に接触するようなオフセット量でも良い。
次に、図１０（ｂ）に示すように、はんだボール１１１を加熱することによってリフローさせる。図１０（ｂ）は、はんだボール１１１が溶融した直後の状態を示している。この状態では、溶融したはんだ１１２の上にチップ３００が浮いている。
図１０（ｂ）に示す状態の後は、溶融した各はんだ１１２の表面張力により、図９のケースと反対方向（図１０（ｂ）の矢印Ｄ方向）に、チップ３００が配線基板２００に対してセルフアライメントされる。
その結果、図１０（ｃ）に示すように、各通常電極２３０の中心がそれぞれ対応する第２電極３１０の中心と対向する位置でバランスが取れて、チップ３００と配線基板２００との相対位置が安定する。そして、その位置で溶融したはんだ１１２が固化し、固化したはんだ１１０を介してチップ３００と配線基板２００とが接続される。
ここで、はんだボール１１１は、図１０（ａ）の段階でフラックスが付着された部位にのみ濡れ広がろうとするが、この場合、分割部分２２１よりも分割部分２２２の電極面積が小さいため、フラックスが全て揮発するよりも前に、はんだボール１１１が分割部分２２１にも接触する。その結果、はんだボール１１１は、セルフアライメントの過程で、特定電極２２０の中央に位置する分割部分２２１上にも濡れ広がる。
このため、はんだ１１０は、分割部分２２１及び２２２の双方に対して接続される。
なお、図９の方法により、はんだ１１０を分割部分２２１に対して選択的に接続することによって、チップ３００の対応する第２電極３１０から供給される信号を、所望の供給先に供給することができる。
一方、図１０の方法により、はんだ１１０を分割部分２２１及び分割部分２２２に対して接続することによって、チップ３００の対応する第２電極３１０から供給される信号は、分割部分２２２を介してグランドに伝達されるため、この信号を使わない状態とすることができる。
図１１は第１の実施形態に係る半導体装置の製造方法におけるはんだのリフローの仕方を説明するための図である。
先ず、予めはんだボール１１１が設けられたチップ３００を配線基板２００上に搭載する（図１１（ａ））。この状態は、図９（ａ）又は図１０（ａ）の状態に相当する。
次に、配線基板２００及びチップ３００をリフロー装置４００内に投入し、加熱する（図１１（ｂ））。これにより、はんだボール１１１を溶融させて、上述のセルフアライメントを行う。この状態は、図９（ｂ）又は図１０（ｂ）の状態に相当する。
次に、配線基板２００及びチップ３００をリフロー装置４００から搬出し、冷却する。これにより、溶融したはんだ１１２を硬化させ、チップ３００と配線基板２００とがはんだ１１０を介して相互に接続された状態とする。こうして、半導体装置１００が得られる（図１１（ｃ））。この状態は、図９（ｃ）又は図１０（ｃ）の状態に相当する。
以上のような第１の実施形態によれば、特定電極２２０の複数の分割部分２２１、２２２のうちの何れか１つ以上を、対応する第２電極３１０とはんだ１１０を介して接続することによって、第２電極３１０の接続先を切り替えることができる。
上記のように、はんだボール１１１を溶融させて、セルフアライメントにより配線基板２００に対するチップ３００の相対位置を調節する場合、チップ３００を配線基板２００上に搭載する位置を変更するだけで、第２電極３１０の接続先を切り替えることができる。つまり、チップ３００を自動搭載するマウンタの制御を変更するだけで、第２電極３１０の接続先を切り替えることができる。
なお、セルフアライメントにより配線基板２００に対するチップ３００の相対位置を調節する場合、最終的なチップ３００と配線基板２００との相対位置関係は、通常の製品と同様であり、従って、最終的に得られる半導体装置１００の形状も、通常の製品と同様であるため、半導体装置１００に生じる反り等の影響も、通常の製品と同様である。
本実施形態においては、特定電極２２０を、相対的に寸法が大きい大寸法部である分割部分２２１と、相対的に寸法が小さい小寸法部である分割部分２２２と、が含まれるように分割している。これにより、大寸法部（分割部分２２１）のみにはんだ１１０を接合した場合と、大寸法部と小寸法部（分割部分２２２）の双方にはんだ１１０を接合した場合と、のいずれの接続形態を選んだ場合であっても、高い接合歩留まりを得ることができる。
以下、その理由を具体的に説明する。
はんだボール１１１を特定電極２２０の一方の分割部分に対してのみ選択的に接合したい時、接合対象の分割部分の面積が通常電極２３０と比べて極端に小さい場合、接合対象の特定電極２２０よりはみだしたはんだが同じ特定電極２００内の他方の分割部分に接触し、意図せずはんだ１１０が双方の分割部分に対して接続されてしまうことがある。
これに対して、特定電極２２０を、互いに表面積が異なる大寸法部と小寸法部とに分割することによって、はんだ１１０を大寸法部に対してのみ接合したり、または、大寸法部及び小寸法部の双方に対して接合することができる。一方の分割部分に対してはんだ１１０を選択的に接続する必要がある場合であっても、相対的に寸法の大きな大寸法部である分割部部分２２１に対してはんだ１１０を接続することにより、一定以上のはんだ接合面積を確保することができる。
また、本実施形態において、特定電極２２０は、その側面がソルダーレジスト２４０から離間して形成される所謂ＮＳＭＤ(Non-Solder Mask Defined)構造となっている。ＮＳＭＤ構造では電極の側面もはんだ接合が可能であるため、平面視において充分な面積の分割部分２２１を確保できない場合であっても、電極の側面をはんだ接合部とすることにより、電極面積の低下の影響を緩和することができる。
さらに、特定電極２２０の大寸法部である分割部分２２１をＮＳＭＤ構造とし、小寸法部である分割部分２２２をＳＭＤ(Solde Mask Defined)構造としても良い。例えば小寸法部である分割部分２２２の導体パターンのうち、配線２５０よりも幅が広い導体部の一部をソルダーレジスト２４０で覆う形とする。電極側面の一部をソルダーレジスト２４０で覆うことで、その部分がはんだ接合しない領域となり、大寸法部に対してのみ接続する場合と、大寸法部及び小寸法部の双方に接続する場合と、のそれぞれの場合における特定電極２２０とはんだ１１０との接合面積の差をさらに小さくでき、接合歩留まりを高くすることができる。
さらに、特定電極２２０の大寸法部である分割部分２２１と、小寸法部である分割部分２２２との双方をＳＭＤ構造としても良い。ＳＭＤ構造でははんだ接合面積の確保が難しくなるが、特定電極２００が互いに面積が異なる分割部分を有するため、はんだ１１０を大寸法部に対してのみ接合したり、または、大寸法部及び小寸法部の双方に対して接合することにより、一定以上のはんだ接合面積を確保することができる。
〔第２の実施形態〕
図１２は第２の実施形態に係る半導体装置１００を示す図であり、このうち（ａ）は側断面図、（ｂ）は拡大断面図である。
本実施形態に係る半導体装置１００は、チップ３００と配線基板２００との間隔にアンダーフィル樹脂（樹脂）１２０が充填されている点でのみ、上記の第１の実施形態に係る半導体装置１００と相違し、その他の点は第１の実施形態に係る半導体装置１００と同様に構成されている。
ここで、図１２（ｂ）に示す例では、図１（ａ）と同様に、特定電極２２０の複数の分割部分２２１、２２２のうち、分割部分２２１に対してのみ、はんだ１１０が接続され、分割部分２２２にははんだ１１０が接続されていない。
この場合、アンダーフィル樹脂１２０は、分割部分２２１と分割部分２２２との間隔にも充填されている。すなわち、アンダーフィル樹脂１２０は、特定電極２２０の複数の分割部分２２１、２２２のうち、はんだ１１０を介して相互に接続されていない部分どうしの間にも充填されている。
以上のような第２の実施形態によれば、チップ３００と配線基板２００との間隔にアンダーフィル樹脂１２０が充填されているので、このアンダーフィル樹脂１２０によって、予期しない短絡の発生を抑制することができる。
特に、特定電極２２０の複数の分割部分２２１、２２２に、はんだ１１０を介して相互に接続されていない部分が存在する場合に、それらの間隔にもアンダーフィル樹脂１２０が充填されているので、それらの短絡の発生を抑制することができる。
本実施形態に係る半導体装置１００は、特にはんだボール２７０を備える場合に有効である。すなわち半導体装置１００は、該半導体装置１００をマザーボードなど他の電子部品の電極とはんだボール２７０を介して接続する際に、はんだボール２７０の融点以上に加熱されることがあるが、この加熱時にはんだ１１０が再溶融しても、アンダーフィル樹脂１２０によって分割部分２２１、２２２との接続状態が変化することを防止することができる。
特にはんだ１１０が純スズ(Sn)、もしくはスズ(Sn)を主成分とし、銀(Ag),銅(Cu),ビスマス(Bi),亜鉛(Zn)の何れか一つ以上を含む合金からなる、いわゆるPbフリーはんだの場合は、はんだ１１０とはんだボール２７０との融点差が小さくなるため、本実施形態に係る半導体装置１００は顕著な効果を得ることができる。
〔第３の実施形態〕
図１３は第３の実施形態に係る半導体装置１００の模式的な断面図であり、このうち（ａ）は特定電極２２０の分割部分２２１がチップ３００の第２電極３１０と接続されている例を示し、（ｂ）は特定電極２２０の分割部分２２１及び２２２がチップ３００の第２電極３１０と接続されている例を示す。また、図１４は、第２電極３１０にはんだボール１１１が設けられたチップ３００と配線基板２００とを対向させた状態を示す断面図である。
上記の第１の実施形態では、チップ３００の第２電極３１０がパッド状であり半導体装置１００をＣ４法により製造する例を説明したが、第３の実施形態では、チップ３００の第２電極３１０がポスト状である例を説明する。
図１３に示すように、本実施形態の場合、チップ３００の第２電極３１０は、はんだ１１０よりも高融点の金属からなる柱状の導体であり、例えば、Ｃｕポストである。そして、図１４に示すように、第２電極３１０上に、はんだボール１１１が設けられている。
次に、本実施形態の場合の半導体装置の製造方法を説明する。
図１５はこの製造方法の一例を説明するための図である。このうち図１５（ａ）乃至（ｃ）は一連の工程を示す断面図、図１５（ｄ）は図１５（ａ）の段階での第２電極３１０と特定電極２２０との平面的な位置関係を示す図である。
同様に、図１６はこの製造方法の他の一例を説明するための図である。このうち図１６（ａ）乃至（ｃ）は一連の工程を示す断面図、図１６（ｄ）は図１６（ａ）の段階での第２電極３１０と特定電極２２０との平面的な位置関係を示す図である。
先ず、図１５を参照して、特定電極２２０の分割部分２２１、２２２のうち、分割部分２２１のみが対応する第２電極３１０と接続されるように、チップ３００を配線基板２００上にフリップチップ接続する例を説明する。
先ず、各はんだボール１１１に、フラックス（図示略）を付着させる。
次に、図１５（ａ）及び図１５（ｄ）に示すように、各第２電極３１０の中心ｃ（図１５（ｄ））を各第１電極２１０の中心からオフセットさせて、チップ３００を配線基板２００上に搭載する。オフセットの方向は、図９（ａ）の場合と同様である。
次に、図１５（ｂ）に示すように、はんだボール１１１を加熱することによってリフローさせる。図１５（ｂ）は、はんだボール１１１が溶融した直後の状態を示している。この状態では、溶融したはんだ１１２の上にチップ３００が浮いている。
その後、図９（ｂ）の場合と同様に、はんだ１１２の表面張力によって、矢印Ｂ方向にセルフアライメントがなされる。
その結果、図１５（ｃ）に示すように、各通常電極２３０の中心がそれぞれ対応する第２電極３１０の中心と対向する位置でバランスが取れて、チップ３００と配線基板２００との相対位置が安定する。そして、その位置で溶融したはんだ１１２が固化し、固化したはんだ１１０を介してチップ３００と配線基板２００とが接続される。
ここで、はんだボール１１１は、図１５（ａ）の段階でフラックスが付着された部位にのみ濡れ広がる。すなわち、特定電極２２０上のはんだボール１１１は、分割部分２２１、２２２のうち、分割部分２２１上にのみ濡れ広がる。
このため、はんだ１１０は、分割部分２２１に対して選択的に接続され、分割部分２２２とは導通しない。
次に、図１６を参照して、特定電極２２０の分割部分２２１、２２２のうち、分割部分２２２のみが対応する第２電極３１０と接続されるように、チップ３００を配線基板２００上にフリップチップ接続する例を説明する。
この場合も、先ず、チップ３００の各第２電極３１０上に固定されたはんだボール１１１に、フラックス（図示略）を付着させる。
次に、図１６（ａ）及び図１６（ｄ）に示すように、各第２電極３１０の中心ｃ（図１６（ｄ））を各第１電極２１０の中心からオフセットさせて、チップ３００を配線基板２００上に搭載する。オフセットの方向は、図１０（ａ）の場合と同様である。
次に、図１６（ｂ）に示すように、はんだボール１１１を加熱することによってリフローさせる。図１６（ｂ）は、はんだボール１１１が溶融した直後の状態を示している。この状態では、溶融したはんだ１１２の上にチップ３００が浮いている。
その後、図１０（ｂ）の場合と同様に、はんだ１１２の表面張力によって、矢印Ｄ方向にセルフアライメントがなされる。
その結果、図１６（ｃ）に示すように、各通常電極２３０の中心がそれぞれ対応する第２電極３１０の中心と対向する位置でバランスが取れて、チップ３００と配線基板２００との相対位置が安定する。そして、その位置で溶融したはんだ１１２が固化し、固化したはんだ１１０を介してチップ３００と配線基板２００とが接続される。
ここで、はんだボール１１１は、図１６（ａ）の段階でフラックスが付着された部位にのみ濡れ広がろうとするが、この場合、セルフアライメントの過程で、特定電極２２０の中央に位置する分割部分２２１上にも濡れ広がる。
このため、はんだ１１０は、分割部分２２１及び２２２の双方に対して接続される。
以上のような第３の実施形態によれば、上記の第１の実施形態と同様の効果が得られる。
さらに、本実施形態によれば、半導体装置１００は、はんだ１１０よりも高融点の金属からなる柱状導体を備えるため、チップ３００と配線基板２００の接合リフロー前のはんだボール１１１の基板水平方向の位置バラツキを、該柱状導体を備えない場合と比べて小さくできる。これにより高い歩留まりで特定電極２２０に対する所望の接続を得ることができる。
なお、第３の実施形態においても、第２の実施形態と同様に、チップ３００と配線基板２００との間隔にアンダーフィル樹脂１２０を充填しても良い。
特に、チップ３００と配線基板２００との接合リフロー前に、硬化前のアンダーフィル樹脂１２０を予め形成する場合であっても、はんだボール１１１は柱状導体に支持されているため、予め形成されたアンダーフィル樹脂１２０中にはんだボール１１１を挿入する際のはんだボール１１１の変形を小さくすることができる。
〔第４の実施形態〕
本実施形態では、図１７の平面図を参照して、特定電極２２０の形状のバリエーションを説明する。
図１７（ａ）の例では、特定電極２２０は、３つの分割部分２２１、２２２、２２３を有している。このうち大寸法部である分割部分２２１は、８角形に形成されている。この分割部分２２１の両側に、それぞれ半円形の小寸法部である分割部分２２２、２２３が配置されている。分割部分２２１と分割部分２２２、２２３との間には、それぞれ直線状のスリット２２０ａが形成されている。図示は省略するが、各分割部分２２１〜２２３には、それぞれ異なる配線２５０が接続されている。
この例では、はんだバンプ（はんだ１１０）は、分割部分２２１に対してのみ接続される場合と、分割部分２２１及び２２２に対してのみ接続される場合と、分割部分２２１及び２２３に対してのみ接続される場合と、分割部分２２１、２２２、２２３のすべてに対して接続される場合とがある。これらの何れの場合にも、特定電極２２０に対するはんだ１１０の接続端の形状が、なるべく丸まった形状となることができるように、各分割部分２２１〜２２３の形状及び配置が設定されている。
図１７（ｂ）の例でも、特定電極２２０は、３つの分割部分２２１、２２２、２２３を有し、大寸法部である分割部分２２１は８角形に形成され、この分割部分２２１の両側に、それぞれ小寸法部である分割部分２２２、２２３が配置されている。ただし、図１７（ｂ）の例では、分割部分２２２、２２３は、それぞれ直線状（細長い矩形状）に形成されている。図示は省略するが、各分割部分２２１〜２２３には、それぞれ異なる配線２５０が接続されている。
これら分割部分２２２、２２３は、例えば、配線２５０（図示略）の延長線上に、配線２５０と同じ幅（図１７（ｂ）の左右幅）で形成されている。こうすることにより、分割部分２２２、２２３及び配線２５０の一括形成がより容易となる。
なお、図１７（ｂ）の例でも、特定電極２２０とはんだ１１０との接続のバリエーションは、図１７（ａ）の例と同様である。
図１７（ｃ）の例では、特定電極２２０は、５つの分割部分２２１、２２２、２２３、２２４、２２５を有している。このうち小寸法部である分割部分２２２〜２２５は、それぞれ楕円形に形成されている。分割部分２２２〜２２５は、大寸法部である分割部分２２１の四方に９０度間隔でそれぞれ配置されている。各分割部分２２２〜２２５と分割部分２２１との間には、分割部分２２２〜２２５の各々の長軸に沿った弧状の外周に沿う弧状のスリット２２０ａが形成されている。このため、分割部分２２１の外周には、分割部分２２２〜２２５の各々の長軸に沿った弧状の外周に沿う形状の凹みが形成されている。図示は省略するが、各分割部分２２１〜２２５には、それぞれ異なる配線２５０が接続されている。図１７（ｃ）の例では、図１７（ａ）、図１７（ｂ）の場合と比べて、分割部分２２１〜２２５の数が多いため、特定電極２２０とはんだ１１０との接続のバリエーションを増やすことができる。
図１７（ｄ）の例でも、特定電極２２０は、５つの分割部分２２１、２２２、２２３、２２４、２２５を有している。この例では、大寸法部である分割部分２２１は、円形とされている。また、小寸法部である分割部分２２２〜２２５は、それぞれ矩形状に形成されている。分割部分２２２〜２２５は、分割部分２２１の四方に９０度間隔でそれぞれ配置されている。図示は省略するが、各分割部分２２１〜２２５には、それぞれ異なる配線２５０が接続されている。
分割部分２２２〜２２５は、例えば、配線２５０（図示略）の延長線上に、配線２５０と同じ幅で形成されている。こうすることにより、分割部分２２２〜２２５及び配線２５０の一括形成がより容易となる。
図１７（ｄ）の例の特定電極２２０とはんだ１１０との接続のバリエーションは、図１７（ｃ）の例と同様である。
図１７（ｅ）の例では、特定電極２２０は、３つの分割部分２２１、２２２、２２３を有し、大寸法部である分割部分２２１は楕円形又は円形に形成され、この分割部分２２１の両側に、それぞれ三日月型の小寸法部である分割部分２２２、２２３がそれぞれの弦を分割部分２２１側にして配置されている。図示は省略するが、各分割部分２２１〜２２３には、それぞれ異なる配線２５０が接続されている。
図１７（ｅ）の例の特定電極２２０とはんだ１１０との接続のバリエーションは、図１７（ａ）の例と同様である。この何れのバリエーションの場合にも、特定電極２２０に対するはんだ１１０の接続端の形状が、なるべく丸まった形状となることができるように、各分割部分２２１〜２２３の形状及び配置が設定されている。
このように、図１７（ａ）〜（ｅ）の何れの場合においても、大寸法部（分割部分２２１）の周囲に複数の小寸法部（分割部分２２２〜２２５）が配置されている。
なお、図１７（ａ）〜（ｅ）の何れの場合においても、小寸法部である各分割部分２２１〜２２５は、例えば、互いに同一形状、且つ、同一寸法に形成されている。ただし、小寸法部である各分割部分２２１〜２２５のうち少なくとも２つ以上の形状又は寸法が互いに異なっていても良い。
〔第５の実施形態〕
第５の実施形態では、ローカルリフロー装置を用いてはんだを特定電極の所望の分割部分上に濡れ広がらせる例を説明する。
図１８は第５の実施形態に係る半導体装置の製造方法を説明するための平面図、図１９はこの製造方法でのはんだのリフローの仕方を説明するための図である。
本実施形態の場合、チップ３００の構造は、上記の第３の実施形態と同様であり、第２電極３１０は、例えば、Ｃｕポストである（図１４参照）。
また、配線基板２００は、特定電極２２０の構造以外については、第３の実施形態と同様である。本実施形態の場合、特定電極２２０は、図１８（ａ）に示す構造となっている。この構造は、上記の第４の実施形態で説明した図１７（ｄ）の構造である。
以下、本実施形態に係る半導体装置の製造方法を説明する。
先ず、予めはんだボール１１１が設けられたチップ３００をローカルリフロー装置（全体図示略）の吸着ヘッド５００により吸着保持する。そして、吸着ヘッド５００によりチップ３００を吸着保持したままで、チップ３００を配線基板２００上に搭載する（図１９（ａ））。ここで、図１８（ｂ）に示すように、特定電極２２０の所望の小寸法部及び大寸法部の上にはんだボール１１１が位置するように、チップ３００を配線基板２００上に配置する。例えば、はんだボール１１１は、分割部分２２５上及び分割部分２２１上に位置している。ここで、図１８（ｂ）の段階でのはんだボール１１１の径は、Ｃｕポストである第２電極３１０の径と略等しい。
次に、吸着ヘッド５００を加熱することによって、はんだボール１１１を溶融させる（図１８（ｂ）、図１９（ｂ））。これにより、溶融したはんだ１１２は、先ず、分割部分２２５上及び分割部分２２１上に濡れ広がる。
吸着ヘッド５００によりチップ３００を吸着保持したままで、吸着ヘッド５００とともにチップ３００を図１８（ｃ）の矢印Ｄ方向に配線基板２００に対して相対的に移動させる。これにより、図１８（ｃ）に示すように、溶融したはんだ１１２は、分割部分２２５上、分割部分２２１上及び分割部分２２４上に亘って濡れ広がる。つまり、複数の分割部分のうち、所望の分割部分上に、溶融したはんだ１１２を濡れ広がらせることができる。
次に、溶解したはんだ１１２を冷却し固化させる。これにより、チップ３００と配線基板２００とがはんだ１１０を介して相互に接続された状態とする。具体的には、例えば、特定電極２２０の分割部分２２１、２２４及び２２５が、はんだ１１０を介して第２電極３１０と接続された状態となる。
以上のような第５の実施形態によれば、以下の効果が得られる。すなわち、チップ３００の電極がＣｕポストなどである場合においては、電極上のはんだの量が比較的少ないため、配線基板２００の電極上に濡れ広がりにくい。このような事情に対し、本実施形態では、はんだを溶融させた状態で、チップ３００を保持して配線基板２００に対して相対的に移動させることにより、はんだを所望の分割部分上に濡れ広がらせることができる。つまり、例えば、Ｃｕポストである第２電極３１０の径よりも広い範囲にまで、はんだを濡れ広がらせることができる。
また、例えば、選別後の検査で、半導体装置の動作不良が見つかった場合に、はんだ１１０を再溶融させて、回路の繋ぎ替えを行うこともでき、歩留まりを向上させることもできる。
〔第６の実施形態〕
図２３を用いて第６の実施形態を説明する。本実施形態における半導体装置においてはチップ３００の搭載前に特定電極２２０の分割部分２２２が絶縁膜７００で覆われている点が他の実施形態と異なる。絶縁膜７００は例えばエポキシ基を含む熱硬化樹脂からなる。絶縁膜７００は、分割部分２２２の側面及び上面をすべて覆っていることが好ましい。絶縁膜７００は、分割部分２２２上における厚さが、ソルダーレジスト２４０の厚さよりも薄くなるように形成されることが好ましい。絶縁膜７００を形成するには、配線基板２００に例えばインクジェット法により任意の分割部分２２２を覆うように硬化前の絶縁性樹脂を印刷し、熱処理、ＵＶ処理などで硬化させる。その後チップ３００を搭載することにより、本実施形態に係る半導体装置を得ることができる。
本実施形態においては、分割部分２２２が絶縁膜７００で覆われているので、特定電極２２０の分割部分２２２とはんだ１１０との意図せぬ短絡を確実に抑制できる。よって、はんだ１１０を特定電極２２０の分割部分２２１に対して選択的に接合することができる。
また、例えばチップ３００の搭載時のオフセット量を小さくすることが可能となる。
さらにアンダーフィル樹脂１２０を形成することで特定電極２２０の分割部分２２２とはんだ１１０との間に２重の絶縁膜が形成されることとなり、絶縁膜７００またはアンダーフィル樹脂１２０の一方がボイドなどを含んでいる場合でも確実な絶縁が可能となる。
〔第７の実施形態〕
図２４を用いて第７の実施形態を説明する。本実施形態において、ソルダーレジスト２４０の開口２４０ａがソルダーレジスト２４０の底面（基板本体２０１に近い側）から上面（チップ３００に近い側）にかけて拡径するテーパ形状を備えている点が他の実施形態と異なる。ソルダーレジスト２４０の底面と、側壁（開口２４０ａの内周壁）とのなす角度を７５度よりも小さくすることが好適である。
ソルダーレジスト２４０のこのようなテーパ形状は、例えばソルダーレジスト２４０の開口を形成する露光工程での回折を増す、あるいは現像工程でのエッチング量を増加させる、あるいはソルダーレジストを異なる開口径の２層で形成するなどにより実現できる。
ソルダーレジスト２４０をこのようなテーパ形状とすることで、チップ３００のオフセット搭載時にはんだボール１１１がソルダーレジストに乗り上げることによって発生する未着不良を軽減できるとともに、溶融したはんだ１１２が拡がることが可能な空間を大きくできるため特定電極２２０の分割部分２２１をはんだ１１０と接続しつつ、分割部分２２２とはんだ１１０との意図せぬ短絡を防止することができる。
尚、第１電極２１０の断面形状を底面（基板本体２０１に近い側）から上面（チップ３００に近い側）にかけて径が小さくなる台形状としても同様の効果を得ることができる。すなわち、溶融したはんだ１１２が拡がることが可能な空間を大きくできるため、特定電極２２０の分割部分２２１をはんだ１１０と接続しつつ、分割部分２２２とはんだ１１０との意図せぬ短絡を防止することができる。
第１電極２１０のパターニング後にウェットエッチングを行うことにより、第１電極２１０の断面形状をこのような台形状とすることができる。そのウェットエッチング後、第１電極２１０の表面に例えばＮｉ層やＡｕめっき層を形成しても台形状は維持される。
上記の各実施形態では、チップ３００を配線基板２００上にフリップチップ接続する例を説明したが、本発明は、この例に限らず、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ（半導体装置）をマザーボード（配線基板）に実装する場合にも同様に適用することができる。
また、上記の各実施形態では、電子部品がチップ３００であり、電子装置が半導体装置１００である例を説明したが、電子部品はチップ以外の電子部品であっても良く、電子装置は半導体装置以外の電子装置であっても良い。
また、複数の第１電極２１０のうちの少なくとも１つ以上の第１電極２１０は、第２電極３１０と接続されていなくても良い。
また、特定電極２２０の分割部分のうちの少なくとも何れか１つは、電源線に接続されていても良いし、或いは、他の第１電極２１０に接続されていても良い。
また、配線基板２００上に複数の特定電極２２０を形成する場合、それら特定電極２２０の向きは、図２０に示すように互いに同一であっても良いし、或いは、図２１に示すように、互いに異なる向きの特定電極２２０が含まれていても良い。
すなわち、図２０に示される２つの特定電極２２０は、複数の分割部分２２１、２２２の並び方向が互いに同一（図２０の左右方向）である。
これに対し、図２１に示される２つの特定電極２２０のうち、一方（上側）の特定電極２２０における複数の分割部分２２１、２２２の並び方向（図２１の上下方向）と、他方（下側）の特定電極２２０における複数の分割部分２２１、２２２の並び方向（図２１の左右方向）とは、互いに直交している。
ここで、図２２を参照して、複数の特定電極２２０が図２１に示すような向きで配置されている場合に、セルフアライメントによりチップ３００を配線基板２００上に接続する場合の、ボンディングオプションのバリエーションを説明する。
チップ３００を配線基板２００に対して相対的に、図２２（ａ）に示される矢印Ｅ方向（左下方向）にオフセットして、チップ３００を配線基板２００に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極２２０では、双方の分割部分２２１、２２２に対してはんだ１１０を接続し、下側の特定電極２２０では、分割部分２２１に対してのみ選択的にはんだ１１０を接続することができる。
また、チップ３００を配線基板２００に対して相対的に、図２２（ｂ）に示される矢印Ｆ方向（右下方向）にオフセットして、チップ３００を配線基板２００に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極２２０では、双方の分割部分２２１、２２２に対してはんだ１１０を接続し、下側の特定電極２２０でも、双方の分割部分２２１、２２２に対してはんだ１１０を接続することができる。
また、チップ３００を配線基板２００に対して相対的に、図２２（ｃ）に示される矢印Ｇ方向（右上方向）にオフセットして、チップ３００を配線基板２００に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極２２０では、分割部分２２１に対してのみ選択的にはんだ１１０を接続し、下側の特定電極２２０では、双方の分割部分２２１、２２２に対してはんだ１１０を接続することができる。
また、チップ３００を配線基板２００に対して相対的に、図２２（ｄ）に示される矢印Ｈ方向（左上方向）にオフセットして、チップ３００を配線基板２００に搭載し、上述したようなセルフアライメントを行うことにより、上側の特定電極２２０では、分割部分２２１に対してのみ選択的にはんだ１１０を接続し、下側の特定電極２２０でも、分割部分２２１に対してのみ選択的にはんだ１１０を接続することができる。
このように、配線基板２００上に、互いに異なる向きの複数の特定電極２２０を形成することにより、ボンディングオプションのバリエーションを増やすことができる。
また、上記の各実施形態では、ソルダーレジスト２４０の別個の開口２４０ａ内に第１電極２１０の特定電極２２０と通常電極２３０とが配置されている例を説明したが、ソルダーレジスト２４０の同一の開口２４０ａ内に特定電極２２０と通常電極２３０とが配置されていても良い。例えば配線基板２００の第１の辺に沿って延伸する開口２４０ａ内に配線基板２００の第１の辺に対して垂直な方向に延伸する線状の第１電極２１０を形成しても良い。
図２５を用いて説明する。図２５は変形例に係る半導体装置を示す図であり、このうち（ａ）は平面図、（ｂ）は図２５（ａ）のＢ−Ｂ線に沿った断面図、（ｃ）は図２５（ａ）のＣ−Ｃ線に沿った断面図である。
図２５（ａ）における左の実線は配線基板２００の第１の辺２０２を示しており、配線基板２００は第１の辺２０２に対して垂直な方向に延伸する線（リード）状の第１の電極２１０を有する。第１の電極２１０には特定電極２２０と通常電極２３０とが含まれる。配線基板２００は表面にソルダーレジスト２４０を有しており、ソルダーレジスト２４０は開口２４０ａを有し、同一の開口２４０ａ内に特定電極２２０と通常電極２３０とを有する。特定電極２２０は分割部分２２１、２２２を有する。分割部分２２１は、分割部分２２２よりも面積が大きく、例えば信号線に接続される。分割部分２２２は、例えばグランドなどの固定電位に接続される。
図２５（ａ）には、配線基板２００に搭載されるチップ３００の第２電極３１０上に形成されるはんだ１１０の領域を１点鎖線および２点鎖線で示す。なお、図２５（ｂ）、図２５（ｃ）には、はんだ１１０が２点鎖線の領域に位置する場合の断面を示している。本変形例においても、チップ３００を第１の辺２０２側（図の左側）、一点鎖線上にはんだボール１１１が位置するように搭載しリフローすることにより、はんだ１１０を分割部分２２１に対して選択的に接続することができる。一方で、チップ３００を図の右側、つまり図の２点鎖線にはんだボール１１１が位置するように搭載してリフローすることにより、はんだ１１０が分割部分２２１と分割部分２２２との双方に接続された接続状態を得ることができる。図２５（ａ）の例では、図の上下方向に並ぶ複数の第１電極２１０が同一の開口２４０ａ内に配置されており、それらがソルダーレジスト２４０によって互いに区画されていない。このため、特に、図２５（ｂ）及び図２５（ｃ）に示すように、チップ３００の第２電極３１０をポスト状とすることにより、隣接する第１電極２１０間での意図せぬ短絡を防止することができる。すなわち、図２５の例の第２電極３１０は、例えば、はんだ１１０よりも高融点の金属からなる柱状の導体であり、例えば、Ｃｕポストである。
また、基板２００が、第１の辺２０２に対して隣接し且つ直交する第２の辺２０３（不図示）に沿って形成された第２の開口２４０ａ（不図示）と、第２の開口２４０ａ内に形成された電極２１０（不図示）とを備える場合、該電極２１０の幅（該電極２１０が延伸する方向に対して直交する方向における電極２１０の長さ）は、第１の開口２４０ａにおける分割部分２２１と分割部分２２２との間の距離よりも大きいことが好ましい。これにより、チップ３００搭載時の第１の辺２０２に対する垂直方向でのチップ３００のオフセットに関わらず、第２の開口２４０ａ内の電極２１０とチップ３００との接続状態を同一とすることができる。
なお、チップ３００の第２電極３１０が千鳥配置の場合であっても、該第２電極３１０の配置にあわせて、特定電極２２０の分割部分をずらして配置することにより、同様の効果が得られる。
１００ 半導体装置
１１０ はんだ
１１１ はんだボール
１１２ 溶融したはんだ
１２０ アンダーフィル樹脂
２００ 配線基板
２０１ 基板本体
２０２ 第１の辺
２１０ 第１電極
２２０ 特定電極
２２０ａ スリット
２２１ 分割部分（大寸法部）
２２２、２２３、２２４、２２５ 分割部分（小寸法部）
２３０ 通常電極
２４０ ソルダーレジスト
２４０ａ 開口
２５０ 配線
２５１ 配線
２５２ 配線
２６０ 配線
２７０ はんだボール
３００ 半導体チップ
３１０ 第２電極
４００ リフロー装置
５００ 吸着ヘッド
６００ 保護部材
７００ 絶縁膜

Claims (17)

  1. 複数の第１電極を一方の面上に有する配線基板と、
    前記複数の第１電極とそれぞれ対応して配置された複数の第２電極を一方の面上に有する電子部品と、
    を有し、
    前記第１電極のうちの少なくとも１つ以上は、複数の分割部分に分割された特定電極であり、
    前記分割部分が、各々異なる配線に接続され、
    前記分割部分のうちの何れか１つ以上が、対応する前記第２電極とはんだを介して接続されていることを特徴とする電子装置。
  2. 前記第１電極のうちの少なくとも１つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、
    前記通常電極が、対応する前記第２電極とはんだを介して接続されていることを特徴とする請求項１に記載の電子装置。
  3. 前記複数の分割部分には、
    相対的に寸法が大きい大寸法部と、
    相対的に寸法が小さい小寸法部と、
    が含まれることを特徴とする請求項１又は２に記載の電子装置。
  4. 前記分割部分の各々が対応する前記第２電極と対向していることを特徴とする請求項１乃至３の何れか一項に記載の電子装置。
  5. 前記配線基板の前記一方の面上にはソルダーレジストが形成され、
    前記ソルダーレジストには、複数の開口が一定間隔で形成され、
    前記第１電極は、それぞれ対応する前記開口内に配置されていることを特徴とする請求項１乃至４の何れか一項に記載の電子装置。
  6. 前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする請求項２に記載の電子装置。
  7. 前記大寸法部が前記特定電極の中央部に配置されていることを特徴とする請求項３に記載の電子装置。
  8. 前記大寸法部の周囲に複数の前記小寸法部が配置されていることを特徴とする請求項７に記載の電子装置。
  9. 前記電子部品と前記配線基板との間隔に樹脂が充填されていることを特徴とする請求項１乃至８の何れか一項に記載の電子装置。
  10. 前記電子部品は半導体チップであることを特徴とする請求項１乃至９の何れか一項に記載の電子装置。
  11. 前記電子部品は半導体パッケージであることを特徴とする請求項１乃至９の何れか一項に記載の電子装置。
  12. 基板本体と、
    前記基板本体の一方の面上に形成された複数の第１電極と、
    を有し、
    前記第１電極のうちの少なくとも１つ以上は、複数の分割部分に分割された特定電極であり、
    前記分割部分が、各々異なる配線に接続され、
    前記第１電極のうちの他の少なくとも１つ以上は、複数分割されずにその全体が一体的に構成されている通常電極であり、
    前記通常電極の径が、前記分割部分どうしの間隔よりも大きいことを特徴とする配線基板。
  13. 当該配線基板を、複数の第２電極が規則的に配置された電子部品と対向させたときに、
    前記通常電極がそれぞれ対応する前記第２電極と対向し、
    前記特定電極の前記分割部分の各々が対応する前記第２電極と対向することを特徴とする請求項１２に記載の配線基板。
  14. フリップチップ接続用であることを特徴とする請求項１２又は１３に記載の配線基板。
  15. 複数の第１電極を一方の面上に有する配線基板上に、
    前記複数の第１電極とそれぞれ対応して配置された複数の第２電極を一方の面上に有し、前記第１電極のうちの少なくとも１つ以上は複数の分割部分に分割された特定電極であり、前記分割部分が各々異なる配線に接続され、前記第２電極の各々にはんだボールが形成されている電子部品、を搭載する工程と、
    前記はんだボールをリフローさせて、前記第２電極の各々を前記第１電極とはんだを介して接続する工程と、
    を有し、
    前記接続する工程では、前記分割部分のうちの何れか１つ以上を、対応する前記第２電極とはんだを介して接続することを特徴とする電子装置の製造方法。
  16. 前記複数の分割部分には、
    相対的に寸法が大きい大寸法部と、
    相対的に寸法が小さい小寸法部と、
    が含まれ、
    前記大寸法部が前記第１電極の中央部に配置され、
    前記複数の分割部分の並び方向において、前記第１電極の中心に対して前記第２電極を前記小寸法部側へオフセットさせて前記配線基板上に前記電子部品を搭載した状態で、前記はんだボールを前記リフローさせることにより、前記大寸法部と前記小寸法部とを前記第１電極と接続することを特徴とする請求項１５に記載の電子装置の製造方法。
  17. 前記接続する工程では、前記はんだボールをリフローさせた状態で、前記チップを保持して前記配線基板に対して相対的に移動させることにより、前記特定電極の複数の前記分割部分のうち、所望の分割部分上にはんだを濡れ広がらせることを特徴とする請求項１５に記載の電子装置の製造方法。
JP2011211399A 2011-09-27 2011-09-27 電子装置、配線基板、及び、電子装置の製造方法 Withdrawn JP2013074054A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011211399A JP2013074054A (ja) 2011-09-27 2011-09-27 電子装置、配線基板、及び、電子装置の製造方法
US13/590,470 US8975528B2 (en) 2011-09-27 2012-08-21 Electronic device, wiring substrate, and method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211399A JP2013074054A (ja) 2011-09-27 2011-09-27 電子装置、配線基板、及び、電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013074054A true JP2013074054A (ja) 2013-04-22

Family

ID=47911084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011211399A Withdrawn JP2013074054A (ja) 2011-09-27 2011-09-27 電子装置、配線基板、及び、電子装置の製造方法

Country Status (2)

Country Link
US (1) US8975528B2 (ja)
JP (1) JP2013074054A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036692A (ko) * 2018-09-27 2020-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 형성 방법
US11527525B2 (en) 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple polarity groups
US11842993B2 (en) 2018-09-28 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
JP2014146652A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 配線基板およびその製造方法
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
US10867950B2 (en) * 2014-06-27 2020-12-15 Sony Corporation Semiconductor device with a gap control electrode and method of manufacturing the semiconductor device
WO2015198837A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
US10418340B2 (en) * 2014-06-27 2019-09-17 Sony Corporation Semiconductor chip mounted on a packaging substrate
WO2015198836A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
US9633914B2 (en) 2015-09-15 2017-04-25 International Business Machines Corporation Split ball grid array pad for multi-chip modules
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
US10189706B2 (en) * 2016-11-08 2019-01-29 Dunan Microstaq, Inc. Method for self-aligning solder-attached MEMS die to a mounting surface
US11557878B2 (en) * 2019-10-22 2023-01-17 University Of Maryland, College Park High power, narrow linewidth semiconductor laser system and method of fabrication
US11699645B2 (en) * 2021-11-18 2023-07-11 Renesas Electronics Corporation Semiconductor device having wiring substrate with lead-out wirings

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JPH1140563A (ja) 1997-07-15 1999-02-12 Mitsubishi Electric Corp 半導体装置およびその電気特性変更方法
JPH11177040A (ja) 1997-12-08 1999-07-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2000323519A (ja) 1999-05-07 2000-11-24 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
JP2007149851A (ja) * 2005-11-25 2007-06-14 Sony Computer Entertainment Inc 配線基板、電子部品実装構造、および電子部品実装方法
CN100573840C (zh) * 2006-02-21 2009-12-23 松下电器产业株式会社 安装体及其制造方法
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036692A (ko) * 2018-09-27 2020-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 형성 방법
KR102251556B1 (ko) * 2018-09-27 2021-05-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 형성 방법
US11049850B2 (en) 2018-09-27 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of bonding the strip-shaped under bump metallization structures
US11527525B2 (en) 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple polarity groups
US11842993B2 (en) 2018-09-28 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups

Also Published As

Publication number Publication date
US20130077275A1 (en) 2013-03-28
US8975528B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
JP2013074054A (ja) 電子装置、配線基板、及び、電子装置の製造方法
JP4827556B2 (ja) 積層型半導体パッケージ
JP6415111B2 (ja) プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP4916241B2 (ja) 半導体装置及びその製造方法
KR100806413B1 (ko) 전자 패키지들에 솔더 바 접속들을 생성하는 방법
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP2007201250A (ja) 配線基板および半導体装置
JP2011142185A (ja) 半導体装置
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2011171427A (ja) 積層型半導体装置
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP2010232616A (ja) 半導体装置及び配線基板
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
TW201929176A (zh) 半導體裝置
KR102607513B1 (ko) 패키징 디바이스 및 그 제조 방법, 및 전자 디바이스
US20160254241A1 (en) Printed circuit board and soldering method
JP2013211497A (ja) 部品接合構造
JPH11177225A (ja) プリント基板
JP2008140868A (ja) 多層配線基板および半導体装置
JP2013102020A (ja) 半導体パッケージ基板
US11664299B2 (en) Mounting board and semiconductor device
JP5115241B2 (ja) 電子部品の実装方法
US10573588B2 (en) Package substrate and semiconductor package including the same
JP2009283811A (ja) 半導体装置、半導体装置の製造方法および分割前基板
JP2007189084A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202