JP5649788B2 - プリント板、プリント板実装構造、およびプリント板実装方法 - Google Patents

プリント板、プリント板実装構造、およびプリント板実装方法 Download PDF

Info

Publication number
JP5649788B2
JP5649788B2 JP2009011233A JP2009011233A JP5649788B2 JP 5649788 B2 JP5649788 B2 JP 5649788B2 JP 2009011233 A JP2009011233 A JP 2009011233A JP 2009011233 A JP2009011233 A JP 2009011233A JP 5649788 B2 JP5649788 B2 JP 5649788B2
Authority
JP
Japan
Prior art keywords
printed board
pattern
land
solder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009011233A
Other languages
English (en)
Other versions
JP2010171140A (ja
Inventor
光紀 安陪
光紀 安陪
孝 福田
孝 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009011233A priority Critical patent/JP5649788B2/ja
Priority to KR1020100004807A priority patent/KR101114647B1/ko
Priority to US12/690,147 priority patent/US8525042B2/en
Publication of JP2010171140A publication Critical patent/JP2010171140A/ja
Application granted granted Critical
Publication of JP5649788B2 publication Critical patent/JP5649788B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/046Means for drawing solder, e.g. for removing excess solder from pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、プリント板にBGA(Ball Grid Array)やLGA(Land Grid Array)などの多数の格子状底面電極付きの電子部品の実装技術に関するものである。
近年の電子機器においては,装置の小型/薄型化が進んでおり、プリント板に搭載される電子部品も高密度化、薄型化してきている。電子部品(特に格子状底面電極部品:BGAやLGA他)のピッチは0.5mmピッチ、ピン数は100ピン以上、部品外形は1辺が10mmを超える部品があり、PKG(パッケージ)厚は1.0mm程度のものが使用されている。また、電子部品を搭載するプリント板の厚さも薄型化し、0.5mm程度の基板が使用されている。これらの部品を実装するために、図9に示すように、基板側に供給する半田量の調整と部品/基板の反り量(100μm以下)を制御することで初期段階における接続品質を確保している。
基板側に供給する半田量の調整において、従来のプリント板(プリント基板)では、図10、図11に示すように、プリント板1上にランド10を形成する。そして、このランド上に、図11に示すように、制御された適度な量の半田20を付着させた後、搭載電子部品(BGA/LGA)30を搭載し、加熱して半田を溶融すると共に冷却してプリント板1のランドと搭載部品の端子とを電気接続する。
しかし、電子部品の集積化が進むに伴い、搭載電子部品のピン数増大(500ピン以上)、部品外形の拡大(1辺が20mm程度)が進んでおり、部品およびプリント板1の反り量は増加する傾向にある。また、端子ピッチの微細化(0.4mmピッチ以下)も進んでおり、初期段階における接続性を維持するための反り量の制御も厳しくなってきている。プリント板(基板)/部品に反りが発生した場合、部品と基板の間隙が広い箇所では、例えば図12(a)のA、図12(b)のBに示すように、供給した半田と部品電極が接触せず、いわゆるオープン不良が発生する。なお、図12(a)はプリント板が凸状に反った場合、すなわちプリント板が上方に凸状に反った場合を示しており、図12(b)はプリント板が上方に凹状に反った場合を示している。
ところで、半田供給量を多くし、半田溶融時の半田高さにすることで、オープン不良を低減することは可能であるが、反りによりプリント板と部品の間隙の狭い箇所では、図12(a)のB、図12(b)のAや図13(a)(b)に示すように、半田が潰されて、隣接端子間でいわゆるブリッジ不良が発生する。
一方、ブリッジ不良を回避するために、プリント板への半田供給量を少なくしてしまうと、間隙の広い箇所では部品電極と半田が接触せず、図12(a)のA、図12(b)のBで示したようなオープン不良が発生してしまう。これらの不良は、部品/プリント板の反り形状により発生する箇所が異なり、半田量の調整による接続品質確保は困難となってきている。
このため、従来、狭いピッチで多数のパットを配列したプリント板であっても、パット間に半田ブリッジを発生させずに電子部品を半田付けするようにした技術が知られている(例えば、下記特許文献1参照)。
特開平10−294553号公報
しかしながら、上述の技術は、隣接するパッド間において、パッドの配列方向と直交する方向に延出する溝を少なくとも2本平行に配設したようにしたものであり、基板に溝を形成するため、基板製作にパターン作成以外の工程を要し、基板作成にコストがかかるという問題点がある。
本発明は上述した問題点を解決するためになされたものであり、余分な半田をランドの周辺に配置されたパターンに逃がすことでブリッジ不良の発生を抑制し、反りの許容量を増大することが可能となる技術を提供することを目的とする。
上述した課題を解決するため、本発明の一態様は、多数の格子状底面電極付きの電子部品を搭載するプリント板であって、電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されている。
また、本発明の一態様は、プリント板に多数の格子状底面電極付きの電子部品を搭載したプリント板実装構造であって、電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されている。
また、本発明の一態様は、プリント板に電子部品を搭載するプリント板実装方法であって、電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンを形成しておき、前記プリント板上のランドに半田を溶着させて電子部品を搭載する際、該ランドに溶着された余剰半田が前記パターンに導かれて付着されるようにした。
開示のプリント板、プリント板実装構造、およびプリント板実装方法によれば、部品の大型化による反りの増加に対して、余分な半田をランドの周辺に配置されたパターンに逃がすことで半田量が多くなってもブリッジ不良を抑制することができ、従って半田高さを高くすることが可能となって、部品と基板の間隙が広い箇所でもオープン不良の発生を抑制でき、もって、反りの許容量を拡大することが可能となる。従って、反り形状に係わらず、安定した初期接続品質を確保することが可能となる。
実施の形態におけるプリント板に設けられたランドとパターンを示す図である。 実施の形態の作用を示す図である。 反りの形状に合わせたパターンの配置例1を示す図である。 反りの形状に合わせたパターンの配置例2を示す図である。 反りの形状に合わせたパターンの配置例3を示す図である。 パターンの他の一例を示す図であり、ランドとパターンを接続した状態を示す図である。 パターンの他の一例を示す図であり、パターンをランドの周囲に設けるようにした状態を示す図である。 実施の形態の応用例を示す図である。 半田供給量と電子部品/プリント板間隙との関係を示す図である。 従来のプリント板に設けられるランドを示す図である。 プリント板に電子部品を搭載し正常に半田付けされた状態を示す図である。 プリント板が反った状態を示し、オープン不良とブリッジ不良を示す図である。 プリント板の反りにより半田が潰されブリッジ不良が発生した状態を示す図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
本実施の形態では、プリント板にSMT(Surface Mount Technology)にて実装される電子部品である底面電極部品(BGA/LGA等)の反りに対する初期接続品質を向上する実装構造について説明する。
本実施の形態では、底面電極部品の搭載後、加熱中に溶融した半田が隣接する端子に付着しないプリント板、その実装構造及び実装方法を提供するものである。底面電極部品(BGA/LGA等)では、部品裏面に格子状に端子が配列されており、半田量が多くなると図13に示したように周辺端子と半田が接触しブリッジ不良が発生する。
本実施の形態では、図1に示すように、底面電極部品(BGA/LGA等)が搭載されるプリント板1に形成されるランド10の対角方向に一定の間隙(0.05〜0.2mm程度)をおいてパターン40を形成する。配置するパターン40は、部品およびプリント板1の反り形状に合わせて、後述するように1個ないし複数のパターンを形成する。図1では、略円形をなす1つのランド10を中心に、略二等辺三角形をなすパターン40を対角上に4つ形成している。そして、4つのパターンの最外縁を結ぶ形状が略正方形となっている。またこの正方形をなす各辺は、隣接するランド10に対してパターン40により形成される正方形の各辺とそれぞれ平行となるように設けられている。
パターン40の形成は、銅箔のエッチングまたはレジストによる形成のどちらでもよい。半田量が適切な場合、もしくは、加熱中の部品およびプリント板の反り具合により、溶融した半田が潰されないときは、図2(a)に示すように、半田20はランド10の領域のみに付着する。
一方、半田量が多い場合、もしくは、加熱中の部品およびプリント板の反り具合により、溶融した半田が潰されたときは、図2(b)(c)に示すように、溶融半田20は、対角位置に配置されたパターン40に接触すると同時に、該パターン40に沿って濡れ拡がり、パターンの外形に沿って固まる。このように、本実施の形態では、半田の流れ方向を端子間隙の広い対角方向に制御することができ、端子間のブリッジ(電気的接触)の発生を抑制することが可能となる。
なお、パターン40はプリント板の反りの方向に合わせて対角方向に配置することが好ましい。図3はその反り形状に合わせてパターンを配置するようにした一例であり、プリント板1の反りが凹状となり、図3(a)のように中央部が低く、端部ほど高くなる場合、図3(b)のように中央に対し同心円状となる等高線に沿った方向にパターンを形成する。図3(b)では、ランドに対し、パターンを等高線に沿った対角上に二個配置している例を示している。
また、パターンの数および位置を反りに対応させて選定することで、半田の流れを効率的に制御することも可能となる。
図4(a)に示すように、反り具合が図3(a)と同様の場合に、図4(b)に示すように、半田の潰れる程度が大きい等高線上(R1)では、図1に示したパターンと同様に、パターンを等高線方向と直交する方向にも対角上に設け、半田の潰れる程度が最も少ない中央部分(R2)では、パターンを設けず、反り量が中程度で、半田の潰れる程度も中程度の対角線上(R3)では、図3と同様に、ランドに対し、パターンを等高線に沿った対角上に二個配置する例を示している。
一方、図3や図4とは逆に、図5(a)に示すように、プリント板1の反りが凸状となり、プリント板1の反りが中央部で高くなり、プリント板とBGA/LGAの間隔が狭くなり、中央部の半田が最もつぶされる傾向にある場合は、図5(b)に示すように、中央部のパターン数を増やして例えば4個とし、同心円状の等高線の外部に行くにしたがって、そのパターンの数を減らすようにしても良い。この場合も、パターンが設けられる場合は、少なくとも等高線に沿った対角上に2個設けられる。中央部では、ランドに対し、等高線と直交する対角上に2個のパターンがさらに設けられる。
以上の実施の形態において、さらに、半田の広がりを導き易くするため、図6に示すように、対角位置に配置されたパターン40と中央のランド1を細いパターン40aで接続しても良い。
また、パターンの形状は、上述した実施の形態に代わり、図7に示すように、パターン40の内周がランド10を取り囲むように、ランド10と同心円状をなし、外周が四角形状のものを用いるようにしても良い。
以上の構成によれば、図2(b)に示されるように、電子部品搭載後、加熱中に溶融した半田は、中央のランドおよびパターンを形成した領域だけに付着し、図13(a)及び図(b)に示したような円領域的な広がり方をしないため、ブリッジ不良を防ぐことができる。このため、従来よりも半田高さを確保することができ、ブリッジ不良およびオープン不良を防止することができる。
図8は、本実施の形態の応用例を示す図であり、ランド10周辺のパターン40からパッケージ外部の端子60への引き出し線50をプリント板に導通パターンとして設け、パッケージ外部で半田の広がり状況の検出を可能としたものである。
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
以上の実施の形態に関し、更に以下の付記を開示する。
(付記1) 多数の格子状底面電極付きの電子部品を搭載するプリント板であって、
前記電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されているプリント板。
(付記2) 前記パターンは、隣接した前記ランドの対角方向に配置されていることを特徴とする付記1に記載のプリント板。
(付記3) 前記パターンは、隣接した前記ランドから所定の間隔だけ離れて配置されることを特徴とする付記1または付記2に記載のプリント板。
(付記4) 前記パターンと隣接した前記ランドとの間には、前記ランドの幅よりも狭い接続パターンが形成されることを特徴とする付記1または付記2に記載のプリント板。
(付記5) 前記パターンは、前記電子部品およびプリント板の反り形状に合わせた位置に選択的に配置されることを特徴とする付記1乃至付記4のいずれかに記載のプリント板。
(付記6) 前記パターンは、前記プリント板上の全てのランドの周辺に形成されることを特徴とした付記1乃至付記5のいずれかに記載のプリント板。
(付記7) プリント板に多数の格子状底面電極付きの電子部品を搭載したプリント板実装構造であって、
前記電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されているプリント板実装構造。
(付記8) 前記パターンは、隣接した前記ランドの対角方向に配置されていることを特徴とする付記1に記載のプリント板実装構造。
(付記9) 前記パターンは、隣接した前記ランドから所定の間隔だけ離れて配置されることを特徴とする付記7または付記8に記載のプリント板実装構造。
(付記10) 前記パターンと隣接した前記ランドとの間には、前記ランドの幅よりも狭い接続パターンが形成されることを特徴とする付記7または付記8に記載のプリント板実装構造。
(付記11) 前記パターンは、前記電子部品およびプリント板の反り形状に合わせた位置に選択的に配置されることを特徴とする付記7乃至付記10のいずれかに記載のプリント板実装構造。
(付記12) 前記パターンは、前記プリント板上の全てのランドの周辺に形成されることを特徴とした付記7乃至付記11のいずれかに記載のプリント板実装構造。
(付記13) プリント板に多数の格子状底面電極付きの電子部品を搭載するプリント板実装方法であって、
前記電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンを形成しておき、
前記プリント板上のランドに半田を溶着させて電子部品を搭載する際、該ランドに溶着された余剰半田が前記パターンに導かれて付着されるようにしたことを特徴とするプリント板実装方法。
1 プリント板、10 ランド、20 半田、30 BGA/LGA、40 パターン、50 引き出し線、60 端子。

Claims (8)

  1. 多数の格子状底面電極付きの電子部品を搭載するプリント板であって、
    前記電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されており、
    前記パターンは、少なくとも2個あり、前記ランドを中心として180度対向し、且つ前記プリント板の反りの等高線に沿った位置に配置されているプリント板。
  2. 前記パターンは、前記ランドから所定の間隔だけ離れて配置されることを特徴とする請求項1記載のプリント板。
  3. 前記パターンと前記ランドとの間には、前記ランドの幅よりも狭い接続パターンがさらに形成されることを特徴とする請求項1または請求項2に記載のプリント板。
  4. 前記パターンは、前記電子部品およびプリント板の反りの等高線に合わせた位置に選択的に配置されることを特徴とする請求項1乃至請求項3のいずれかに記載のプリント板。
  5. 前記パターンは、前記プリント板上の全てのランドの周辺に形成されることを特徴とする請求項1乃至請求項4のいずれかに記載のプリント板。
  6. プリント板に多数の格子状底面電極付きの電子部品を搭載したプリント板実装構造であって、
    前記電子部品の電極に対向するプリント板上のランドの周辺に、余剰半田を付着させるパターンが形成されており、
    前記パターンは、少なくとも2個あり、前記ランドを中心として180度対向し、且つ前記プリント板の反りの等高線に沿った位置に配置されているプリント板実装構造。
  7. 前記パターンは、前記ランドから所定の間隔だけ離れて配置されることを特徴とする請求項6記載のプリント板実装構造。
  8. プリント板に多数の格子状底面電極付きの電子部品を搭載するプリント板実装方法であって、
    余剰半田を付着させる少なくとも2個のパターンを、前記電子部品の電極に対向するプリント板上のランドの周辺であり、前記ランドを中心として180度対向し、且つ前記プリント板の反りの等高線に沿った位置に形成しておき、
    前記プリント板上のランドに半田を溶着させて前記電子部品を搭載する際、該ランドに溶着された余剰半田が前記パターンに導かれて付着されるようにしたことを特徴とするプリント板実装方法。
JP2009011233A 2009-01-21 2009-01-21 プリント板、プリント板実装構造、およびプリント板実装方法 Expired - Fee Related JP5649788B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009011233A JP5649788B2 (ja) 2009-01-21 2009-01-21 プリント板、プリント板実装構造、およびプリント板実装方法
KR1020100004807A KR101114647B1 (ko) 2009-01-21 2010-01-19 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법
US12/690,147 US8525042B2 (en) 2009-01-21 2010-01-20 Printed circuit board and printed circuit board unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011233A JP5649788B2 (ja) 2009-01-21 2009-01-21 プリント板、プリント板実装構造、およびプリント板実装方法

Publications (2)

Publication Number Publication Date
JP2010171140A JP2010171140A (ja) 2010-08-05
JP5649788B2 true JP5649788B2 (ja) 2015-01-07

Family

ID=42336036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011233A Expired - Fee Related JP5649788B2 (ja) 2009-01-21 2009-01-21 プリント板、プリント板実装構造、およびプリント板実装方法

Country Status (3)

Country Link
US (1) US8525042B2 (ja)
JP (1) JP5649788B2 (ja)
KR (1) KR101114647B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP6396633B2 (ja) * 2012-02-15 2018-09-26 サターン ライセンシング エルエルシーSaturn Licensing LLC 回路基板
JP5980634B2 (ja) 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
JP2015053390A (ja) * 2013-09-06 2015-03-19 株式会社デンソー プリント配線板および半導体装置
TWI505380B (zh) * 2013-12-31 2015-10-21 Tai Saw Technology Co Ltd 導電封裝結構及其製造方法
KR102408126B1 (ko) * 2015-05-29 2022-06-13 삼성전자주식회사 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치
US20170280569A1 (en) * 2016-03-28 2017-09-28 Alcatel-Lucent Canada, Inc. Extended pads to ease rework for btc and bga type technology
JP6866778B2 (ja) * 2017-06-12 2021-04-28 富士通株式会社 パッケージ基板及びパッケージ基板の製造方法
CN109270718A (zh) * 2018-11-12 2019-01-25 成都中电熊猫显示科技有限公司 液晶显示单元及其对位方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426570U (ja) * 1990-06-28 1992-03-03
JPH04243187A (ja) 1991-01-16 1992-08-31 Mitsubishi Electric Corp プリント基板
JPH05327293A (ja) 1992-05-26 1993-12-10 Matsushita Electric Ind Co Ltd チップの実装精度確認用ランド
JPH06252152A (ja) 1993-02-22 1994-09-09 Ibiden Co Ltd セラミックス配線板のはんだバンプ形成方法
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08288658A (ja) * 1995-04-18 1996-11-01 Mitsubishi Electric Corp Bgaパッケージ搭載用印刷配線基板
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
JPH10294554A (ja) 1997-04-16 1998-11-04 Japan Aviation Electron Ind Ltd 表面実装用配線基板
JP2001036222A (ja) * 1999-07-21 2001-02-09 Fuji Photo Film Co Ltd プリント回路基板
JP2001237344A (ja) 2000-02-23 2001-08-31 Kyocera Corp 配線基板
JP2003008184A (ja) * 2001-06-20 2003-01-10 Toshiba It & Control Systems Corp プリント基板
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
JP2004186250A (ja) 2002-11-29 2004-07-02 Optrex Corp プリント配線板
JP2004228353A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
JP2006229177A (ja) * 2005-01-20 2006-08-31 Tohoku Ricoh Co Ltd プリント配線基板
JP2007317842A (ja) * 2006-05-25 2007-12-06 Elpida Memory Inc プリント配線基板及びこれを用いた半導体パッケージ
JP5146280B2 (ja) * 2008-11-21 2013-02-20 株式会社デンソーウェーブ 基板
JP5168156B2 (ja) * 2009-01-08 2013-03-21 株式会社デンソーウェーブ Bga搭載用基板

Also Published As

Publication number Publication date
KR101114647B1 (ko) 2012-03-05
US8525042B2 (en) 2013-09-03
US20100181102A1 (en) 2010-07-22
JP2010171140A (ja) 2010-08-05
KR20100085859A (ko) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
JP5138277B2 (ja) 配線基板およびその製造方法
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP2012156257A (ja) 回路基板及び電子装置
JP5409427B2 (ja) プリント回路板及び半導体装置
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JP2004200265A (ja) プリント配線板
JP2014045190A (ja) 印刷回路基板の製造方法
KR102107034B1 (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP2008016630A (ja) プリント配線板およびその製造方法
CN102595770B (zh) 电子装置、插入件以及制造电子装置的方法
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP4665827B2 (ja) 半導体装置及びその実装構造
JP4545615B2 (ja) 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器
JP6473002B2 (ja) バンプ付きプリント配線板
JP2013211497A (ja) 部品接合構造
US9345133B2 (en) Printed circuit board and method of mounting components on the printed circuit board
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2009188026A (ja) 電子部品
JP2008140868A (ja) 多層配線基板および半導体装置
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
JP2006344790A (ja) 実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141112

R150 Certificate of patent or registration of utility model

Ref document number: 5649788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees