KR101114647B1

KR101114647B1 - 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법

Info

Publication number: KR101114647B1
Application number: KR1020100004807A
Authority: KR
Inventors: 미츠노리 아베; 다카시 후쿠다
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2009-01-21
Filing date: 2010-01-19
Publication date: 2012-03-05
Also published as: US20100181102A1; JP2010171140A; JP5649788B2; KR20100085859A; US8525042B2

Abstract

본 발명은 여분의 땜납을 랜드 주변에 배치된 패턴으로 밀어냄으로써 브릿지 불량의 발생을 억제하고, 휨의 허용량을 증대할 수 있는 실장 기술을 제공하는 것을 목적으로 한다.
다수의 격자형 바닥면 전극이 있는 전자 부품이 탑재되는 프린트판에 있어서, 상기 전자 부품의 전극과 마주보는 프린트판 위의 랜드 주변에, 잉여 땜납을 부착시키는 패턴을 형성한다.

Description

프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법{PRINTED CIRCUIT BOARD, PRINTED CIRCUIT BOARD MOUNTING STRUCTURE, AND PRINTED CIRCUIT BOARD MOUNTING METHOD}

본 발명은, 프린트판에 BGA(Ball Grid Array)나 LGA(Land Grid Array) 등의 다수의 격자형 바닥면 전극이 있는 전자 부품의 실장 기술에 관한 것이다.

최근의 전자 기기에서는, 장치의 소형화와 박형화가 진행되고 있고, 프린트판에 탑재되는 전자 부품도 고밀도화, 박형화되고 있다. 전자 부품(특히 격자형 바닥면 전극 부품: BGA나 LGA 외)의 피치는 0.5 ㎜ 피치, 핀 수는 100핀 이상, 부품 외형은 1변이 10 ㎜를 초과하는 부품이 있고, PKG(패키지) 두께는 1.0 ㎜ 정도의 것이 사용된다. 또한, 전자 부품이 탑재되는 프린트판의 두께도 박형화되어, 0.5 ㎜ 정도의 기판이 사용된다. 이들 부품을 실장하기 위해, 도 9에 도시하는 바와 같이, 기판측에 공급하는 땜납량의 조정과 부품/기판의 휨량(100 ㎛ 이하)을 제어함으로써 초기 단계에서의 접속 품질을 확보한다.

기판측에 공급하는 땜납량의 조정에 있어서, 종래의 프린트판(프린트 기판)에서는, 도 10, 도 11에 도시하는 바와 같이, 프린트판(1) 위에 랜드(10)를 형성한다. 그리고, 이 랜드 위에 도 11에 도시하는 바와 같이, 제어된 적절한 양의 땜납(20)을 부착시킨 후, 탑재 전자 부품(BGA/LGA)(30)을 탑재하고, 가열하여 땜납을 용융하고 냉각하여 프린트판(1)의 랜드와 탑재 부품의 단자를 전기 접속한다.

그러나, 전자 부품의 집적화가 진행됨에 따라, 탑재 전자 부품의 핀 수 증대(500핀 이상), 부품 외형의 확대(1변이 20 ㎜ 정도)가 진행되어, 부품 및 프린트판(1)의 휨량은 증가하는 경향이다. 또한, 단자 피치의 미세화(0.4 ㎜ 피치 이하)도 진행되고, 초기 단계에서의 접속성을 유지하기 위한 휨량의 제어도 엄격해지고 있다. 프린트판(기판)/부품에 휨이 발생한 경우, 부품과 기판의 간극이 넓은 지점에서는, 예컨대 도 12의 (a)의 도면부호 A, 도 12의 (b)의 도면부호 B에 도시하는 바와 같이, 공급한 땜납과 부품 전극이 접촉되지 않아, 소위 오픈 불량이 발생한다. 또한, 도 12의 (a)는 프린트판이 볼록형으로 휜 경우, 즉 프린트판이 위쪽에 볼록형으로 휜 경우를 도시하고, 도 12의 (b)는 프린트판이 위쪽으로 오목형으로 휜 경우를 나타낸다.

그런데, 땜납 공급량을 많게 하고, 땜납 용융 시의 땜납 높이로 함으로써, 오픈 불량을 저감할 수 있지만, 휨에 의해 프린트판과 부품의 간극이 좁은 지점에서는, 도 12의 (a)의 도면부호 B, 도 12의 (b)의 도면부호 A나 도 13의 (a)와 (b)에 도시하는 바와 같이, 땜납이 찌부러져, 인접 단자 사이에서 소위 브릿지 불량이 발생한다.

한편, 브릿지 불량을 방지하기 위해, 프린트판에의 땜납 공급량을 적게 하면, 간극이 넓은 지점에서는 부품 전극과 땜납이 접촉되지 않아, 도 12의 (a)의 도면부호 A, 도 12의 (b)의 도면부호 B에 도시한 바와 같은 오픈 불량이 발생되어 버린다. 이들 불량은 부품/프린트판의 휨 형상에 따라 발생하는 지점이 상이하므로, 땜납량의 조정으로 접속 품질을 확보하기가 어렵다.

이 때문에, 종래, 좁은 피치로 다수의 패드를 배열한 프린트판에서도, 패드 사이에 땜납 브릿지를 발생시키지 않고 전자 부품을 납땜할 수 있는 기술이 알려져 있다(예컨대 하기 특허문헌 1 참조).

일본 특허 공개 평10-294553호 공보

그러나, 전술한 기술은 인접하는 패드 사이에, 패드의 배열 방향과 직교하는 방향으로 연장되는 홈을 적어도 2개 평행하게 배치한 것으로서, 기판에 홈을 형성하기 위해, 기판 제작에 패턴 작성 이외의 공정이 필요하며, 기판 작성에 비용이 든다고 하는 문제점이 있다.

본 발명은 전술한 문제점을 해결하기 위해 이루어진 것으로, 여분의 땜납을 랜드 주변에 배치된 패턴으로 밀어냄으로써 브릿지 불량의 발생을 억제하고, 휨의 허용량을 증대할 수 있는 기술을 제공하는 것을 목적으로 한다.

전술한 과제를 해결하기 위해, 본 발명의 일 양태는 다수의 격자형 바닥면 전극이 있는 전자 부품이 탑재되는 프린트판으로서, 전자 부품의 전극과 마주보는 프린트판 위의 랜드 주변에, 잉여 땜납을 부착시키는 패턴이 형성된다.

또한, 본 발명의 일 양태는, 프린트판에 다수의 격자형 바닥면 전극이 있는 전자 부품을 탑재한 프린트판 실장 구조로서, 전자 부품의 전극과 마주보는 프린트판 위의 랜드 주변에, 잉여 땜납을 부착시키는 패턴이 형성된다.

또한, 본 발명의 일 양태는, 프린트판에 전자 부품을 탑재하는 프린트판 실장 방법으로서, 전자 부품의 전극과 마주보는 프린트판 위의 랜드 주변에, 잉여 땜납을 부착시키는 패턴을 형성해 두고, 상기 프린트판 위의 랜드에 땜납을 용착시켜 전자 부품을 탑재할 때, 이 랜드에 용착된 잉여 땜납이 상기 패턴에 유도되어 부착되게 한다.

개시한 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법에 의하면, 부품의 대형화에 의한 휨의 증가에 대하여, 여분의 땜납을 랜드 주변에 배치된 패턴으로 밀어냄으로써 땜납량이 많아져도 브릿지 불량을 억제할 수 있고, 따라서 땜납 높이를 높게 하는 것이 가능해져, 부품과 기판의 간극이 넓은 지점에서도 오픈 불량의 발생을 억제할 수 있으며, 휨의 허용량을 확대하는 것이 가능하다. 따라서, 휨 형상에 상관없이, 안정된 초기 접속 품질을 확보할 수 있다.

도 1은 실시형태의 프린트판에 형성된 랜드와 패턴을 도시하는 도면이다.
도 2는 실시형태의 작용을 도시한 도면이다.
도 3은 휨 형상에 맞춘 패턴의 제1 배열예를 도시한 도면이다.
도 4는 휨 형상에 맞춘 패턴의 제2 배열예를 도시한 도면이다.
도 5는 휨 형상에 맞춘 패턴의 제3 배열예를 도시한 도면이다.
도 6은 패턴의 다른 일례를 도시한 도면으로서, 랜드와 패턴을 접속한 상태를 도시하는 도면이다.
도 7은 패턴의 다른 일례를 도시한 도면으로서, 패턴을 랜드 주위에 형성한 상태를 도시하는 도면이다.
도 8은 실시형태의 응용예를 도시하는 도면이다.
도 9는 땜납 공급량과 전자 부품/프린트판 간극과의 관계를 도시하는 도면이다.
도 10은 종래의 프린트판에 형성되는 랜드를 도시하는 도면이다.
도 11은 프린트판에 전자 부품을 탑재하고 정상적으로 납땜된 상태를 도시하는 도면이다
도 12는 프린트판이 휜 상태를 나타내고, 오픈 불량과 브릿지 불량을 도시하는 도면이다.
도 13은 프린트판의 휨에 의해 땜납이 찌부러져 브릿지 불량이 발생한 상태를 도시하는 도면이다.

이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.

본 실시형태에서는, 프린트판에 SMT(Surface Mount Technology)로써 실장되는 전자 부품인 바닥면 전극 부품(BGA/LGA 등)의 휨에 대한 초기 접속 품질을 향상시키는 실장 구조에 대해서 설명한다.

본 실시형태에서는, 바닥면 전극 부품의 탑재 후, 가열중에 용융된 땜납이 인접 단자에 부착되지 않는 프린트판, 그 실장 구조 및 실장 방법을 제공한다. 바닥면 전극 부품(BGA/LGA 등)에는, 부품 이면에 격자형으로 단자가 배열되어 있어, 땜납량이 많아지면 도 13에 도시하는 바와 같이 주변 단자와 땜납이 접촉되어 브릿지 불량이 발생한다.

본 실시형태에서는, 도 1에 도시하는 바와 같이, 바닥면 전극 부품(BGA/LGA 등)이 탑재되는 프린트판(1)에 형성되는 랜드(10)의 대각 방향으로 일정한 간극(0.05 ㎜～0.2 ㎜ 정도)을 두고 패턴(40)을 형성한다. 배치하는 패턴(40)은 부품 및 프린트판(1)의 휨 형상에 맞춰, 후술하는 바와 같이 1개 내지 복수의 패턴을 형성한다. 도 1에서는 대략 원형을 이루는 하나의 랜드(10)를 중심으로, 대략 이등변 삼각형을 이루는 패턴(40)이 대각 상에 4개 형성되어 있다. 그리고, 4개의 패턴 최외측 가장자리를 연결하는 형상이 대략 정사각형으로 되어 있다. 또한 이 정사각형을 이루는 각 변은 인접하는 랜드(10)에 대하여 패턴(40)에 의해 형성되는 정사각형의 각 변과 각각 평행이 되도록 형성되어 있다.

패턴(40)의 형성은 동박의 에칭 또는 레지스트에 의한 형성 중 어느 것이어도 좋다. 땜납량이 적절한 경우, 또는 가열중인 부품 및 프린트판의 휨 상태에 의해, 용융한 땜납이 찌부러지지 않을 때는, 도 2의 (a)에 도시하는 바와 같이, 땜납(20)은 랜드(10) 영역에만 부착된다.

한편, 땜납량이 많은 경우, 또는 가열중인 부품 및 프린트판의 휨 상태에 의해, 용융된 땜납이 찌부러졌을 때는, 도 2의 (b)와 (c)에 도시하는 바와 같이, 용융 땜납(20)은 대각 위치에 배치된 패턴(40)에 접촉하고, 이 패턴(40)을 따라 습윤 확대되어, 패턴의 외형을 따라 굳어진다. 이와 같이, 본 실시형태에서는 땜납의 흐름 방향을 단자 간극의 넓은 대각 방향으로 제어할 수 있고, 단자 사이의 브릿지(전기적 접촉)의 발생을 억제하는 것이 가능하다.

또한, 패턴(40)은 프린트판의 휨 방향에 맞춰 대각 방향으로 배치하는 것이 바람직하다. 도 3은 그 휨 형상에 맞춰 패턴을 배치한 일례이고, 프린트판(1)의 휨이 오목형으로 되어, 도 3의 (a)와 같이 중앙부가 낮고, 단부일수록 높아지는 경우, 도 3의 (b)와 같이 중앙에 대하여 동심 원형이 되는 등고선을 따른 방향으로 패턴을 형성한다. 도 3(b)에서는, 랜드에 대하여, 패턴을 등고선을 따른 대각 상에 2개 배치하는 예를 도시하고 있다.

또한, 패턴의 수 및 위치를 휨에 대응시켜 선정함으로써, 땜납의 흐름을 효율적으로 제어하는 것도 가능하다.

도 4의 (a)에 도시하는 바와 같이, 휨 상태가 도 3의 (a)와 같은 경우에, 도 4의 (b)에 도시하는 바와 같이, 땜납이 찌부러지는 정도가 큰 등고선 상(上)(R1)에는, 도 1에 도시한 패턴과 마찬가지로, 패턴을 등고선 방향과 직교하는 방향으로도 대각 상에 형성하고, 땜납이 찌부러지는 정도가 가장 적은 중앙 부분(R2)에는 패턴을 형성하지 않고, 휨량이 중간 정도이고 땜납이 찌부러지는 정도도 중간 정도인 대각선 상(R3)에는, 도 3과 마찬가지로, 랜드에 대하여, 패턴을 등고선을 따른 대각 상에 2개 배치하는 예를 도시하고 있다.

한편, 도 3이나 도 4와는 반대로, 도 5의 (a)에 도시하는 바와 같이, 프린트판(1)의 휨이 볼록형이 되고, 프린트판(1)의 휨이 중앙부에서 높아지며, 프린트판과 BGA/LGA의 간격이 좁아지고, 중앙부의 땜납이 가장 찌부러지는 경향이 있는 경우에는, 도 5의 (b)에 도시하는 바와 같이, 중앙부의 패턴수를 늘려 예컨대 4개로 하고, 동심원형의 등고선의 외부일수록, 그 패턴 수를 줄이도록 할 수도 있다. 이 경우도 마찬가지로, 패턴이 형성된다면, 적어도 등고선을 따른 대각 상에 2개 형성된다. 중앙부에서는, 랜드에 대하여, 등고선과 직교하는 대각 상에 2개의 패턴이 형성된다.

이상의 실시형태에서, 또한 땜납의 확대를 쉽게 유도하기 위해, 도 6에 도시하는 바와 같이, 대각 위치에 배치된 패턴(40)과 중앙의 랜드(10)를 폭이 좁은 패턴(40a)으로 접속하여도 좋다.

또한, 패턴의 형상은, 전술한 실시형태 대신에, 도 7에 도시하는 바와 같이, 패턴(40)의 내주가 랜드(10)를 둘러싸듯이, 랜드(10)와 동심원형을 이루고, 외주가 사각 형상인 것을 이용할 수도 있다.

이상의 구성에 의하면, 도 2의 (b)에 도시하는 바와 같이, 전자 부품 탑재 후, 가열중에 용융된 땜납은 중앙의 랜드 및 패턴을 형성한 영역에만 부착되고, 도 13의 (a) 및 도 13의 (b)에 도시한 바와 같이 원형으로 확대되지 않기 때문에, 브릿지 불량을 막을 수 있다. 이 때문에, 종래보다 땜납 높이를 확보할 수 있고, 브릿지 불량 및 오픈 불량을 방지할 수 있다.

도 8은 본 실시형태의 응용예를 도시하는 도면으로, 랜드(10) 주변의 패턴(40)으로부터 패키지 외부의 단자(60)에 대한 인출선(50)을 프린트판에 도통 패턴으로서 설치하여, 패키지 외부에서 땜납의 확대 상황을 검출할 수 있게 한 것이다.

본 발명은 그 정신 또는 주요한 특징으로부터 일탈하지 않고, 다른 여러 가지 형태로 실시할 수 있다. 따라서, 전술한 실시형태는 모든 점에서 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안 된다. 본 발명의 범위는 특허청구범위에 나타내는 것으로서, 명세서 본문에는 전혀 구속되지 않는다. 또한, 특허청구범위의 균등 범위에 속하는 모든 변형, 여러 가지 개량, 대체 및 개질은 모두 본 발명의 범위 내의 것이다.

1: 프린트판
10: 랜드
20: 땜납
30: BGA/LGA
40: 패턴
50: 인출선
60: 단자

Claims

바닥면에 복수의 전극이 형성되어 있는 전자 부품을 탑재하는 프린트판에 있어서,
상기 프린트판 상에는 상기 전극에 대향하는 위치에 랜드가 형성되고,
상기 랜드 주변에, 잉여 땜납을 부착시키는 패턴이 형성되고,
상기 패턴과 상기 패턴에 인접한 상기 랜드 사이에는, 상기 랜드의 폭보다 좁은 접속 패턴이 형성되어 있는 것을 특징으로 하는 프린트판.
제1항에 있어서, 상기 패턴은 인접한 상기 랜드의 대각 방향으로 배치되는 것을 특징으로 하는 프린트판.
제1항 또는 제2항에 있어서, 상기 패턴은, 상기 전자 부품 및 프린트판의 휨 형상에 맞춘 위치에 선택적으로 배치되는 것을 특징으로 하는 프린트판.
제1항 또는 제2항에 있어서, 상기 패턴은, 상기 프린트판 위의 모든 랜드 주변에 형성되는 것을 특징으로 하는 프린트판.
프린트판에 바닥면에 복수의 전극이 형성되어 있는 전자 부품을 탑재한 프린트판 실장 구조에 있어서,
상기 프린트판 상에는 상기 전극에 대향하는 위치에 랜드가 형성되고,
상기 랜드 주변에, 잉여 땜납을 부착시키는 패턴이 형성되고,
상기 패턴과 상기 패턴에 인접한 상기 랜드 사이에는, 상기 랜드의 폭보다 좁은 접속 패턴이 형성되어 있는 것을 특징으로 하는 프린트판 실장 구조.
제5항에 있어서, 상기 패턴은 인접한 상기 랜드의 대각 방향으로 배치되는 것을 특징으로 하는 프린트판 실장 구조.
바닥면에 복수의 전극이 형성되어 있는 전자 부품을 프린트판에 탑재하는 프린트판 실장 방법에 있어서,
상기 프린트판 상에, 상기 전극에 대향하는 위치에 위치하는 랜드와, 상기 랜드 주변에 위치하는 패턴과, 상기 랜드와 상기 패턴 사이에 위치하며 상기 랜드의 폭보다 좁은 접속 패턴을 형성해 두고,
상기 랜드에 땜납을 용착시켜 상기 전자 부품을 탑재할 때, 이 랜드에 용착된 땜납 중에서 잉여 땜납이 상기 패턴에 유도되어 부착되게 하는 것을 특징으로 하는 프린트판 실장 방법.
삭제
삭제
삭제