JP7522973B2 - チップ部品の実装構造 - Google Patents

チップ部品の実装構造 Download PDF

Info

Publication number
JP7522973B2
JP7522973B2 JP2022524354A JP2022524354A JP7522973B2 JP 7522973 B2 JP7522973 B2 JP 7522973B2 JP 2022524354 A JP2022524354 A JP 2022524354A JP 2022524354 A JP2022524354 A JP 2022524354A JP 7522973 B2 JP7522973 B2 JP 7522973B2
Authority
JP
Japan
Prior art keywords
mounting structure
chip component
land
lands
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022524354A
Other languages
English (en)
Other versions
JPWO2021235196A1 (ja
Inventor
幸男 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2021235196A1 publication Critical patent/JPWO2021235196A1/ja
Application granted granted Critical
Publication of JP7522973B2 publication Critical patent/JP7522973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本開示は、チップ部品の実装構造に関する。
従来から、プリント配線板上に電子部品の実装を行う方法として、フローはんだ工法とリフローはんだ工法がよく知られている。
特許文献1は、フローはんだ工法を開示する。このフローはんだ工法に用いられるプリント配線板は、各種回路素子が表面実裝される基板電極とリード部品のリード端子が挿入される開孔とが形成されている基板と、基板の開孔に対応する位置に開孔が形成されている剥離可能なシート部材と、により構成される。そして、基板上に形成される基板電極以外の所定の位置に粘着性を有する接着層を形成するとともに、接着層が形成されている面を上記シート部材で覆って構成したものである。
特許文献2は、リフローはんだ工法を開示する。このリフローはんだ工法の実装構造は、プリント配線基板上の2つのランドにチップ部品の両端の端子電極をはんだ付けしてなるチップ部品の実装構造である。この実装構造において、プリント配線基板上に形成される2つのランドが、円形の対向する側の一部が切除された形状で、切除されてできる2つの辺がほぼ平行に対向する導体膜であるものである。
特開平8-116153号公報 特開2007-194462号公報
本開示は、プリント配線板上に安定したボンド印刷を行い小型のチップ部品の実装配置が可能となるチップ部品の実装構造を提供する。
本開示におけるチップ部品の実装構造は、フローはんだ工程でプリント配線板上の2つのランドにチップ部品の両端子電極をはんだ付けされるチップ部品の実装構造である。チップ部品は0.6mm×0.3mmの小型SMD部品であり、2つのランドの間の寸法が、0.23mm以上0.25mm以下であり、前記ランドは、少なくとも2つの凸部を有
し、前記プリント配線板上には、前記少なくとも2つの凸部にのみ接続されたベタパターンが設けられており、前記ベタパターンは前記少なくとも2つの凸部のそれぞれの凸部の形状に沿って接続されている。
本開示におけるチップ部品の実装構造は、従来不可能であった、チップ部品である小型SMD(Surface Mounted Device)部品(例えば、0.6mm×0.3mm(0603サイズ))が実装されるプリント配線板の上に安定したボンド印刷を行うことができる。これにより、小型SMD部品の実装配置が可能となる。そして、2つのランドの間の寸法を規定することで、ボンド印刷不良の解消、フローはんだ作業時の小型SMD部品の脱落を解消することができる。
図1は、実施の形態におけるチップ部品の実装構造を示す平面図である。 図2は、実施の形態における他のチップ部品の実装構造を示す平面図である。
(本開示の基礎となった知見等)
発明者らが本開示に想到するに至った当時、フローはんだ工法は、生産性が非常に高いものであった。
昨今のSMD部品(表面実装部品)の小型化に伴い、プリント配線板上に実装するSMD部品のサイズも小型化が進んでいた。一例として、1.0mm×0.5mm(1005サイズ)から0.6mm×0.3mm(0603サイズ)とSMD部品表面積も約1/2サイズとなっている。
フローはんだ工法においては、フローはんだを行うことができるSMD部品のサイズの限界は、1.0mm×0.5mmとされ、フローはんだ工法では、実装できない小型SMD部品も増えている。
SMD部品のサイズが0.6mm×0.3mmの小型SMD部品を、フローはんだ工法で実装する際の大きな課題は、プリント配線板上に安定したボンド印刷を行うことが非常に困難なことである。これは、部品サイズが小さい為、SMD部品の下部へのボンド印刷が行えるランドサイズ、ランド間距離が確保できないからである。
仮に、ボンド印刷が行えてもボンド量(接着力)が確保できず、フローはんだ作業時に、対象となる小型SMD部品がフロー槽内のはんだ噴流によって外れる場合がある。また、ボンド印刷の位置がずれることにより、フロー槽内ではんだ付けを行っても、赤目、はんだブリッジといったはんだ付け不良が発生する場合がある。発明者らは、このように小型SMD部品をフローはんだ工法で実装する際、基板品質の確保が難しいと言う課題を発見し、その課題を解決するために、本開示の主題を構成するに至った。
そこで本開示は、プリント配線板上に安定したボンド印刷を行い小型のチップ部品の実装配置が可能となるチップ部品の実装構造を提供する。
以下、図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明、または、実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が必要以上に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより請求の範囲に記載の主題を限定することを意図していない。
(実施の形態)
以下、図1および図2を用いて、実施の形態を説明する。
[1-1.構成]
図1は、実施の形態におけるチップ部品の実装構造を示す平面図である。図1では、サイズが0.6mm×0.3mmのチップ部品である小型SMD部品2の実装構造を示している。図1に記載の実装構造は、ランド形状に沿った形で小型SMD部品2を実装する構造とした例であり、はんだレジストは一部ランド形状に沿った形でNSMD(Non Solder Mask Defined)構造とした例を示している。
プリント配線板1上には、小型SMD部品2が実装される2つのランド3が形成されている。2つのランド3の内側間の寸法t1は0.23mm以上0.25mm以下に設定している。なお、ランド3の小型SMD部品2が実装される部分の寸法t2は、0.2mmに設定し、幅寸法t3は、0.3mmに設定している。そして、2つのランド3のそれぞれの長手寸法t4は、0.65mm以上1.2mm以下に設定している。なお、ここでいう幅寸法t3の方向は、小型SMD部品2の短手方向と一致する。また、長手寸法t4の方向は、小型SMD部品2の長手方向と一致する。
なお、寸法t1は0.23mm以上0.25mm以下に設定しているが、寸法t1が0.23mmより小さければ、ボンド印刷でのズレ等により、ランド3上にボンドが塗布されるなどの印刷ミスが発生する問題がある。さらに、寸法t1が0.23mmより小さければ、はんだ付けをする際に小型SMD部品2の両端の端子電極間にはんだブリッジが発生するといった問題がある。また、寸法t1が0.25mmより大きければ、部品実装した際のズレで小型SMD部品2の端子電極とランド3がはんだ付けされないという、はんだ接合ミスが出る可能性が高くなるといった問題がある。寸法t1を0.23mm以上0.25mm以下に設定することにより、上記の問題を解消することができる。
また、2つのランド3のそれぞれの長手寸法t4は、0.65mm以上1.2mm以下に設定しているが、サイズが0.6mm×0.3mmの小型SMD部品2の場合、はんだ付けを行うランド3が非常に小さいため、長手寸法t4が0.65mmより小さければ、フローはんだ作業を行う際、基板とはんだとの間に、水分ガスが発生してはんだ付けの阻害をする虞があるといった問題がある。長手寸法t4を0.65mm以上1.2mm以下に設定することにより、上記の問題を解消することができる。また、長手寸法t4を1.2mm以下に設定することにより、小型SMD部品2をプリント配線板1上に高密度に実装することができる。
また、それぞれのランド3の他の3方向には、GNDパタ-ンや、電源パタ-ン回路等に接続されている回路パターン4を引き込む為の凸部4aが設けられている。凸部4aは、銅箔を含む。つまり、ランド3は、凸部4aを有する。そしてランド3に接続される回路パターン4は、凸部4aの形状に沿って凸部4aを介して接続される。なお、本実施の形態では、凸部4aは3つ設けられているが、少なくとも1つ設けていればよい。言い換えると、ランド3の回路パターン4が接続される箇所(回路パターン4の引き込み部)には、凸部4aが設けられていればよい。
ランド3および回路パターン4の周囲には、はんだレジスト5が形成されている。はんだレジスト5は、絶縁印刷(レジストインク)部で、パタ-ンを引き込んだ際、ランド3のはんだ付け箇所が異常に大きくならないようにしている。
2つのランド3の内側間にボンド印刷を行い、その上に小型SMD部品2を載置することで、小型SMD部品2の仮止めを行う。なお、ボンド印刷は、メタルマスクを用いて行ってもよいし、ディスペンサー装置を用いて行ってもよい。
その後、再度プリント配線板を表裏反転させ、異形電子部品が有る場合は、手実装もしくはロボット実装機を使用し部品実装を行う。そして、フローはんだ作業を行うことでプリント配線板1と、実装された小型SMD部品2が、はんだ付けされ電気的な通電が可能となる。
図2は、実施の形態における他のチップ部品の実装構造を示す平面図である。図2では、SMD部品のサイズが0.6mm×0.3mmの小型SMD部品2の実装構造を示している。図2に記載の実装構造は、2つのランド3のそれぞれに引き込まれるパターンが、ベタパターン6の配線を示している。ベタパターン6を回路パターン4の引込みパターンに接続することで、サーマルパターン(十字形状のパターン)を形成したものである。つまり、図2に記載の実装構造では、ランド3は、少なくとも2つの凸部4aを有する。そして、プリント配線板1上には、少なくとも2つの凸部4aにのみ接続されるベタパターン6が設けられている。ベタパターン6は、少なくとも2つの凸部4aのそれぞれの凸部4aの形状に沿って接続されている。
このようにすることで、2つのランド3のランドサイズを極端に変えない構成とすることができ、また、ランド3にかかる熱量を抑制する、すなわち、2つのランド3の温度を同じに保つことができる。そして、部品のズレ、部品の割れ等を防止することができる。
[1-2.効果等]
以上のように、本実施の形態において、チップ部品の実装構造は、フロー半田工程でプリント配線板1上の2つのランド3に小型SMD部品2の両端子電極をはんだ付けされるチップ部品の実装構造である。小型SMD部品は、0.6mm×0.3mmのサイズであり、2つのランド3の間の寸法が、023mm以上0.25mm以下である。
これにより、従来不可能であった、プリント配線板1の上に安定したボンド印刷を行うことができ、小型SMD部品2の実装配置が可能となる。そして、2つのランド3の間の寸法を規定することで、ボンド印刷不良の解消、フローはんだ作業時の小型SMD部品2の脱落を解消することができる。
そして、2つのランド3の間の寸法を0.23mm~0.25mmと規定することで、ボンド印刷不良の解消、フローはんだ作業時の小型SMD部品の脱落を解消することができる。
また、ランド3の長手方向の寸法は、0.65mm以上1.2mm以下である。
これにより、ランド3の長手方向の寸法を規定することで、フローはんだ作業時のはんだ当り、はんだヌレ性を良化することができる。
また、チップ部品の実装構造は、プリント配線板1上の2つのランドにチップ部品の両端端子電極をはんだ付けするチップ部品の実装構造において、ランドへのパターンを引き込める形状、もしくは、ベタパターンの際にサーマルランドになる形状とする。
これにより、2つのランド3に引込み用の凸部へのパターン引込み形状に沿ってパターン配線を行うことで、プリント配線板1の膨張収縮に対して実装された小型SMD部品2への応力を緩和することが可能となり、部品破壊を解消することができる。また、ベタパターン6の引込みの際は、凸部4aの形状に沿ったパターン配線を行うことでサーマルランドとなり、フローはんだ作業の際のはんだ量の安定化を図ることが可能となるので、はんだ付け品質向上が図れる。
また、ランド3は、凸部4aを有する。そして、ランド3に接続される回路パターン4は、凸部4aの形状に沿って凸部4aを介して接続される。
また、ランド3は、少なくとも2つの凸部4aを有する。プリント配線板1上には、少なくとも2つの凸部4aにのみ接続されたベタパターンが設けられている。ベタパターン6は、少なくとも2つの凸部4aのそれぞれの凸部4aの形状に沿って接続されている。
(他の実施の形態)
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。
そこで、以下、他の実施の形態を例示する。
本発明は上記の例に限られるものではなく、チップ部品の形状はどのようなものであってもよい。また、ランドやパターン、レジスト形状もたとえばRを付けた形状や実際にパターンが引き込まれる箇所のみのパターン配置でも良い。フローはんだ付け時に2つのランドに同じだけのはんだ量ではんだ付けができることが特徴となっており、プリント配線板の膨張収縮によるチップ部品両端の端子部へのストレスを同じにすることが可能となっている。
なお、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示におけるチップ部品の実装構造は、フローはんだ工法の特徴である、生産性の向上、安価な生産コストの実現が可能となり、各種の電化製品の用途に適用可能である。
1 プリント配線板
2 小型SMD部品(チップ部品)
3 ランド
4 回路パターン
4a 凸部
5 はんだレジスト
6 ベタパターン

Claims (4)

  1. フローはんだ工程でプリント配線板上の2つのランドにチップ部品の両端子電極をはんだ付けされるチップ部品の実装構造において、
    前記チップ部品は、0.6mm×0.3mmの小型SMD部品であり、
    前記2つのランドの間の寸法が、0.23mm以上025mm以下であり、
    前記ランドは、少なくとも2つの凸部を有し、
    前記プリント配線板上には、前記少なくとも2つの凸部にのみ接続されたベタパターンが設けられており、前記ベタパターンは前記少なくとも2つの凸部のそれぞれの凸部の形状に沿って接続されている、チップ部品の実装構造。
  2. 前記ランドの長手方向の寸法は、0.65mm以上1.2mm以下である請求項1に記載のチップ部品の実装構造。
  3. プリント配線板上の2つのランドにチップ部品の両端端子電極をはんだ付けするチップ部品の実装構造において、前記ランドへのパターンを引き込める形状、もしくは、前記ベタパターンの際にサーマルランドになる形状とする請求項1または2に記載のチップ部品の実装構造。
  4. 記ランドに接続される回路パターンは、前記凸部の形状に沿って前記凸部を介して接続される、請求項1または2に記載のチップ部品の実装構造
JP2022524354A 2020-05-21 2021-04-27 チップ部品の実装構造 Active JP7522973B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020088512 2020-05-21
JP2020088512 2020-05-21
PCT/JP2021/016755 WO2021235196A1 (ja) 2020-05-21 2021-04-27 チップ部品の実装構造

Publications (2)

Publication Number Publication Date
JPWO2021235196A1 JPWO2021235196A1 (ja) 2021-11-25
JP7522973B2 true JP7522973B2 (ja) 2024-07-26

Family

ID=78708343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524354A Active JP7522973B2 (ja) 2020-05-21 2021-04-27 チップ部品の実装構造

Country Status (4)

Country Link
JP (1) JP7522973B2 (ja)
CN (1) CN115553074B (ja)
TW (1) TWI886263B (ja)
WO (1) WO2021235196A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250090335A (ko) 2022-11-24 2025-06-19 후루카와 덴키 고교 가부시키가이샤 접합 방법 및 레이저 가공 장치
JP7831782B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機
JP2024167108A (ja) * 2023-05-19 2024-12-02 株式会社大一商会 遊技機
JP7831778B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機
JP7831779B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機
JP7831781B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機
JP7831780B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機
JP7831777B2 (ja) * 2023-05-19 2026-03-17 株式会社大一商会 遊技機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271009A (ja) 2001-03-08 2002-09-20 Toyo Commun Equip Co Ltd 高密度実装用プリント配線基板及びプリント配線基板母材
JP2002329954A (ja) 2001-04-27 2002-11-15 Nikon Corp プリント配線基板のフットプリント構造
JP2005167287A (ja) 2005-03-11 2005-06-23 Horiba Ltd プリント基板
JP2007096208A (ja) 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 回路部品搭載装置
JP2007207868A (ja) 2006-01-31 2007-08-16 Toshiba Corp 配線基板
JP2020047799A (ja) 2018-09-20 2020-03-26 株式会社明電舎 プリント基板の構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629755Y2 (ja) * 1981-04-09 1987-03-06
JPH01158793A (ja) * 1987-12-15 1989-06-21 Matsushita Electric Ind Co Ltd チップ部品取付装置
JPH07106742A (ja) * 1993-10-07 1995-04-21 Hitachi Ltd プリント配線基板
JP2005026344A (ja) * 2003-06-30 2005-01-27 Brother Ind Ltd プリント配線板、プリント回路板、プリント配線板の製造方法及びプリント回路板の製造方法
JP2007080969A (ja) * 2005-09-12 2007-03-29 Sony Corp プリント配線板及びプリント配線板の製造方法
TWI337055B (en) * 2007-06-22 2011-02-01 Delta Electronics Inc Universal solder pad structure
CN101883472A (zh) * 2009-12-02 2010-11-10 北京星网锐捷网络技术有限公司 表面贴片电容的pcb封装及其方法、印刷电路板和设备
JP2013069743A (ja) * 2011-09-21 2013-04-18 Elpida Memory Inc 半導体装置およびその製造方法
CN205611062U (zh) * 2016-05-16 2016-09-28 昆山龙腾光电有限公司 电路板结构
CN207925452U (zh) * 2018-02-05 2018-09-28 广东美的暖通设备有限公司 用于贴片元件的兼容封装结构及印制电路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271009A (ja) 2001-03-08 2002-09-20 Toyo Commun Equip Co Ltd 高密度実装用プリント配線基板及びプリント配線基板母材
JP2002329954A (ja) 2001-04-27 2002-11-15 Nikon Corp プリント配線基板のフットプリント構造
JP2005167287A (ja) 2005-03-11 2005-06-23 Horiba Ltd プリント基板
JP2007096208A (ja) 2005-09-30 2007-04-12 Matsushita Electric Ind Co Ltd 回路部品搭載装置
JP2007207868A (ja) 2006-01-31 2007-08-16 Toshiba Corp 配線基板
JP2020047799A (ja) 2018-09-20 2020-03-26 株式会社明電舎 プリント基板の構造

Also Published As

Publication number Publication date
CN115553074A (zh) 2022-12-30
TW202145849A (zh) 2021-12-01
JPWO2021235196A1 (ja) 2021-11-25
CN115553074B (zh) 2026-02-13
WO2021235196A1 (ja) 2021-11-25
TWI886263B (zh) 2025-06-11

Similar Documents

Publication Publication Date Title
JP7522973B2 (ja) チップ部品の実装構造
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
GB2422491A (en) Printed circuit board
JP2010212318A (ja) プリント配線基板および部品実装構造体
JP5938953B2 (ja) プリント配線基板の反り低減構造および回路基板の製造方法
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JPH01300588A (ja) プリント配線板及びそのはんだ付け方法
JP6727115B2 (ja) 電子制御装置の配線基板
JPS63124496A (ja) 多端子部品の取付方法
KR20200076589A (ko) 프린트 기판
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
KR102706879B1 (ko) Pcb기판
JP2020047799A (ja) プリント基板の構造
JP2025043996A (ja) プリント配線板
JPH09283903A (ja) プリント配線板の実装方法
JPH04373156A (ja) クリーム半田接続方法
KR20230115476A (ko) 기판 및 기판 제조 방법
JP2023121238A (ja) プリント配線基板およびプリント回路基板
JP2004172209A (ja) プリント配線基板
US8270179B2 (en) Printed circuit board and method for mounting electronic components
JPS63291494A (ja) 表面実装用プリント配線板
JP2005252124A (ja) 通風孔を備えた基板
JP2008066411A (ja) 電子部品の実装構造
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
KR20060008771A (ko) 냉땜 방지용 인쇄 회로 기판의 랜드 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240617

R150 Certificate of patent or registration of utility model

Ref document number: 7522973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150