JP2007207868A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2007207868A
JP2007207868A JP2006022758A JP2006022758A JP2007207868A JP 2007207868 A JP2007207868 A JP 2007207868A JP 2006022758 A JP2006022758 A JP 2006022758A JP 2006022758 A JP2006022758 A JP 2006022758A JP 2007207868 A JP2007207868 A JP 2007207868A
Authority
JP
Japan
Prior art keywords
pad
chip
wiring board
resist
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006022758A
Other languages
English (en)
Inventor
Masako Oishi
昌子 大石
Mitsuharu Yamabe
光治 山部
Yoshiharu Fukuchi
義敏 福地
Hirofumi Sakamoto
宏文 坂本
Yasuhide Ogasawara
安秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006022758A priority Critical patent/JP2007207868A/ja
Publication of JP2007207868A publication Critical patent/JP2007207868A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】基板上に0402チップを高密度に実装するのに適した0402チップ用の配線基板を提供する。
【解決手段】本発明は、基板1上に0402チップをハンダ付けするための配線基板であって、パッド全長寸法L=0.56mm〜0.48mm、パッド幅寸法W=0.25mm〜02mm、パッド間隔寸法D=0.18mm〜0.12mm、パッド間レジストなし、オーバーレジストありとしたことを特徴とするものである。
【選択図】図2

Description

本発明は、0402チップを実装するための配線基板に関する。
電子装置の小型化の要求に応えるためにはチップ実装密度を向上させる必要がある。そのために、近年、チップ部品として、0.6mm×0.3mmの0603チップから超小型の0.4mm×0.2mmの0402チップ部品を配線基板上に実装する技術の開発が必要となっている。
ところが、このような0402チップのような超小形チップ部品を配線基板上に実装する場合、マウントずれによる実装不良が発生しやすいので、そのようなマウントずれに対して可能な限り大きなマージンを持つパッドの設計が求められている。他方、マージンを大きくしすぎると0603チップ部品と同程度のサイズのパッドになってしまい、実装密度の向上が図れず、チップサイズを小型化する意味がなくなってしまう。
特開平8−13204号公報 特開2000−77818号公報
本発明は、このような従来の技術的課題に鑑みてなされたもので、0402チップを高密度に実装するのに適した配線基板を提供することを目的とする。
請求項1の発明は、0402チップ実装用の配線基板であって、0402チップを実装する部位にパッドを、パッド全長寸法L=0.56mm〜0.48mm、パッド幅寸法W=0.25mm〜02mm、パッド間隔寸法D=0.18mm〜0.12mm、パッド間レジストなし、オーバーレジストありの仕様で設けたことを特徴とするものである。
請求項2の発明は、請求項1の配線基板において、パッド全長寸法L=0.52mm、パッド幅寸法W=0.25mm、パッド間隔寸法D=0.12mmとしたことを特徴とするものである。
本発明によれば、基板上への0402チップの実装において、マウントずれに対するマージンが広く、しかも0603チップの実装密度よりも高密度に実装できる配線基板を提供することができる。
以下、本発明の実施の形態を図に基づいて詳説する。図1、図2は、本実施の形態のパッド1及びそれを備えた基板2を示している。基板2は、一般的にはガラス布基材エポキシ樹脂製であり、その0402チップ部品列を実装する部位に、予めパッド1を列設する。パッド1は、0402チップ部品に対して、パッド全長寸法L=0.56mm〜0.48mm、パッド幅寸法W=0.25mm〜02mm、パッド間隔寸法D=0.18mm〜0.12mm、パッド間レジストなし、オーバーレジストRSありとする。さらに好ましくは、パッド全長寸法L=0.52mm、パッド幅寸法W=0.25mm、パッド間隔寸法D=0.12mmとする。
これにより、04020チップ部品をパッド2上に実装する際に、チップ部品2にパッド長さL方向、またパッド幅W方向に位置ずれした状態でハンダ付けしても、チップ立ちすることなくハンダ付けができる。
04020チップ部品に対する最適なパッド仕様を割り出すための実験を、タグチメソッドを利用して実施した。その結果は、図3の表及び図4のグラフに示している。実験は、タグチメソッドを用いてパッド仕様を変化させ、位置を0〜80μmずらしてパッド上に0402の抵抗チップを実装し、チップ立ち、未ハンダ、欠品、ずれ、ハンダボールの発生等の実装不良の有無を調べ、適当なパッドの仕様を求めた。
図3の表は、実装不良が発生し始めたずらし量とパッド設計との関係を示している。ずらし量は、0μmから80μmまで、長手L方向と幅W方向とに同時に同じ量だけずらして、測定した。図4のグラフは、タグチメソッドによる要因毎のSN比を示している。
パッド全長寸法Lについては、それが0.56mmより大きければ、チップ立ち不良の問題があり、他方、0.48mmより小さければフィレットが小さいために外観検査が困難となる問題があるため、0.56mm〜0.48mmが適切であった。
パッド幅寸法Wについては、それが0.25mmより大きければ、0603チップの実装に要するスペースと同じスペースを必要とし、0402チップのスケールメリットがなくなる問題があり、他方、0.2mmより小さければチップ立ちなどの実装不良、ソルダペーストの印刷が困難、フィレットがないので外観検査が困難等の問題があり、また接合強度や信頼性の低下の恐れがある問題があるため、0.25mm〜0.2mmが適切であった。
パッド間隔寸法Dについては、それが0.18mmより大きければ、チップ立ち不良の問題があり、他方、0.12mmより小さければ、部品下でのショートの問題があるため、0.18mm〜0.12mmが適切であった。
パッド間レジストの有無については、それがない方がある場合によりも成績が良かった。またオーバーレジストの有無については、それを設けた方が設けない場合よりも成績が良かった。
以上の実験結果に基づき、0402チップ部品用の適切なパッドの仕様は、パッド全長寸法L=0.56mm〜0.48mm、パッド幅寸法W=0.25mm〜02mm、パッド間隔寸法D=0.18mm〜0.12mm、パッド間レジストなし、オーバーレジストRSありとするものであった。そしてより好ましくは、パッド全長寸法L=0.52mm、パッド幅寸法W=0.25mm、パッド間隔寸法D=0.12mm、パッド間レジストなし、オーバーレジストありとするものであった。
本発明の1つの実施の形態の基板及びパッドの一部切欠した斜視図。 上記実施の形態の平面図。 本発明の実験において、0402チップ部品用パッドの設計と不良が発生し始めたずらし量との関係を示す表。 上記の実験に対するタグチメソッドによる制御因子毎のSN比を示すグラフ。
符号の説明
1…基板、2…パッド、RST…オーバーレジスト、L…パッド全長、W…パッド幅、D…パッド間隔。

Claims (2)

  1. 0402チップ実装用の配線基板であって、
    0402チップを実装する部位にパッドを、パッド全長寸法L=0.56mm〜0.48mm、パッド幅寸法W=0.25mm〜02mm、パッド間隔寸法D=0.18mm〜0.12mm、パッド間レジストなし、オーバーレジストありの仕様で設けたことを特徴とする配線基板。
  2. パッド全長寸法L=0.52mm、パッド幅寸法W=0.25mm、パッド間隔寸法D=0.12mmとしたことを特徴とする請求項1に記載の配線基板。
JP2006022758A 2006-01-31 2006-01-31 配線基板 Pending JP2007207868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006022758A JP2007207868A (ja) 2006-01-31 2006-01-31 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022758A JP2007207868A (ja) 2006-01-31 2006-01-31 配線基板

Publications (1)

Publication Number Publication Date
JP2007207868A true JP2007207868A (ja) 2007-08-16

Family

ID=38487081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022758A Pending JP2007207868A (ja) 2006-01-31 2006-01-31 配線基板

Country Status (1)

Country Link
JP (1) JP2007207868A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925035A (zh) * 2018-08-01 2018-11-30 郑州云海信息技术有限公司 一种基于0402封装的印刷电路板封装设计方法及系统
WO2021235196A1 (ja) * 2020-05-21 2021-11-25 パナソニックIpマネジメント株式会社 チップ部品の実装構造
WO2022195937A1 (ja) * 2021-03-18 2022-09-22 パナソニックIpマネジメント株式会社 半田プリコートに電子部品を仮止めするための粘着剤および電子部品実装基板の製造方法
WO2024122214A1 (ja) * 2022-12-06 2024-06-13 パナソニックIpマネジメント株式会社 半田フラックスおよび電子部品実装基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925035A (zh) * 2018-08-01 2018-11-30 郑州云海信息技术有限公司 一种基于0402封装的印刷电路板封装设计方法及系统
WO2021235196A1 (ja) * 2020-05-21 2021-11-25 パナソニックIpマネジメント株式会社 チップ部品の実装構造
WO2022195937A1 (ja) * 2021-03-18 2022-09-22 パナソニックIpマネジメント株式会社 半田プリコートに電子部品を仮止めするための粘着剤および電子部品実装基板の製造方法
WO2024122214A1 (ja) * 2022-12-06 2024-06-13 パナソニックIpマネジメント株式会社 半田フラックスおよび電子部品実装基板の製造方法

Similar Documents

Publication Publication Date Title
JP2004335657A (ja) 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2007207868A (ja) 配線基板
JP2007305615A (ja) スルーホールのはんだ付け構造
JP2005012088A (ja) 多層回路基板および電子機器
JP2007149829A (ja) 電子部品実装基板
JP2006228915A (ja) プリント基板の接続構造
JP2008028213A (ja) 回路基板及びその検査方法
JP2007227484A (ja) プリント配線板構造
JP2006216789A (ja) ランドの設計方法及びプリント配線板
JP7322456B2 (ja) 電子部品搭載基板
JP2009076812A (ja) 半導体装置の製造方法
EP1777999A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2007251077A (ja) プリント配線基板
JP2007116040A (ja) 回路基板
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置
JP2008235453A (ja) はんだ印刷用メタルマスクの開口部構造およびはんだ印刷方法
JP2008078290A (ja) プリント配線板、および、プリント配線板製造方法
JP5371730B2 (ja) プリント基板、電子部品の実装方法
JP2006339685A (ja) プリント配線基板
JP2008130941A (ja) 基板実装方法
JP2007005495A (ja) プリント配線板及び半導体パッケージの実装方法
JP2015106710A (ja) ソルダレジスト開口構造および回路基板
JP2009130262A (ja) スルーホールのはんだ付け構造
KR100736117B1 (ko) 금속 스텐실과 이를 이용한 스크린 프린터 및 메모리모듈의 복구 방법
JP2007234698A5 (ja)