JP2008078290A - プリント配線板、および、プリント配線板製造方法 - Google Patents
プリント配線板、および、プリント配線板製造方法 Download PDFInfo
- Publication number
- JP2008078290A JP2008078290A JP2006254292A JP2006254292A JP2008078290A JP 2008078290 A JP2008078290 A JP 2008078290A JP 2006254292 A JP2006254292 A JP 2006254292A JP 2006254292 A JP2006254292 A JP 2006254292A JP 2008078290 A JP2008078290 A JP 2008078290A
- Authority
- JP
- Japan
- Prior art keywords
- mounting pad
- hole land
- wiring board
- printed wiring
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 64
- 238000007747 plating Methods 0.000 claims description 56
- 229910052759 nickel Inorganic materials 0.000 claims description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 24
- 239000010931 gold Substances 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 プリント配線板20のキャビティ29に、チップ部品40を搭載するための搭載パッド30−1、搭載パッド30−2と、内層グランドプレーン31と接続するためのスルーホールランド25−3、内層電源プレーン32と接続するためのスルーホールランド25−4とを離して設け、さらに、搭載パッド30−1とスルーホールランド25−3とを接続する配線26−1、搭載パッド30−2とスルーホールランド25−4とを接続するための配線26−2とを設ける。
【選択図】 図1
Description
本発明の第4の実施の形態は、本発明の第4の実施の形態よりも、チップ部品40の外形のばらつきや搭載位置のばらつきに対応できるという効果を持つ。その理由は、キャビティ29を段差を持つ形状に形成するからである。
本発明の第5の実施の形態は、本発明の第1〜第4の実施の形態よりも、熱を発散できるという効果を持つ。その理由は、突起を持つ形状に形成するからである。
20 プリント配線板
23−1 ビルド層
23−2 ビルド層
24 コア層
25−1 スルーホール
25−2 スルーホール
25−3 スルーホールランド
25−4 スルーホールランド
26−1 配線
26−2 配線
27 ハンダ
28 外部端子
29 キャビティ
30−1 搭載パッド
30−2 搭載パッド
31 内層グランドプレーン
32 内層電源プレーン
33 無電解ニッケルメッキ
34 無電解金メッキ
35−1 キャビティ
35−2 キャビティ
40 チップ部品
Claims (13)
- キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えることを特徴とするプリント配線板。
- 内層グランドプレーンに接続する前記スルーホールの前記スルーホールランドと、内層電源プレーンに接続する前記スルーホールの前記スルーホールランドとを備えることを特徴とする請求項1記載のプリント配線板。
- 無電解ニッケルメッキ、および、無電解金メッキを施された前記搭載パッドを備えることを特徴とする請求項1、または、2記載のプリント配線板。
- 無電解ニッケルメッキを施された前記配線、および、無電解ニッケルメッキを施された前記スルーホールランドを備えることを特徴とする請求項1ないし3のいずれかに記載のプリント配線板。
- 前記搭載パッドとハンダで結合された前記部品を搭載したことを特徴とする請求項1ないし4のいずれかに記載のプリント配線板。
- 前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないテーパー形状のキャビティを備えることを特徴とする請求項1、2、3、または、5記載のプリント配線板。
- 前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しない段差形状のキャビティを備えることを特徴とする請求項1、2、3、または、5記載のプリント配線板。
- 突起を持つ前記キャビティを備えることを特徴とする請求項1、2、3、6、または、7記載のプリント配線板。
- キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、
前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないキャビティを形成する第1の工程と、前記搭載パッドに無電解ニッケルメッキ、および、無電解金メッキを行う第2の工程と、前記配線、および、前記スルーホールランドが露出するキャビティを形成する第3の工程とを含むことを特徴とするプリント配線板製造方法。 - 前記配線、および、前記スルーホールランドに無電解ニッケルメッキを行う第4の工程を含むことを特徴とする請求項9記載のプリント配線板製造方法。
- キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、
前記搭載パッド、前記配線、および、前記スルーホールランドが露出するキャビティを形成する第1の工程と、前記搭載パッド、前記配線、前記スルーホールランドに無電解ニッケルメッキ33、および、無電解金メッキを行う第2の工程と、前記配線、および、前記スルーホールランドの無電解金メッキを切削し無電解ニッケルメッキを露出させる第3の工程とを含むことを特徴とするプリント配線板製造方法。 - キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、
前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないテーパー形状のキャビティを形成する工程を含むことを特徴とするプリント配線板製造方法。 - キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、
前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しない段差形状のキャビティを形成する工程を含むことを特徴とするプリント配線板製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254292A JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
US11/857,894 US7876571B2 (en) | 2006-09-20 | 2007-09-19 | Wiring board and method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254292A JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078290A true JP2008078290A (ja) | 2008-04-03 |
JP5168863B2 JP5168863B2 (ja) | 2013-03-27 |
Family
ID=39187382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254292A Expired - Fee Related JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7876571B2 (ja) |
JP (1) | JP5168863B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8508947B2 (en) * | 2010-10-01 | 2013-08-13 | Intel Corporation | Flex cable and method for making the same |
EP3639634A4 (en) * | 2017-06-15 | 2021-07-14 | Jabil Inc. | SYSTEM, DEVICE AND METHOD FOR USING SURFACE MOUNTING TECHNOLOGY ON METAL SUBSTRATES |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6355469U (ja) * | 1986-09-26 | 1988-04-13 | ||
JPS6453568A (en) * | 1987-08-25 | 1989-03-01 | Nec Corp | Semiconductor package |
JP2004235222A (ja) * | 2003-01-28 | 2004-08-19 | Airex Inc | プリント配線板の製造方法 |
JP2004335726A (ja) * | 2003-05-07 | 2004-11-25 | Nec Toppan Circuit Solutions Inc | キャビティ付き多層プリント配線板の製造方法 |
JP2005011837A (ja) * | 2003-06-16 | 2005-01-13 | Nippon Micron Kk | 半導体装置用基板、半導体装置およびその製造方法 |
JP2005101365A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
JP2006086453A (ja) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | 表面処理方法、および電子部品の製造方法 |
JP2006210748A (ja) * | 2005-01-31 | 2006-08-10 | Nec Corp | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0774888B1 (en) * | 1995-11-16 | 2003-03-19 | Matsushita Electric Industrial Co., Ltd | Printed wiring board and assembly of the same |
JPH1022643A (ja) | 1996-07-01 | 1998-01-23 | Nippon Avionics Co Ltd | キャビティ付きプリント配線板と、その製造方法および製造装置 |
US6229404B1 (en) * | 1998-08-31 | 2001-05-08 | Kyocera Corporation | Crystal oscillator |
TW483074B (en) * | 1999-05-14 | 2002-04-11 | Seiko Epson Corp | Semiconductor apparatus, its manufacturing method, circuit board and electronic machine |
US6627864B1 (en) * | 1999-11-22 | 2003-09-30 | Amkor Technology, Inc. | Thin image sensor package |
TW511409B (en) * | 2000-05-16 | 2002-11-21 | Hitachi Aic Inc | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
US6759266B1 (en) * | 2001-09-04 | 2004-07-06 | Amkor Technology, Inc. | Quick sealing glass-lidded package fabrication method |
US6948943B2 (en) * | 2002-03-06 | 2005-09-27 | Intel Corporation | Shunting arrangements to reduce high currents in grid array connectors |
JP4207654B2 (ja) | 2003-05-13 | 2009-01-14 | 株式会社トッパンNecサーキットソリューションズ | コンデンサ内蔵プリント配線板 |
-
2006
- 2006-09-20 JP JP2006254292A patent/JP5168863B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-19 US US11/857,894 patent/US7876571B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6355469U (ja) * | 1986-09-26 | 1988-04-13 | ||
JPS6453568A (en) * | 1987-08-25 | 1989-03-01 | Nec Corp | Semiconductor package |
JP2004235222A (ja) * | 2003-01-28 | 2004-08-19 | Airex Inc | プリント配線板の製造方法 |
JP2004335726A (ja) * | 2003-05-07 | 2004-11-25 | Nec Toppan Circuit Solutions Inc | キャビティ付き多層プリント配線板の製造方法 |
JP2005011837A (ja) * | 2003-06-16 | 2005-01-13 | Nippon Micron Kk | 半導体装置用基板、半導体装置およびその製造方法 |
JP2005101365A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
JP2006086453A (ja) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | 表面処理方法、および電子部品の製造方法 |
JP2006210748A (ja) * | 2005-01-31 | 2006-08-10 | Nec Corp | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5168863B2 (ja) | 2013-03-27 |
US7876571B2 (en) | 2011-01-25 |
US20080066950A1 (en) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404637A (en) | Method of manufacturing multilayer printed wiring board | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2005217382A (ja) | キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 | |
JP2009170561A (ja) | 配線基板およびその製造方法 | |
JP5168863B2 (ja) | プリント配線板製造方法 | |
JPH01164089A (ja) | ブラインド・スルーホールを用いた電子部品実装構造 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
KR20130112084A (ko) | 패키지기판 제조방법 | |
JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
JP4396839B2 (ja) | キャビティ構造プリント配線板とその製造方法及び実装構造 | |
JP4117390B2 (ja) | キャビティ付き多層プリント配線板の製造方法 | |
JP2002334953A (ja) | 配線基板の加工方法 | |
JP2004063956A (ja) | プリント配線板及びその製造方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 | |
JP3955086B2 (ja) | バンプ付き基板の製造方法 | |
JP4491338B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2009200234A (ja) | 金属ベース基板とその製造方法 | |
JPH0786751A (ja) | 多層プリント配線板の製造方法 | |
JP2008112778A (ja) | プリント配線基板とこれを備えたモータ制御装置 | |
JP3202836B2 (ja) | 多層プリント配線板の製造方法 | |
JP2005251883A (ja) | プリント配線板 | |
JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
JP2020155694A (ja) | 両面配線基板 | |
JP2007287868A (ja) | プリント配線板およびプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5168863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |