JP5168863B2 - プリント配線板製造方法 - Google Patents
プリント配線板製造方法 Download PDFInfo
- Publication number
- JP5168863B2 JP5168863B2 JP2006254292A JP2006254292A JP5168863B2 JP 5168863 B2 JP5168863 B2 JP 5168863B2 JP 2006254292 A JP2006254292 A JP 2006254292A JP 2006254292 A JP2006254292 A JP 2006254292A JP 5168863 B2 JP5168863 B2 JP 5168863B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting pad
- hole
- wiring board
- printed wiring
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 54
- 238000007747 plating Methods 0.000 claims description 48
- 229910052759 nickel Inorganic materials 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 16
- 239000012792 core layer Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、プリント配線板、および、プリント配線板製造方法に関し、特に、接続信頼性を向上させたプリント配線板、および、プリント配線板製造方法に関する。
今般のＬＳＩの高速化に伴い電源ノイズ低減のためＬＳＩ近傍にデカップリングキャパシタを配置する必要がある。最近は一般プリント基板にもキャビティを設け、そこに部品（コンデンサ等）を内蔵する構造のプリント基板が実用化されている。この場合、できるだけＬＳＩとキャパシタの距離を最短にするためにＬＳＩ裏面にキャビティを形成する必要がある。
たとえば、引用文献１記載の技術は、「コンデンサ端子電極とキャビティ内のインナースルーホール、または、スルーホールの露出部とが接合されていること」を特徴としている。すなわち、端子電極とインナースルーホールまたはスルーホールが、１：１（対）になっている。
また、キャビティ形成方法としては、特許文献２記載の技術がある。この技術は、ＮＣ加工機を用い、加工ドリルとプリント配線板との接触を電気的に感知することで、精度の高いＺ軸方向の制御が可能としている。この技術は、本発明のプリント配線板のキャビティ形成に適用できる周辺技術である。
上記特許文献１記載の技術では、コンデンサ端子電極の位置に合わせて、インナースルーホール、または、スルーホールを設ける必要がある。最近、低ＥＳＬのコンデンサは、０．３［ｍｍピッチ］、０．２［ｍｍピッチ］電極がある。スルーホールを０．３［ｍｍピッチ］、０．２［ｍｍピッチ］で設けることは非常に困難で、仮にこのような狭いピッチでスルーホールを設けたにしても、スルーホール自体は小さくする必要がある。そうすると、電極との接触面積は小さくなり、ハンダ付け等の接続信頼性が低下する。
すなわち、特許文献１記載の技術は、キャビティ内に配置するコンデンサの搭載パッドをスルーホールランドに限定しているので、ランドのサイズ自体が小さく接続信頼性を保つことができないという問題点がある。
本発明の目的は、上記問題点を解決するプリント配線板、および、プリント配線板製造方法を提供することである。
本発明の第１のプリント配線板は、キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備える。
本発明の第２のプリント配線板は、前記第１のプリント配線板であって、内層グランドプレーンに接続する前記スルーホールの前記スルーホールランドと、内層電源プレーンに接続する前記スルーホールの前記スルーホールランドとを備える。
本発明の第３のプリント配線板は、前記第１、または、第２のプリント配線板であって、無電解ニッケルメッキ、および、無電解金メッキを施された前記搭載パッドを備える。
本発明の第４のプリント配線板は、前記第１ないし第３のいずれかのプリント配線板であって、無電解ニッケルメッキを施された前記配線、および、無電解ニッケルメッキを施された前記スルーホールランドを備える。
本発明の第５のプリント配線板は、前記第１ないし第４のいずれかのプリント配線板であって、前記搭載パッドとハンダで結合された前記部品を搭載した。
本発明の第６のプリント配線板は、前記第１、第２、第３、または、第５のプリント配線板であって、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないテーパー形状のキャビティを備える。
本発明の第７のプリント配線板は、前記第１、第２、第３、または、第５のプリント配線板であって、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しない段差形状のキャビティを備える。
本発明の第８のプリント配線板は、前記第１、第２、第３、第６、または、第７のプリント配線板であって、突起を持つ前記キャビティを備える。
本発明の第１のプリント配線板製造方法は、キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないキャビティを形成する第１の工程と、前記搭載パッドに無電解ニッケルメッキ、および、無電解金メッキを行う第２の工程と、前記配線、および、前記スルーホールランドが露出するキャビティを形成する第３の工程とを含む。
本発明の第２のプリント配線板製造方法は、前記第１のプリント配線板製造方法であって、前記配線、および、前記スルーホールランドに無電解ニッケルメッキを行う第４の工程を含む。
本発明の第３のプリント配線板製造方法は、キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、前記搭載パッド、前記配線、および、前記スルーホールランドが露出するキャビティを形成する第１の工程と、前記搭載パッド、前記配線、前記スルーホールランドに無電解ニッケルメッキ３３、および、無電解金メッキを行う第２の工程と、前記配線、および、前記スルーホールランドの無電解金メッキを切削し無電解ニッケルメッキを露出させる第３の工程とを含む。
本発明の第４のプリント配線板製造方法は、キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しないテーパー形状のキャビティを形成する工程を含む。
本発明の第５のプリント配線板製造方法は、キャビティにスルーホールのスルーホールランドと部品を搭載するための搭載パッドとを離して備え、前記スルーホールランドと前記搭載パッドとを接続する配線を備えるプリント配線板製造方法であって、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しない段差形状のキャビティを形成する工程を含む。
本発明は、接続信頼性を向上できるという効果を持つ。その理由は、プリント配線板のキャビティに、搭載パッドとスルーホールランドとを接続するための配線を設けるからである。
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、本発明の第１の実施の形態のキャビティ２９が形成されたプリント配線板の構成図である。図１（ａ）は、断面図であり、図１（ｂ）は、底面図である。
図１を参照すると、第１の実施の形態のプリント配線板２０は、コア層２４と、ビルド層２３−１、ビルド層２３−２とを含む。コア層２４は、内層グランドプレーン３１と、内層電源プレーン３２とを含む。
プリント配線板２０の上面（ビルド層２３−１）にはＬＳＩ１０が実装される。プリント配線板２０の下面（ビルド層２３−２）には外部端子２８が設けられる。プリント配線板２０の下面側にキャビティ２９が形成される。キャビティ２９内にはチップ部品４０を搭載するための搭載パッド３０−１、搭載パッド３０−２が設けられる。
搭載パッド３０−１は、（短い）配線２６−１（たとえば、銅）、および、スルーホール２５−１によって内層グランドプレーン３１に接続される。搭載パッド３０−２は、（短い）配線２６−２（たとえば、銅）、および、スルーホール２５−２によって内層電源プレーン３２に接続される。
スルーホール２５−１は、スルーホールランド２５−３（たとえば、銅）を含む。スルーホール２５−２は、スルーホールランド２５−４（たとえば、銅）を含む。スルーホールランド２５−３、スルーホールランド２５−４と、搭載パッド３０−１、搭載パッド３０−２とは、離れており、直接接触しない。配線２６−１は、搭載パッド３０−１とスルーホールランド２５−３とを接続する。配線２６−２は、搭載パッド３０−２とスルーホールランド２５−４とを接続する。
搭載パッド３０−１、搭載パッド３０−２の表面には表面仕上げとして、「無電解ニッケルメッキ、および、無電解金メッキ」、「プリフラックスコート処理」、または、「ハンダプリコート処理」を施すことが可能である。
ここで、無電解ニッケルメッキ、および、無電解金メッキについて説明する。無電解ニッケルメッキは、金と銅の相互拡散を防ぐための層として用いられる。一般的にプリント配線板２０の導体は銅である。銅の上に直接、金メッキは可能だが、熱をかけるとすぐに相互拡散する。それを防ぐために、一般的に、下地メッキとして密着のよい無電解ニッケルメッキを行う。ニッケルは空気に触れると酸化しやすく、酸化するとハンダに濡れにくい。
無電解金メッキは、ハンダに濡れやすい（拡散しやすい）ので、ハンダ接続する場合に用いられる。金はプリフラックスに比較して耐熱性もあり長期の保管も可能である。
下地メッキとして、無電解ニッケルメッキの替わりに他のハンダに濡れにくいメッキを使用することが可能である。また、ハンダ接続のためのメッキとして、無電解金メッキの替わりに他のハンダに濡れやすいメッキを使用することが可能である。
ソルダーレジストは、基本的にソルダーレジスト膜を表面に形成した後、フォトリソ工法でパターン形成する。したがって、キャビティ２９内にはソルダーレジストが形成できない。ソルダーレジストの露光は、コンタクト露光なので、キャビティ２９の内部は露光できないからである。
そのため、キャビティ内部に露出している導体である搭載パッド３０−１、搭載パッド３０−２、配線２６−１、配線２６−２、スルーホール２５−１、スルーホール２５−２全てに表面仕上げ処理が施される。
チップ部品４０と搭載パッド３０−１、搭載パッド３０−２とはハンダ２７により結合される。
本発明の第１の実施の形態は、キャビティ２９内に搭載するチップ部品４０の搭載パッド３０−１（搭載パッド３０−２）とスルーホールランド２５−３（スルーホールランド２５−４）とを直接接続しないので、搭載パッド３０−１（搭載パッド３０−２）のサイズを大きくでき、接続信頼性が向上するという効果を持つ。
その理由は、搭載パッド３０−１（搭載パッド３０−２）とスルーホールランド２５−３（スルーホールランド２５−４）とを接続する配線２６−１（配線２６−２）を設ける構成をとるからである。
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。本発明の第２の実施の形態は、本発明の第１の実施の形態のプリント配線板を製造する方法である。図２は、プリント配線板におけるハンダウィッキングを示す説明図である。図２を参照すると、搭載パッド３０−１、搭載パッド３０−２に供給されたハンダ２７が、リフロー時に、配線２６−１、配線２６−２、スルーホール２５−１、スルーホール２５−２に濡れてしまい、ハンダウィッキングが発生する可能性がある。なぜなら、搭載パッド３０−１、搭載パッド３０−２だけにハンダに濡れやすい表面処理が施されているのではなく、配線２６−１、配線２６−２、スルーホール２５−１、スルーホール２５−２にも表面処理が施されているからである。
次に、本発明の第２の実施の形態の第１の実施例について図面を参照して詳細に説明する。図３は、本発明の第２の実施の形態の第１の実施のプリント配線板２０のキャビティ３５−１、キャビティ３５−２を示す説明図である。図４は、本発明の第２の実施の形態の第１の実施例のキャビティ形成の方法を示すフローチャートである。
図３、図４を参照すると、第１段階として、搭載パッド３０−１、搭載パッド３０−２が露出し、配線２６−１、配線２６−１、スルーホールランド２５−３、および、スルーホールランド２５−４が露出しないサイズの小さいキャビティ３５−１を形成する（図３（ａ）、図４ステップＳ１）。次に、搭載パッド３０−１、搭載パッド３０−２の表面に無電解ニッケルメッキ３３、および、無電解金メッキ３４を行う（ステップＳ２）。この時点では、キャビティ３５−１には、部品搭載が困難である。
次に、第２段階として、配線２６−１、配線２６−１、スルーホールランド２５−３、および、スルーホールランド２５−４が露出するように、搭載部品（チップ部品４０）の外形＋α［ｍｍ］（たとえば、α＝３。３には限定されない）のサイズのキャビティ３５−２の形成を行う（図３（ｂ）、ステップＳ３）。
次に、新たに露出した配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４の表面に、無電解ニッケルメッキ３３を行う（ステップＳ４）。この時、既に、無電解ニッケルメッキ３３および無電解金メッキ３４が施されている搭載パッド３０−１、搭載パッド３０−２の表面に無電解ニッケルが形成されることはない。
ここで、新たに露出した配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４の表面への無電解ニッケルメッキ３３は、実施しなくてもよい。
本発明の第２の実施の形態の第１の実施例は、ハンダウィッキングを防止できるという効果を持つ。その理由は、第１段階でキャビティ３５−１を、第２段階でキャビティ３５−２を形成し、ハンダ付けが必要な導体（パッド）に対してのみ、選択的に表面処理を行うからである。
次に、本発明の第２の実施の形態の第２の実施例について図面を参照して詳細に説明する。図５は、本発明の第２の実施の形態の第２の実施例の内容を示す説明図である。図６は、本発明の第２の実施の形態の第２の実施例の製造方法を示すフローチャートである。
図５、図６を参照すると、まず、搭載パッド３０−１、搭載パッド３０−２、配線２６−１、配線２６−１、スルーホールランド２５−３、および、スルーホールランド２５−４が露出するように搭載部品（チップ部品４０）の外形＋α［ｍｍ］のサイズのキャビティ２９の形成を行う（図６ステップＳ５）。次に、搭載パッド３０−１、搭載パッド３０−２、配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４に無電解ニッケルメッキ３３、および、無電解金メッキ３４を行う（ステップＳ６、図５（ａ））。次に、配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４の無電解金メッキ３４を機械的に研磨して切削し無電解ニッケルメッキ３３を露出させる（ステップＳ７、図５（ｂ））。
本発明の第２の実施の形態の第２の実施例は、チップ部品４０の搭載時にハンダウィッキングを防止できるという効果を持つ。その理由は、無電解金メッキ３４は、ハンダ２７に濡れ、無電解ニッケルメッキ３３は、ニッケル表面が酸化されるためハンダ２７に濡れにくいからである。
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。図７は、本発明の第３の実施の形態のプリント配線板を示す説明図である。本発明の第３の実施の形態は、プリント配線板と、その製造方法である。
図７を参照すると、まず、搭載パッド３０−１、および、搭載パッド３０−２は露出し、配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４は露出しないように、キャビティ２９をテーパー形状に形成する。
次に、搭載パッド３０−１、および、搭載パッド３０−２に無電解ニッケルメッキ３３、および、無電解金メッキ３４を行う。
本発明の第３の実施の形態は、チップ部品４０の外形のばらつきや搭載位置のばらつきに対応できるという効果を持つ。その理由は、キャビティ２９をテーパー形状に形成するからである。
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。図８は、本発明の第４の実施の形態のプリント配線板を示す説明図である。本発明の第４の実施の形態は、プリント配線板と、その製造方法である。
図８を参照すると、まず、搭載パッド３０−１、および、搭載パッド３０−２は露出し、配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４は露出しないように、キャビティ２９を段差を持つ形状に形成する。
次に、搭載パッド３０−１、および、搭載パッド３０−２に無電解ニッケルメッキ３３、および、無電解金メッキ３４を行う。
本発明の第４の実施の形態は、本発明の第４の実施の形態よりも、チップ部品４０の外形のばらつきや搭載位置のばらつきに対応できるという効果を持つ。その理由は、キャビティ２９を段差を持つ形状に形成するからである。
本発明の第４の実施の形態は、本発明の第４の実施の形態よりも、チップ部品４０の外形のばらつきや搭載位置のばらつきに対応できるという効果を持つ。その理由は、キャビティ２９を段差を持つ形状に形成するからである。
次に、本発明の第５の実施の形態について図面を参照して詳細に説明する。図９は、本発明の第５の実施の形態のプリント配線板を示す説明図である。本発明の第５の実施の形態は、プリント配線板と、その製造方法である。
図９を参照すると、まず、搭載パッド３０−１、および、搭載パッド３０−２は露出し、配線２６−１、配線２６−２、スルーホールランド２５−３、および、スルーホールランド２５−４は露出しないように、突起を持つ形状に形成する。
次に、搭載パッド３０−１、および、搭載パッド３０−２に無電解ニッケルメッキ３３、および、無電解金メッキ３４を行う。突起を持つ形状、第１〜第４の実施の形態に適用できる。
本発明の第５の実施の形態は、本発明の第１〜第４の実施の形態よりも、熱を発散できるという効果を持つ。その理由は、突起を持つ形状に形成するからである。
本発明の第５の実施の形態は、本発明の第１〜第４の実施の形態よりも、熱を発散できるという効果を持つ。その理由は、突起を持つ形状に形成するからである。
第１〜第５の実施の形態において、キャビティ２９等の実際の形成時には、特許文献２記載のＮＣ加工機が利用可能である。
１０ ＬＳＩ
２０ プリント配線板
２３−１ ビルド層
２３−２ ビルド層
２４ コア層
２５−１ スルーホール
２５−２ スルーホール
２５−３ スルーホールランド
２５−４ スルーホールランド
２６−１ 配線
２６−２ 配線
２７ ハンダ
２８ 外部端子
２９ キャビティ
３０−１ 搭載パッド
３０−２ 搭載パッド
３１ 内層グランドプレーン
３２ 内層電源プレーン
３３ 無電解ニッケルメッキ
３４ 無電解金メッキ
３５−１ キャビティ
３５−２ キャビティ
４０ チップ部品
２０ プリント配線板
２３−１ ビルド層
２３−２ ビルド層
２４ コア層
２５−１ スルーホール
２５−２ スルーホール
２５−３ スルーホールランド
２５−４ スルーホールランド
２６−１ 配線
２６−２ 配線
２７ ハンダ
２８ 外部端子
２９ キャビティ
３０−１ 搭載パッド
３０−２ 搭載パッド
３１ 内層グランドプレーン
３２ 内層電源プレーン
３３ 無電解ニッケルメッキ
３４ 無電解金メッキ
３５−１ キャビティ
３５−２ キャビティ
４０ チップ部品
Claims (2)
- キャビティに、
スルーホールを有するコア層内に設けられた内層グランドプレーンに接続する一つの前記スルーホールのスルーホールランドと部品を搭載するための一つの搭載パッドとを離して備え、さらに当該スルーホールランドと当該搭載パッドを配線で接続し、
前記コア層内に設けられた内層電源プレーンに接続するもう一つの前記スルーホールのスルーホールランドと前記部品を搭載するためのもう一つの搭載パッドとを離して備え、さらに当該スルーホールランドと当該搭載パッドとを配線で接続するプリント配線板製造方法であって、
前記コア層の一面に、前記搭載パッドが露出し、前記配線、および、前記スルーホールランドが露出しない窪みである前記キャビティを形成する第１の工程と、前記搭載パッドに無電解ニッケルメッキ、および、無電解金メッキを行う第２の工程と、前記配線、および、前記スルーホールランドが露出するキャビティを形成する第３の工程とを含むことを特徴とするプリント配線板製造方法。 - 前記配線、および、前記スルーホールランドに無電解ニッケルメッキを行う第４の工程を含むことを特徴とする請求項１記載のプリント配線板製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254292A JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
| US11/857,894 US7876571B2 (en) | 2006-09-20 | 2007-09-19 | Wiring board and method of manufacturing wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254292A JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078290A JP2008078290A (ja) | 2008-04-03 |
| JP5168863B2 true JP5168863B2 (ja) | 2013-03-27 |
Family
ID=39187382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254292A Expired - Fee Related JP5168863B2 (ja) | 2006-09-20 | 2006-09-20 | プリント配線板製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7876571B2 (ja) |
| JP (1) | JP5168863B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8508947B2 (en) * | 2010-10-01 | 2013-08-13 | Intel Corporation | Flex cable and method for making the same |
| WO2018231045A1 (en) * | 2017-06-15 | 2018-12-20 | Jabil Inc. | System, apparatus and method for utilizing surface mount technology on metal substrates |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355469U (ja) * | 1986-09-26 | 1988-04-13 | ||
| JPH06103731B2 (ja) * | 1987-08-25 | 1994-12-14 | 日本電気株式会社 | 半導体パッケ−ジ |
| EP0774888B1 (en) * | 1995-11-16 | 2003-03-19 | Matsushita Electric Industrial Co., Ltd | Printed wiring board and assembly of the same |
| JPH1022643A (ja) | 1996-07-01 | 1998-01-23 | Nippon Avionics Co Ltd | キャビティ付きプリント配線板と、その製造方法および製造装置 |
| US6229404B1 (en) * | 1998-08-31 | 2001-05-08 | Kyocera Corporation | Crystal oscillator |
| WO2000070677A1 (fr) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique |
| US6627864B1 (en) * | 1999-11-22 | 2003-09-30 | Amkor Technology, Inc. | Thin image sensor package |
| TW511409B (en) * | 2000-05-16 | 2002-11-21 | Hitachi Aic Inc | Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof |
| US6759266B1 (en) * | 2001-09-04 | 2004-07-06 | Amkor Technology, Inc. | Quick sealing glass-lidded package fabrication method |
| US6948943B2 (en) * | 2002-03-06 | 2005-09-27 | Intel Corporation | Shunting arrangements to reduce high currents in grid array connectors |
| JP2004235222A (ja) * | 2003-01-28 | 2004-08-19 | Airex Inc | プリント配線板の製造方法 |
| JP4117390B2 (ja) * | 2003-05-07 | 2008-07-16 | 株式会社トッパンＮｅｃサーキットソリューションズ | キャビティ付き多層プリント配線板の製造方法 |
| JP4207654B2 (ja) | 2003-05-13 | 2009-01-14 | 株式会社トッパンＮｅｃサーキットソリューションズ | コンデンサ内蔵プリント配線板 |
| JP2005011837A (ja) * | 2003-06-16 | 2005-01-13 | Nippon Micron Kk | 半導体装置用基板、半導体装置およびその製造方法 |
| JP2005101365A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
| JP2006086453A (ja) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | 表面処理方法、および電子部品の製造方法 |
| JP4617900B2 (ja) * | 2005-01-31 | 2011-01-26 | 日本電気株式会社 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
-
2006
- 2006-09-20 JP JP2006254292A patent/JP5168863B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-19 US US11/857,894 patent/US7876571B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080066950A1 (en) | 2008-03-20 |
| JP2008078290A (ja) | 2008-04-03 |
| US7876571B2 (en) | 2011-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404637A (en) | Method of manufacturing multilayer printed wiring board | |
| JP5715009B2 (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
| JP2003197809A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
| JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| US6585903B1 (en) | Electrical circuit board and a method for making the same | |
| JP2009170561A (ja) | 配線基板およびその製造方法 | |
| JP2004296562A (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP5168863B2 (ja) | プリント配線板製造方法 | |
| JPH01164089A (ja) | ブラインド・スルーホールを用いた電子部品実装構造 | |
| KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP4396839B2 (ja) | キャビティ構造プリント配線板とその製造方法及び実装構造 | |
| JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP2006253167A (ja) | キャビティ構造プリント配線板の製造方法及び実装構造 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP2004063956A (ja) | プリント配線板及びその製造方法 | |
| JP2013110332A (ja) | 表面実装電子デバイス | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| JP4491338B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP3955086B2 (ja) | バンプ付き基板の製造方法 | |
| JPH0786751A (ja) | 多層プリント配線板の製造方法 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| JP3202836B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5168863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |