JP2004296562A - 電子部品内蔵基板及びその製造方法 - Google Patents
電子部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004296562A JP2004296562A JP2003084104A JP2003084104A JP2004296562A JP 2004296562 A JP2004296562 A JP 2004296562A JP 2003084104 A JP2003084104 A JP 2003084104A JP 2003084104 A JP2003084104 A JP 2003084104A JP 2004296562 A JP2004296562 A JP 2004296562A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- insulating resin
- circuit pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】電子回路の信頼性を確保した上で、回路実装を高密度化し、しかも低コストで実現できる電子部品内蔵基板回路基板及びその製造方法を提供する。
【解決手段】絶縁樹脂部材（コア基板）１の電子部品実装面に粘着材２を介して電子部品３，４を仮止めし、封止用絶縁樹脂５によって封止する。コア基板１の非電子部品実装面から電子部品３の電極３ａ，３ｂ方向に貫通孔６ａ，６ｂをレーザ加工により加工する。コア基板１の非電子部品実装面に銅メッキを施して回路パターン８を形成し、電子部品３の電極３ａ，３ｂと回路パターン８を貫通孔６ａ，６ｂを介して電気接続する。回路パターン８面の配線は、エッチング処理によって形成され、電子部品間及び回路間の配線が形成される。
【選択図】 図１
【解決手段】絶縁樹脂部材（コア基板）１の電子部品実装面に粘着材２を介して電子部品３，４を仮止めし、封止用絶縁樹脂５によって封止する。コア基板１の非電子部品実装面から電子部品３の電極３ａ，３ｂ方向に貫通孔６ａ，６ｂをレーザ加工により加工する。コア基板１の非電子部品実装面に銅メッキを施して回路パターン８を形成し、電子部品３の電極３ａ，３ｂと回路パターン８を貫通孔６ａ，６ｂを介して電気接続する。回路パターン８面の配線は、エッチング処理によって形成され、電子部品間及び回路間の配線が形成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に適用される電子部品内蔵基板及びその製造方法に関し、さらに詳しくは、回路基板に電子部品を内蔵した多層構造の電子部品内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話機、デジタルビデオカメラ、デジタルカメラ、携帯情報端末、モバイルコンピュータ等の小型携帯機器に関して回路実装技術の高密度化が重要なテーマになっている。このような状況において、基板表面に電子部品をリフロー半田付けする表面実装技術、ＩＣチップを直接基板上に実装するフリップチップ実装技術、ＩＣパッケージの中に数個のＩＣチップを積み重ねパッケージ化するスタックＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）技術等の技術を使用し高密度化が図られているが、近年において、基板の中に電子部品を内蔵する技術についても盛んに開発が進められている。
【０００３】
本発明は、この電子部品内蔵基板に関する技術であって、関連した公知技術として、特許文献１に開示された「電子部品内蔵型多層回路板およびその製法」、及び特許文献２に開示された「電子部品内蔵型多層配線板」等があるが、これらの技術においては半田付け、ワイヤボンディング、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式等の方法で、予め基板配線とＩＣチップとを接続することが提案されている。
【０００４】
【特許文献１】
特開平９−４６０４６号公報
【特許文献２】
特開２００２−８４０７０号公報
【０００５】
【発明が解決しようとする課題】
従来技術において、基板表面に電子部品をリフロー半田付けする表面実装技術、ＩＣチップを直接基板上に実装するフリップチップ実装技術、ＩＣパッケージの中に数個のＩＣチップを積み重ねパッケージ化するスタックＣＳＰ技術等は基板表面に電子部品を平面的に並べて配置するので、部品搭載面積をさらに小さくし、高密度実装するには限界がある。
【０００６】
従来の電子部品内蔵基板において、電子部品と基板配線との電気的接続に半田付け、ワイヤボンディング等を使用した場合、部品実装に必要とする面積以外に基板配線と接続するための配線パッドや半田付けスペースが必要となる。また、接続個所が部品直下であるため、接続スペースが平面的に現れないフリップチップ実装においては、導電材、金バンプ、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等の接続及びチップ固定用の材料が必要になり、コスト高になる。
【０００７】
また、フリップチップ実装は、導電材、金バンプ、ＡＣＦ等で接続する場合、部品搭載マウンタ以外に加熱加圧工程、導電ペースト印刷工程、ＡＣＦ貼り付け工程、金バンプ形成工程等の工程と設備が必要になる。
【０００８】
特許文献１、特許文献２に開示された技術は、上述したように半田付け、ワイヤボンディング、ＴＡＢ方式による電子部品との接続を行う方法であり、電子部品と回路（配線）パターンとを接続する電極パッドが必要であった。このため、電子部品実装面に回路パターンを設ける必要があった。また、電子部品を実装するための空隙（スペース）を設けなければならないので、実装上でのムダな空間となっていた。
【０００９】
本発明は、以上のような従来技術の課題を解決するためのものであり、電子回路の信頼性を確保した上で、従来技術に比較し基板への回路実装を高密度とし、しかも安価に実現できる電子部品内蔵基板、及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
以上の課題を解決するために、本発明の第１の技術手段は、絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面に回路パターンを形成する工程とからなることを特徴とする。
【００１１】
本発明の第２の技術手段は、第１の技術手段の電子部品内蔵基板の製造方法において、前記回路パターンを形成する工程は、封止された前記電子部品の電極と前記回路パターンとを前記貫通孔を介して電気接続する工程を含むことを特徴とする。
【００１２】
本発明の第３の技術手段は、絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の第１の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面から前記封止用絶縁樹脂の表面に電気接続用の第２の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面に第１の回路パターンを形成する工程と、前記封止用絶縁樹脂の表面に第２の回路パターンを形成する工程とからなることを特徴とする。
【００１３】
本発明の第４の技術手段は、第３の技術手段の電子部品内蔵基板の製造方法において、前記第１の回路パターンを形成する工程は、前記電子部品の電極と前記第１の回路パターンとを前記第１の貫通孔を介して電気接続する工程を含み、前記第２の回路パターンを形成する工程は、前記第１の回路パターンと前記第２の回路パターンとを前記第２の貫通孔を介して電気接続する工程を含むことを特徴とする。
【００１４】
本発明の第５の技術手段は、第１〜４の技術手段の電子部品内蔵基板の製造方法において、前記回路パターン上に複数の回路基板を積層し多層化することを特徴とする。
【００１５】
本発明の第６の技術手段は、第５の技術手段の電子部品内蔵基板の製造方法において、前記複数の回路基板は、電子部品内蔵基板を含むことを特徴とする。
【００１６】
本発明の第７の技術手段は、第１または３の技術手段の電子部品内蔵基板の製造方法において、前記電気接続用の貫通孔を設ける工程、前記電気接続用の第１の貫通孔を設ける工程または前記電気接続用の第２の貫通孔を設ける工程において、前記貫通孔はレーザ加工により形成されることを特徴とする。
【００１７】
本発明の第８の技術手段は、第１〜７の技術手段の電子部品内蔵基板の製造方法において、前記絶縁樹脂部材及び前記封止用絶縁樹脂は、少なくとも一方が透明または半透明の絶縁樹脂基材からなることを特徴とする。
【００１８】
本発明の第９の技術手段は、第１〜８の技術手段の電子部品内蔵基板の製造方法において、前記回路パターンを形成する工程は、金属メッキを行う工程を含み、半田処理を伴なう工程を含まないことを特徴とする。
【００１９】
本発明の第１０の技術手段は、第１〜９の技術手段の電子部品内蔵基板の製造方法において、前記電子部品は電極パッドを有していないことを特徴とする。
【００２０】
本発明の第１１の技術手段は、第１〜１０の技術手段の電子部品内蔵基板の製造方法によって製造された電子部品内蔵基板であることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図４に示す実施例に基づいて説明する。
（実施例１）
図１は、本発明の実施例１による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図１（Ａ）は電子部品内蔵基板の製造方法における電子部品実装工程を示し、図１（Ｂ）は電子部品実装面を電子部品とともに絶縁樹脂で封止する工程を示し、図１（Ｃ）は貫通孔を形成する工程を示し、図１（Ｄ）は回路パターンを形成する工程を示す。
【００２２】
図１（Ａ）の電子部品実装工程において、電子部品実装用絶縁樹脂部材（以下、コア基板という）１を用意するが、コア基板１としてはポリイミド系、エポキシ系、アクリル系樹脂材料、石英、ガラス等の材料が例示されるが、透明材料や半透明材料を用いて、透明あるいは半透明基板とすればさらに望ましい。
【００２３】
コア基板１の電子部品実装面は、電子部品３，４を仮固定するために、粘着性のある粘着材２を塗布あるいは貼り付け加工される。粘着材２は、電気的に絶縁性を有し、さらに高熱を加えた際に、蒸発あるいは気体となる材料が望ましい。例えば、常温もしくは加熱により粘着性を示す粘着性絶縁物質を使用する場合、使用する高分子としては、粘着性を有するアニオン性、またはカチオン性の合成高分子樹脂を例示することができる。具体的には、アニオン性合成高分子樹脂として、アクリル樹脂、ポリエステル樹脂、マレイン化油樹脂、ポリブタエン樹脂、エポキシ樹脂等を単独で、あるいはこれらの樹脂の任意の組み合わせによる混合物として使用できる。また、前記高分子樹脂に粘着性を付与するためにロジン系、テルペン系、石油樹脂系等の粘着付与樹脂を必要に応じて添加することも可能である。
【００２４】
次に、コア基板１に電子部品３，４が、予めＣＡＤ設計により決められた位置にマウントされる。ここで、電子部品３の電極は３ａ，３ｂ、電子部品４の電極は４ａ、４ｂとして以降の工程を説明する。
図１（Ｂ）の工程は、コア基板１の電子部品３，４が実装された面を電子部品３，４とともに封止用絶縁樹脂５によって封止する。封止用絶縁樹脂５は、印刷（プリント）基板のプリプレス材を真空加熱プレスあるいは液体状の絶縁樹脂を加熱あるいは紫外線等により硬化させ形成する。
【００２５】
図１（Ｃ）の工程は、コア基板１の電子部品３，４が実装されていない面（非電子部品実装面）から実装された電子部品３，４の電極３ａ，３ｂ，４ａ、４ｂ方向に貫通孔６ａ，６ｂ，７ａ、７ｂを加工する。電極３ａ，３ｂ，４ａ、４ｂの位置は電子部品３，４を実装する際に、予め決められた位置に配置されて、形状、電極位置等の情報が入力されている加工機にて加工する。本実施例ではレーザ加工により貫通孔６ａ，６ｂ，７ａ，７ｂを作成する。レーザ加工によりコア基板１に貫通孔６ａ，６ｂ，７ａ，７ｂが穿設され、電子部品の電極３ａ，３ｂ，４ａ，４ｂ付近ではかなりの高温となるので、粘着材２を気化することになる。コア基板１または封止用絶縁樹脂５は透明あるいは半透明であれば、目視により電子部品３，４の電極位置を確認して貫通孔６ａ，６ｂ，７ａ，７ｂの加工を行うことができる。以上の点は、設計当初予期していない回路パターンや電極位置に貫通孔を設けなければならないといった事態に対して素早い対応を可能とする。
【００２６】
図１（Ｄ）の工程は、コア基板１の非電子部品実装面に回路パターン８を形成する工程である。回路パターン８の形成方法として、電子部品３，４が実装されていない面に銅メッキ等の金属メッキを施すことにより、回路パターンを形成するとともに半田処理を伴なう行程を経ずに貫通孔６ａ，６ｂ，７ａ，７ｂと電子部品３，４の電極３ａ，３ｂ，４ａ，４ｂと回路パターン８を電気接続することができる。電子部品３，４の電極３ａ，３ｂ，４ａ，４ｂと回路パターン８とが貫通孔６ａ，６ｂ，７ａ，７ｂの内面に形成された銅メッキ等による金属皮膜を介して電気接続されるので、鉛を使用しない環境に対しクリーンな製造方法とすることができる。回路パターン８面の配線は、エッチング処理によって形成され、電子部品（電気部品も同様）間及び回路間の配線が形成される。
【００２７】
（実施例２）
図２は、本発明の実施例２による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図２（Ａ）は実施例１の図１（Ｃ）から引き続く図で、電子部品内蔵基板の封止用絶縁樹脂の表面を回路パターンとするための貫通孔作成工程を示し、図２（Ｂ）は回路パターン作成工程を示す。
図２（Ａ）の工程では、実施例１における図１（Ｃ）の工程で作成された製品に対し、電子部品３，４を封止している封止用絶縁樹脂５及びコア基板１を貫通する第２の貫通孔９を設ける。実施例２の電子部品内蔵基板及びその製造方法においては、実施例１の電子部品内蔵基板の貫通孔６ａ，６ｂ，７ａ，７ｂは第２の貫通孔９に対し、第１の貫通孔となっている。
【００２８】
図２（Ｂ）の工程は、コア基板１の非電子部品実装面と封止用絶縁樹脂５の表面にそれぞれ回路パターン１０，１１を形成する工程である。回路パターン１０，１１の形成は、前記したと同様に銅メッキ処理をする方法が最も効率的に形成できるが、他の従来方法の組み合わせでもよい。図２（Ｂ）の工程により、電子部品３，４を内蔵し、両面に回路パターン１０，１１を有する両面基板が形成される。
回路パターン１０，１１を形成した後は、エッチング処理により電子部品間及び回路間の配線パターンを作成する。両面の配線パターンに電子部品の電極パッドを設けて、基板両面に電子部品を実装することも可能である。
【００２９】
（実施例３）
図３は、本発明の実施例３による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図３（Ａ）は実施例２で作成された電子部品内蔵基板を多層化するための貫通孔作成工程を示し、図３（Ｂ）は電子部品内蔵基板を多層化するための回路パターン作成工程を示す。
図３（Ａ）の工程は、実施例２で説明した図２（Ｂ）の工程に引き続いて、両面基板の片面に絶縁樹脂１２を、他方の面に絶縁樹脂１３を塗布あるいは印刷等により形成する。仕上がった基板を多層化するため、予めＣＡＤ設計により多層基板となっている所定のレイアの層間接続データを読み出し、層間接続位置に図３（Ａ）上では絶縁樹脂１２の３個所に貫通孔１４を設け、また絶縁樹脂１３の４個所に貫通孔１５を設ける。
【００３０】
図３（Ａ）の工程で形成した絶縁樹脂１２、１３の夫々の面に回路パターン１６，１７を前記した方法で形成する。図３（Ｂ）の工程により電子部品を内蔵した多層基板が完成する。
回路パターン１６，１７が形成された後は、エッチング処理により電子部品間及び回路間の配線パターンを形成する。両面の配線パターンに電子部品の電極パッドを設けて、電子部品内臓基板の両面に電子部品を実装することも可能である。
【００３１】
（実施例４）
図４は、実施例４の電子部品内蔵型基板を示す断面図である。
実施例４の電子部品内蔵型基板は、実施例２における図２（Ａ）で作成された製品と実施例３における図３（Ｂ）で作成された製品を組み合わせて複合形成した多層電子部品内蔵型多層基板である。この基板の製造工程は、図３（Ｂ）の工程で形成した電子部品内蔵の多層基板Ｓに、図２（Ａ）の工程で形成した基板を上下反転した基板Ｆを積み重ねた後、図２（Ａ）の工程におけるコア基板１の露出面に対し、図２（Ｂ）の工程における回路パターン１０を形成し、エッチング処理により配線パターンを形成して仕上げている。
【００３２】
以上の電子部品内蔵基板及びその製造方法において、基板表面の配線パターンにはレジスト処理を施してもよい。また、以上で説明した実施例は、本発明の電子部品内蔵基板及びその製造方法に関する基本形であり、各工程の順序を規定しているものではないので、必要に応じてその順序を変更し、さらに周知の行程を付加あるいは削除して変更することができる。
【００３３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、実施例１〜４に示したような工程で電子部品内蔵基板が製造できるので、電子部品を内蔵した層には不要な空隙を設けることなく電子部品を実装でき、また電子部品の電極パッドも不要とすることができ、高密度に電子部品を内蔵することが可能である。
【００３４】
また、本発明によれば、金バンプ、ＡＣＦ等の高価な材料を使用することなく、しかも最小限の工程で電子部品内蔵基板を作成することができる。
【００３５】
また、本発明によれば、基板に内蔵された電子部品と回路パターンの配線を最短に抑えることができるので、高周波特性のよい電子部品内蔵基板を提供することができる。
【００３６】
さらに、電子部品の電極と基板表面の回路パターンとを例えば銅メッキによって形成した金属皮膜を介して電気接続することによって、鉛を使用する工程をなくすことができ、環境破壊の要因が少ない電子部品内蔵基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図２】本発明の実施例２による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図３】本発明の実施例３による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図４】本発明の実施例４による電子部品内蔵型基板を示す断面図である。
【符号の説明】
１…絶縁樹脂部材（コア基板）、２…粘着材、３，４…電子部品、３ａ，３ｂ，４ａ，４ｂ…電極、５…封止用絶縁樹脂、６ａ，６ｂ，７ａ，７ｂ…（第１の）貫通孔、８…回路パターン、９…第２の貫通孔、１０，１１…回路パターン、１２，１３…絶縁樹脂、１４，１５…貫通孔、１６，１７…回路パターン。
【発明の属する技術分野】
本発明は、各種電子機器に適用される電子部品内蔵基板及びその製造方法に関し、さらに詳しくは、回路基板に電子部品を内蔵した多層構造の電子部品内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話機、デジタルビデオカメラ、デジタルカメラ、携帯情報端末、モバイルコンピュータ等の小型携帯機器に関して回路実装技術の高密度化が重要なテーマになっている。このような状況において、基板表面に電子部品をリフロー半田付けする表面実装技術、ＩＣチップを直接基板上に実装するフリップチップ実装技術、ＩＣパッケージの中に数個のＩＣチップを積み重ねパッケージ化するスタックＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）技術等の技術を使用し高密度化が図られているが、近年において、基板の中に電子部品を内蔵する技術についても盛んに開発が進められている。
【０００３】
本発明は、この電子部品内蔵基板に関する技術であって、関連した公知技術として、特許文献１に開示された「電子部品内蔵型多層回路板およびその製法」、及び特許文献２に開示された「電子部品内蔵型多層配線板」等があるが、これらの技術においては半田付け、ワイヤボンディング、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式等の方法で、予め基板配線とＩＣチップとを接続することが提案されている。
【０００４】
【特許文献１】
特開平９−４６０４６号公報
【特許文献２】
特開２００２−８４０７０号公報
【０００５】
【発明が解決しようとする課題】
従来技術において、基板表面に電子部品をリフロー半田付けする表面実装技術、ＩＣチップを直接基板上に実装するフリップチップ実装技術、ＩＣパッケージの中に数個のＩＣチップを積み重ねパッケージ化するスタックＣＳＰ技術等は基板表面に電子部品を平面的に並べて配置するので、部品搭載面積をさらに小さくし、高密度実装するには限界がある。
【０００６】
従来の電子部品内蔵基板において、電子部品と基板配線との電気的接続に半田付け、ワイヤボンディング等を使用した場合、部品実装に必要とする面積以外に基板配線と接続するための配線パッドや半田付けスペースが必要となる。また、接続個所が部品直下であるため、接続スペースが平面的に現れないフリップチップ実装においては、導電材、金バンプ、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等の接続及びチップ固定用の材料が必要になり、コスト高になる。
【０００７】
また、フリップチップ実装は、導電材、金バンプ、ＡＣＦ等で接続する場合、部品搭載マウンタ以外に加熱加圧工程、導電ペースト印刷工程、ＡＣＦ貼り付け工程、金バンプ形成工程等の工程と設備が必要になる。
【０００８】
特許文献１、特許文献２に開示された技術は、上述したように半田付け、ワイヤボンディング、ＴＡＢ方式による電子部品との接続を行う方法であり、電子部品と回路（配線）パターンとを接続する電極パッドが必要であった。このため、電子部品実装面に回路パターンを設ける必要があった。また、電子部品を実装するための空隙（スペース）を設けなければならないので、実装上でのムダな空間となっていた。
【０００９】
本発明は、以上のような従来技術の課題を解決するためのものであり、電子回路の信頼性を確保した上で、従来技術に比較し基板への回路実装を高密度とし、しかも安価に実現できる電子部品内蔵基板、及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
以上の課題を解決するために、本発明の第１の技術手段は、絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面に回路パターンを形成する工程とからなることを特徴とする。
【００１１】
本発明の第２の技術手段は、第１の技術手段の電子部品内蔵基板の製造方法において、前記回路パターンを形成する工程は、封止された前記電子部品の電極と前記回路パターンとを前記貫通孔を介して電気接続する工程を含むことを特徴とする。
【００１２】
本発明の第３の技術手段は、絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の第１の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面から前記封止用絶縁樹脂の表面に電気接続用の第２の貫通孔を設ける工程と、前記絶縁樹脂部材の他方の面に第１の回路パターンを形成する工程と、前記封止用絶縁樹脂の表面に第２の回路パターンを形成する工程とからなることを特徴とする。
【００１３】
本発明の第４の技術手段は、第３の技術手段の電子部品内蔵基板の製造方法において、前記第１の回路パターンを形成する工程は、前記電子部品の電極と前記第１の回路パターンとを前記第１の貫通孔を介して電気接続する工程を含み、前記第２の回路パターンを形成する工程は、前記第１の回路パターンと前記第２の回路パターンとを前記第２の貫通孔を介して電気接続する工程を含むことを特徴とする。
【００１４】
本発明の第５の技術手段は、第１〜４の技術手段の電子部品内蔵基板の製造方法において、前記回路パターン上に複数の回路基板を積層し多層化することを特徴とする。
【００１５】
本発明の第６の技術手段は、第５の技術手段の電子部品内蔵基板の製造方法において、前記複数の回路基板は、電子部品内蔵基板を含むことを特徴とする。
【００１６】
本発明の第７の技術手段は、第１または３の技術手段の電子部品内蔵基板の製造方法において、前記電気接続用の貫通孔を設ける工程、前記電気接続用の第１の貫通孔を設ける工程または前記電気接続用の第２の貫通孔を設ける工程において、前記貫通孔はレーザ加工により形成されることを特徴とする。
【００１７】
本発明の第８の技術手段は、第１〜７の技術手段の電子部品内蔵基板の製造方法において、前記絶縁樹脂部材及び前記封止用絶縁樹脂は、少なくとも一方が透明または半透明の絶縁樹脂基材からなることを特徴とする。
【００１８】
本発明の第９の技術手段は、第１〜８の技術手段の電子部品内蔵基板の製造方法において、前記回路パターンを形成する工程は、金属メッキを行う工程を含み、半田処理を伴なう工程を含まないことを特徴とする。
【００１９】
本発明の第１０の技術手段は、第１〜９の技術手段の電子部品内蔵基板の製造方法において、前記電子部品は電極パッドを有していないことを特徴とする。
【００２０】
本発明の第１１の技術手段は、第１〜１０の技術手段の電子部品内蔵基板の製造方法によって製造された電子部品内蔵基板であることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図４に示す実施例に基づいて説明する。
（実施例１）
図１は、本発明の実施例１による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図１（Ａ）は電子部品内蔵基板の製造方法における電子部品実装工程を示し、図１（Ｂ）は電子部品実装面を電子部品とともに絶縁樹脂で封止する工程を示し、図１（Ｃ）は貫通孔を形成する工程を示し、図１（Ｄ）は回路パターンを形成する工程を示す。
【００２２】
図１（Ａ）の電子部品実装工程において、電子部品実装用絶縁樹脂部材（以下、コア基板という）１を用意するが、コア基板１としてはポリイミド系、エポキシ系、アクリル系樹脂材料、石英、ガラス等の材料が例示されるが、透明材料や半透明材料を用いて、透明あるいは半透明基板とすればさらに望ましい。
【００２３】
コア基板１の電子部品実装面は、電子部品３，４を仮固定するために、粘着性のある粘着材２を塗布あるいは貼り付け加工される。粘着材２は、電気的に絶縁性を有し、さらに高熱を加えた際に、蒸発あるいは気体となる材料が望ましい。例えば、常温もしくは加熱により粘着性を示す粘着性絶縁物質を使用する場合、使用する高分子としては、粘着性を有するアニオン性、またはカチオン性の合成高分子樹脂を例示することができる。具体的には、アニオン性合成高分子樹脂として、アクリル樹脂、ポリエステル樹脂、マレイン化油樹脂、ポリブタエン樹脂、エポキシ樹脂等を単独で、あるいはこれらの樹脂の任意の組み合わせによる混合物として使用できる。また、前記高分子樹脂に粘着性を付与するためにロジン系、テルペン系、石油樹脂系等の粘着付与樹脂を必要に応じて添加することも可能である。
【００２４】
次に、コア基板１に電子部品３，４が、予めＣＡＤ設計により決められた位置にマウントされる。ここで、電子部品３の電極は３ａ，３ｂ、電子部品４の電極は４ａ、４ｂとして以降の工程を説明する。
図１（Ｂ）の工程は、コア基板１の電子部品３，４が実装された面を電子部品３，４とともに封止用絶縁樹脂５によって封止する。封止用絶縁樹脂５は、印刷（プリント）基板のプリプレス材を真空加熱プレスあるいは液体状の絶縁樹脂を加熱あるいは紫外線等により硬化させ形成する。
【００２５】
図１（Ｃ）の工程は、コア基板１の電子部品３，４が実装されていない面（非電子部品実装面）から実装された電子部品３，４の電極３ａ，３ｂ，４ａ、４ｂ方向に貫通孔６ａ，６ｂ，７ａ、７ｂを加工する。電極３ａ，３ｂ，４ａ、４ｂの位置は電子部品３，４を実装する際に、予め決められた位置に配置されて、形状、電極位置等の情報が入力されている加工機にて加工する。本実施例ではレーザ加工により貫通孔６ａ，６ｂ，７ａ，７ｂを作成する。レーザ加工によりコア基板１に貫通孔６ａ，６ｂ，７ａ，７ｂが穿設され、電子部品の電極３ａ，３ｂ，４ａ，４ｂ付近ではかなりの高温となるので、粘着材２を気化することになる。コア基板１または封止用絶縁樹脂５は透明あるいは半透明であれば、目視により電子部品３，４の電極位置を確認して貫通孔６ａ，６ｂ，７ａ，７ｂの加工を行うことができる。以上の点は、設計当初予期していない回路パターンや電極位置に貫通孔を設けなければならないといった事態に対して素早い対応を可能とする。
【００２６】
図１（Ｄ）の工程は、コア基板１の非電子部品実装面に回路パターン８を形成する工程である。回路パターン８の形成方法として、電子部品３，４が実装されていない面に銅メッキ等の金属メッキを施すことにより、回路パターンを形成するとともに半田処理を伴なう行程を経ずに貫通孔６ａ，６ｂ，７ａ，７ｂと電子部品３，４の電極３ａ，３ｂ，４ａ，４ｂと回路パターン８を電気接続することができる。電子部品３，４の電極３ａ，３ｂ，４ａ，４ｂと回路パターン８とが貫通孔６ａ，６ｂ，７ａ，７ｂの内面に形成された銅メッキ等による金属皮膜を介して電気接続されるので、鉛を使用しない環境に対しクリーンな製造方法とすることができる。回路パターン８面の配線は、エッチング処理によって形成され、電子部品（電気部品も同様）間及び回路間の配線が形成される。
【００２７】
（実施例２）
図２は、本発明の実施例２による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図２（Ａ）は実施例１の図１（Ｃ）から引き続く図で、電子部品内蔵基板の封止用絶縁樹脂の表面を回路パターンとするための貫通孔作成工程を示し、図２（Ｂ）は回路パターン作成工程を示す。
図２（Ａ）の工程では、実施例１における図１（Ｃ）の工程で作成された製品に対し、電子部品３，４を封止している封止用絶縁樹脂５及びコア基板１を貫通する第２の貫通孔９を設ける。実施例２の電子部品内蔵基板及びその製造方法においては、実施例１の電子部品内蔵基板の貫通孔６ａ，６ｂ，７ａ，７ｂは第２の貫通孔９に対し、第１の貫通孔となっている。
【００２８】
図２（Ｂ）の工程は、コア基板１の非電子部品実装面と封止用絶縁樹脂５の表面にそれぞれ回路パターン１０，１１を形成する工程である。回路パターン１０，１１の形成は、前記したと同様に銅メッキ処理をする方法が最も効率的に形成できるが、他の従来方法の組み合わせでもよい。図２（Ｂ）の工程により、電子部品３，４を内蔵し、両面に回路パターン１０，１１を有する両面基板が形成される。
回路パターン１０，１１を形成した後は、エッチング処理により電子部品間及び回路間の配線パターンを作成する。両面の配線パターンに電子部品の電極パッドを設けて、基板両面に電子部品を実装することも可能である。
【００２９】
（実施例３）
図３は、本発明の実施例３による電子部品内蔵基板及びその製造方法を工程順に示す断面図で、図３（Ａ）は実施例２で作成された電子部品内蔵基板を多層化するための貫通孔作成工程を示し、図３（Ｂ）は電子部品内蔵基板を多層化するための回路パターン作成工程を示す。
図３（Ａ）の工程は、実施例２で説明した図２（Ｂ）の工程に引き続いて、両面基板の片面に絶縁樹脂１２を、他方の面に絶縁樹脂１３を塗布あるいは印刷等により形成する。仕上がった基板を多層化するため、予めＣＡＤ設計により多層基板となっている所定のレイアの層間接続データを読み出し、層間接続位置に図３（Ａ）上では絶縁樹脂１２の３個所に貫通孔１４を設け、また絶縁樹脂１３の４個所に貫通孔１５を設ける。
【００３０】
図３（Ａ）の工程で形成した絶縁樹脂１２、１３の夫々の面に回路パターン１６，１７を前記した方法で形成する。図３（Ｂ）の工程により電子部品を内蔵した多層基板が完成する。
回路パターン１６，１７が形成された後は、エッチング処理により電子部品間及び回路間の配線パターンを形成する。両面の配線パターンに電子部品の電極パッドを設けて、電子部品内臓基板の両面に電子部品を実装することも可能である。
【００３１】
（実施例４）
図４は、実施例４の電子部品内蔵型基板を示す断面図である。
実施例４の電子部品内蔵型基板は、実施例２における図２（Ａ）で作成された製品と実施例３における図３（Ｂ）で作成された製品を組み合わせて複合形成した多層電子部品内蔵型多層基板である。この基板の製造工程は、図３（Ｂ）の工程で形成した電子部品内蔵の多層基板Ｓに、図２（Ａ）の工程で形成した基板を上下反転した基板Ｆを積み重ねた後、図２（Ａ）の工程におけるコア基板１の露出面に対し、図２（Ｂ）の工程における回路パターン１０を形成し、エッチング処理により配線パターンを形成して仕上げている。
【００３２】
以上の電子部品内蔵基板及びその製造方法において、基板表面の配線パターンにはレジスト処理を施してもよい。また、以上で説明した実施例は、本発明の電子部品内蔵基板及びその製造方法に関する基本形であり、各工程の順序を規定しているものではないので、必要に応じてその順序を変更し、さらに周知の行程を付加あるいは削除して変更することができる。
【００３３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、実施例１〜４に示したような工程で電子部品内蔵基板が製造できるので、電子部品を内蔵した層には不要な空隙を設けることなく電子部品を実装でき、また電子部品の電極パッドも不要とすることができ、高密度に電子部品を内蔵することが可能である。
【００３４】
また、本発明によれば、金バンプ、ＡＣＦ等の高価な材料を使用することなく、しかも最小限の工程で電子部品内蔵基板を作成することができる。
【００３５】
また、本発明によれば、基板に内蔵された電子部品と回路パターンの配線を最短に抑えることができるので、高周波特性のよい電子部品内蔵基板を提供することができる。
【００３６】
さらに、電子部品の電極と基板表面の回路パターンとを例えば銅メッキによって形成した金属皮膜を介して電気接続することによって、鉛を使用する工程をなくすことができ、環境破壊の要因が少ない電子部品内蔵基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図２】本発明の実施例２による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図３】本発明の実施例３による電子部品内蔵基板及びその製造方法を工程順に示す断面図である。
【図４】本発明の実施例４による電子部品内蔵型基板を示す断面図である。
【符号の説明】
１…絶縁樹脂部材（コア基板）、２…粘着材、３，４…電子部品、３ａ，３ｂ，４ａ，４ｂ…電極、５…封止用絶縁樹脂、６ａ，６ｂ，７ａ，７ｂ…（第１の）貫通孔、８…回路パターン、９…第２の貫通孔、１０，１１…回路パターン、１２，１３…絶縁樹脂、１４，１５…貫通孔、１６，１７…回路パターン。
Claims (11)
- 絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、
前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、
前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の貫通孔を設ける工程と、
前記絶縁樹脂部材の他方の面に回路パターンを形成する工程と、
からなることを特徴とする電子部品内蔵基板の製造方法。 - 前記回路パターンを形成する工程は、封止された前記電子部品の電極と前記回路パターンとを前記貫通孔を介して電気接続する工程を含むことを特徴とする請求項１記載の電子部品内蔵基板の製造方法。
- 絶縁樹脂部材の一方の面に粘着性を持たせ電子部品を実装する工程と、
前記絶縁樹脂部材の電子部品実装面を前記電子部品とともに封止用絶縁樹脂で封止する工程と、
前記絶縁樹脂部材の他方の面から前記電子部品の電極方向に電気接続用の第１の貫通孔を設ける工程と、
前記絶縁樹脂部材の他方の面から前記封止用絶縁樹脂の表面に電気接続用の第２の貫通孔を設ける工程と、
前記絶縁樹脂部材の他方の面に第１の回路パターンを形成する工程と、
前記封止用絶縁樹脂の表面に第２の回路パターンを形成する工程と、
からなることを特徴とする電子部品内蔵基板の製造方法。 - 前記第１の回路パターンを形成する工程は、前記電子部品の電極と前記第１の回路パターンとを前記第１の貫通孔を介して電気接続する工程を含み、
前記第２の回路パターンを形成する工程は、前記第１の回路パターンと前記第２の回路パターンとを前記第２の貫通孔を介して電気接続する工程を含むことを特徴とする請求項３記載の電子部品内蔵基板の製造方法。 - 前記回路パターン上に複数の回路基板を積層し多層化することを特徴とする請求項１乃至４いずれかに記載の電子部品内蔵基板の製造方法。
- 前記複数の回路基板は、電子部品内蔵基板を含むことを特徴とする請求項５記載の電子部品内蔵基板の製造方法。
- 前記電気接続用の貫通孔を設ける工程、前記電気接続用の第１の貫通孔を設ける工程または前記電気接続用の第２の貫通孔を設ける工程において、前記貫通孔はレーザ加工により形成されることを特徴とする請求項１または３記載の電子部品内蔵基板の製造方法。
- 前記絶縁樹脂部材及び前記封止用絶縁樹脂は、少なくとも一方が透明または半透明の絶縁樹脂基材からなることを特徴とする請求項１乃至請求項７いずれかに記載の電子部品内蔵基板の製造方法。
- 前記回路パターンを形成する工程は、金属メッキを行う工程を含み、半田処理を伴なう工程を含まないことを特徴とする請求項１乃至８いずれかに記載の電子部品内蔵基板の製造方法。
- 前記電子部品は電極パッドを有していないことを特徴とする請求項１乃至９いずれかに記載の電子部品内蔵基板の製造方法。
- 請求項１乃至１０いずれかに記載の電子部品内蔵基板の製造方法によって製造されたことを特徴とする電子部品内蔵基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084104A JP2004296562A (ja) | 2003-03-26 | 2003-03-26 | 電子部品内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084104A JP2004296562A (ja) | 2003-03-26 | 2003-03-26 | 電子部品内蔵基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296562A true JP2004296562A (ja) | 2004-10-21 |
Family
ID=33399336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003084104A Pending JP2004296562A (ja) | 2003-03-26 | 2003-03-26 | 電子部品内蔵基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296562A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156438A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 電子部品搭載装置の製造方法及び電子部品搭載装置 |
| KR100648971B1 (ko) * | 2005-10-05 | 2006-11-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
| JP2007019268A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法 |
| JP2007019267A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、およびこの配線基板を備えた電子機器 |
| KR100697980B1 (ko) * | 2005-09-12 | 2007-03-23 | 삼성전기주식회사 | 전자부품을 내장하는 인쇄회로기판의 제조방법 |
| KR100722624B1 (ko) * | 2005-09-12 | 2007-05-28 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
| WO2010067508A1 (ja) * | 2008-12-12 | 2010-06-17 | 株式会社村田製作所 | 多層基板およびその製造方法 |
| JP2010153767A (ja) * | 2008-12-24 | 2010-07-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
| KR20110085969A (ko) | 2008-10-21 | 2011-07-27 | 아지노모토 가부시키가이샤 | 열경화성 수지 조성물 |
| KR101084910B1 (ko) | 2009-10-12 | 2011-11-17 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| JP2012507154A (ja) * | 2008-10-30 | 2012-03-22 | アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト | 電子構成部品をプリント回路基板に組み込むための方法 |
| KR101483411B1 (ko) | 2009-05-20 | 2015-01-15 | 엘지이노텍 주식회사 | 부품 내장 인쇄회로 기판 및 그 제조 방법 |
| US9192058B2 (en) | 2014-01-08 | 2015-11-17 | Fujitsu Limited | Method for manufacturing component built-in substrate |
-
2003
- 2003-03-26 JP JP2003084104A patent/JP2004296562A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156438A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 電子部品搭載装置の製造方法及び電子部品搭載装置 |
| JP2007019268A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法 |
| JP2007019267A (ja) * | 2005-07-07 | 2007-01-25 | Toshiba Corp | 配線基板、およびこの配線基板を備えた電子機器 |
| KR100697980B1 (ko) * | 2005-09-12 | 2007-03-23 | 삼성전기주식회사 | 전자부품을 내장하는 인쇄회로기판의 제조방법 |
| KR100722624B1 (ko) * | 2005-09-12 | 2007-05-28 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판의 제조방법 |
| KR100648971B1 (ko) * | 2005-10-05 | 2006-11-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
| KR20110085969A (ko) | 2008-10-21 | 2011-07-27 | 아지노모토 가부시키가이샤 | 열경화성 수지 조성물 |
| JP2012507154A (ja) * | 2008-10-30 | 2012-03-22 | アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト | 電子構成部品をプリント回路基板に組み込むための方法 |
| US8914974B2 (en) | 2008-10-30 | 2014-12-23 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for integrating an electronic component into a printed circuit board |
| WO2010067508A1 (ja) * | 2008-12-12 | 2010-06-17 | 株式会社村田製作所 | 多層基板およびその製造方法 |
| US8222539B2 (en) | 2008-12-24 | 2012-07-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2010153767A (ja) * | 2008-12-24 | 2010-07-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
| KR101483411B1 (ko) | 2009-05-20 | 2015-01-15 | 엘지이노텍 주식회사 | 부품 내장 인쇄회로 기판 및 그 제조 방법 |
| KR101084910B1 (ko) | 2009-10-12 | 2011-11-17 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
| US9192058B2 (en) | 2014-01-08 | 2015-11-17 | Fujitsu Limited | Method for manufacturing component built-in substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| TWI459871B (zh) | Built-in parts wiring board, built-in parts wiring board manufacturing methods | |
| JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| JP2008226945A (ja) | 半導体装置およびその製造方法 | |
| JP4976840B2 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
| JP2004296562A (ja) | 電子部品内蔵基板及びその製造方法 | |
| KR20150006686A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
| JP2007305636A (ja) | 部品実装モジュール | |
| JP2001267449A (ja) | Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2006253167A (ja) | キャビティ構造プリント配線板の製造方法及び実装構造 | |
| JP2000022019A (ja) | ピン付きプリント配線板およびその製造方法 | |
| US6429049B1 (en) | Laser method for forming vias | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JPS6364079B2 (ja) | ||
| JP2007096182A (ja) | プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器 | |
| JP4802679B2 (ja) | 電子回路基板の実装方法 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |