JP2010153767A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2010153767A
JP2010153767A JP2009108363A JP2009108363A JP2010153767A JP 2010153767 A JP2010153767 A JP 2010153767A JP 2009108363 A JP2009108363 A JP 2009108363A JP 2009108363 A JP2009108363 A JP 2009108363A JP 2010153767 A JP2010153767 A JP 2010153767A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
via hole
substrate
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009108363A
Other languages
English (en)
Other versions
JP5388676B2 (ja
Inventor
Yoichiro Kawamura
洋一郎 川村
Keisuke Shimizu
敬介 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010153767A publication Critical patent/JP2010153767A/ja
Application granted granted Critical
Publication of JP5388676B2 publication Critical patent/JP5388676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】簡素な構造又は簡易な手法により、基板に生じる応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供する。
【解決手段】配線板が、導体パターン１１０と、導体パターン１１０にバイアホール２０１ａ、２０２ａを介して接続された電子部品２００と、内部に電子部品２００が配置された基板と、を備える。そして、バイアホール２０１ａ、２０２ａと電子部品２００との接続界面は、バイアホール２０１ａ、２０２ａと導体パターン１１０との接続界面に対して傾斜している。また、電子部品２００は、湾曲面を有する。また、バイアホール２０１ａ、２０２ａは、電子部品２００の湾曲面に接続される。また、電子部品２００の湾曲面は、その中央部が両端部よりも、導体パターン１１０に向かって突き出るように又は引っ込むように湾曲する。
【選択図】図４

Description

本発明は、例えば抵抗やキャパシタ等の電子部品を内蔵する配線板及びその製造方法に関する。
特許文献１に、電子部品内蔵配線板及びその製造方法が開示されている。この製造方法では、作業者が、基板内部に電子部品を埋め込み、基板の導体パターンと電子部品の端子電極（電極パッド）とをバイアホールを介して電気的に接続することで、電子部品内蔵配線板を製造する。
特開２００６−３２８８７号公報
しかしながら、こうした電子部品内蔵配線板及びその製造方法によると、例えばプラスチックからなる基板に、例えばセラミックと金属との複合体からなる電子部品（例えばチップコンデンサ等）を内蔵させる場合に、それら基板と電子部品との間の熱膨張係数の差により熱ストレス（応力）が発生することが懸念される。そして、そうした熱ストレスが配線の接続部（接続界面）にかかると、ついには破断等に至り、基板と電子部品との間で導通不良になることも考えられる。さらに、電子部品の小型化や薄型化が進むことで、上記バイアホールも小径化され、今後、こうした問題がより深刻なものとなることも予想される。その一方で、基板に内蔵される部品の点数は増加する傾向にある。このため、バイアホールを形成する工程が煩雑化することは、なるべく避けたい。
本発明は、上記事情に鑑みてなされたものであり、簡素な構造又は簡易な手法により、基板に生じる応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供することを目的とする。
本発明の第１の観点に係る配線板は、導体パターンと、前記導体パターンにバイアホールを介して接続された電子部品と、内部に前記電子部品が配置された基板と、を備え、前記バイアホールと前記電子部品との接続界面は、前記バイアホールと前記導体パターンとの接続界面に対して傾斜している。
本発明の第２の観点に係る配線板は、内部に電子部品が配置された基板と、前記基板に積層形成された複数の導体パターン及び複数の絶縁層と、前記複数の導体パターンのうちのいずれかの導体パターンにバイアホールを介して接続された電子部品と、を備え、前記バイアホールと前記電子部品との接続界面は、前記バイアホールと前記導体パターンとの接続界面に対して傾斜している。
なお、「内部に前記電子部品が配置」には、電子部品の全体が基板内部に完全に埋め込まれる場合のほか、基板に形成された凹部に電子部品の一部のみが配置される場合なども含む。要は、電子部品の少なくとも一部が基板の内部に配置されれば足りる。
本発明の第３の観点に係る配線板の製造方法は、基板内部に、湾曲する電子部品を収容する第１の工程と、前記電子部品の湾曲面に接続されるバイアホールを形成する第２の工程と、前記バイアホールを介して前記電子部品に接続される導体パターンを形成する第３の工程と、を含む。
なお、第１〜第３工程は、順序不同である。
本発明によれば、バイアホールと電子部品との接続界面において応力が緩和される。このため、基板に生じる応力に起因した性能劣化を抑制することができる。しかも、簡素な構造又は簡易な手法により、応力を緩和することができる。
本発明の実施形態１に係る電子部品内蔵配線板の断面図である。 電子部品内蔵配線板に内蔵される電子部品の断面図である。 電子部品の端子電極とバイアホールとの位置関係を示す図である。 電子部品内蔵配線板に内蔵される電子部品の拡大図である。 本発明の実施形態１に係る電子部品内蔵配線板の製造方法の手順を示すフローチャートである。 基板に生じる応力の方向とバイアホールの形状との関係を示す図である。 基板に生じる応力及びその分力の大きさを示す図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 本発明の実施形態２に係る電子部品内蔵配線板の断面図である。 電子部品内蔵配線板に内蔵される電子部品の拡大図である。 基板を用意する工程を説明するための図である。 基板に電子部品を内蔵するためのスペースを形成する工程を説明するための図である。 キャリア上に基板を載置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 バイアホールを形成する工程を説明するための図である。 バイアホールの別の配置例を示す図である。 電子部品の別の配置例を示す図である。 電子部品の別の配置例を示す図である。 電子部品の別の配置例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
（実施形態１）
本実施形態の電子部品内蔵配線板１０は、図１に示すように、基板１００と、導体パターンとしての配線層１１０及び１２０と、電子部品２００と、を備える。
基板１００は、例えば硬化したプリプレグからなる方形状の絶縁層１０１及び１０２から構成される。プリプレグは、ガラス繊維等の補強材を含んでいることが好ましい。補強材は、主材料（プリプレグ）よりも熱膨張率の小さい材料である。絶縁層１０１は、電子部品２００の外形に対応した形状のスペース（空隙）Ｒ１１を有する。スペースＲ１１は、基板１００の凹部となる。
なお、基板１００の形状や材料等は、用途等に応じて変更可能である。例えばプリプレグとしては、ガラス繊維やアラミド繊維の基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、アリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）などの樹脂を含浸させたものも用いることができる。また、プリプレグに代えて、液状又はフィルム状の熱硬化性樹脂や熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを、用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを、用いることができる。これらは、絶縁性、誘電特性、耐熱性、機械的特性の観点から必要に応じて選ぶことが望ましい。また、これらの樹脂は、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。その他、プリプレグに代えて、ＲＣＦ（Resin Coated copper Foil）等を用いてもよい。
基板１００の下面（矢印Ｙ１側の面）には配線層１１０が、また基板１００の上面（矢印Ｙ２側の面）には配線層１２０が、それぞれ形成されている。
配線層１１０は、第１配線層１１１及び第２配線層１１２を有する。また、配線層１２０は、第１配線層１２１及び第２配線層１２２から構成される。第１配線層１１１及び１２１は、例えば銅箔からなる。第２配線層１１２及び１２２は、例えば銅のめっき皮膜からなる。配線層１１０及び１２０の厚さは、例えば２０〜３０μｍである。なお、配線層１１０及び１２０の材料や厚さ等は、用途等に応じて変更可能である。
絶縁層１０１のスペースＲ１１には、絶縁層１０１と同程度の厚さを有する電子部品２００が配置される。電子部品２００と基板１００との境界部には、電子部品２００を固定するための接着剤２００ａと共に、絶縁層１０１及び１０２からしみ出した（流出した）絶縁性の樹脂１０２ａが充填されている。樹脂１０２ａは、電子部品２００の周りを完全に覆っている。これにより、電子部品２００が、樹脂１０２ａで保護されるとともに、所定の位置に固定される。
接着剤２００ａは、例えばＮＣＰ（非導電性液状ポリマー）等の絶縁材料からなる。絶縁性の接着剤２００ａには、テーパ状のバイアホール２０１ａ及び２０２ａが形成されている。詳しくは、第１配線層１１１及び接着剤２００ａには、電子部品２００に接続されるテーパ状の貫通孔２１０ａ、２２０ａが形成される。バイアホール２０１ａ、２０２ａは、貫通孔２１０ａ、２２０ａの一部として形成される。また、貫通孔２１０ａ、２２０ａには、第２配線層１１２に連続する導体２１０ｂ、２２０ｂが充填される。したがって、貫通孔２１０ａ、２２０ａの一部であるバイアホール２０１ａ、２０２ａにも、それぞれ導体２１０ｂ、２２０ｂが充填される。バイアホール２０１ａ、２０２ａに充填される導体２１０ｂ、２２０ｂにより、電子部品２００と配線層１１０とが電気的に接続される。なお、貫通孔２１０ａ、２２０ａの下側（矢印Ｙ１側）開口径ｄ１は、例えば６０μｍ、貫通孔２１０ａ、２２０ａの上側（矢印Ｙ２側）開口径ｄ２は、例えば５０μｍである。また、貫通孔２１０ａ及び２２０ａの形状は、テーパ状に限定されず、任意である。
バイアホール２０１ａ及び２０２ａの径（例えば貫通孔２１０ａ、２２０ａの上側開口径ｄ２）は、３０〜９０μｍであることが好ましく、特に５０〜６０μｍであることが、より好ましい。バイアホール２０１ａ又は２０２ａの径が小さすぎると、接続信頼性が低くなる。一方、バイアホール２０１ａ又は２０２ａの径が大きすぎると、電子部品２００の端子電極２１０及び２２０（電極パッド）の所要面積が大きくなるため、電子部品２００を高密度に配置することが困難になる。この点、バイアホール２０１ａ及び２０２ａの径が上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
バイアホール２０１ａ及び２０２ａの深さｄ３は、１〜１０μｍであることが好ましく、特に５μｍであることが、より好ましい。バイアホール２０１ａ及び２０２ａの深さが小さすぎると、均一に形成することが困難になる。一方、バイアホール２０１ａ及び２０２ａの深さが大きすぎると、形成に時間がかかり、製造効率の面で不利になる。この点、バイアホール２０１ａ及び２０２ａの深さが上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
バイアホール２０１ａ及び２０２ａのアスペクト比（深さ／径）は、０．０１〜０．３５であることが好ましく、特に０．１であることが、より好ましい。こうした比率によれば、バイアホール２０１ａ又は２０２ａと接着剤２００ａとの接触面積が低減することで、バイアホール２０１ａ又は２０２ａにかかる熱応力を緩和することができる。その一方で、バイアホール２０１ａ又は２０２ａと端子電極２１０又は２２０との接合面積が増大することにより、バイアホール２０１ａ又は２０２ａと端子電極２１０又は２２０との接続信頼性が高い。
電子部品２００は、例えばチップコンデンサである。詳しくは、例えば図２にその断面構造を示すように、電子部品２００は、コンデンサ本体２０１と、Ｕ字状の端子電極２１０及び２２０（電極パッド）と、を備える。コンデンサ本体２０１は、例えばセラミックからなる複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４とが交互に積層されて構成される。端子電極２１０及び２２０は、コンデンサ本体２０１の両端部にそれぞれ形成されている。こうして、コンデンサ本体２０１の両端部、詳しくは下面から、側面、そして上面にかけては、端子電極２１０及び２２０で覆われる。一方、コンデンサ本体２０１の中央部は露出している。
基板１００に内蔵された状態において、電子部品２００の端子電極２１０、２２０の下面は、図１に示すように、それぞれバイアホール２０１ａ及び導体２１０ｂ、バイアホール２０２ａ及び導体２２０ｂを介して、配線層１１０と接続される。ここで、第２配線層１１２、並びに導体２１０ｂ及び２２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品２００と配線層１１０との接続部分の信頼性は高い。また、電子部品２００の端子電極２１０の表面にもめっき被膜を形成することで、更に、電子部品２００と配線層１１０との接続部分の信頼性を向上させることができる。
一方、コンデンサ本体２０１（図２）の中央部は、樹脂１０２ａで覆われる。このように、コンデンサ本体２０１の比較的脆い部分であるセラミックが露出した部分（中央部）が樹脂１０２ａで覆われることで、その樹脂１０２ａでコンデンサ本体２０１が保護される。
端子電極２１０及び２２０の厚さ（特に導体２１０ｂ及び２２０ｂが接続される下面側の厚さｄ４）は、５〜１５μｍであることが好ましく、特に１０μｍであることが、より好ましい。端子電極２１０又は２２０は、薄くなるほど強度が小さくなる。したがって、端子電極２１０又は２２０が薄すぎると、レーザ等により、バイアホール２０１ａ又は２０２ａを形成する際に、その穴明け加工が端子電極２１０又は２２０で止まらず、端子電極２１０又は２２０にも穴が明いてしまうことが懸念される。一方、端子電極２１０又は２２０が厚すぎると、電子部品２００にクラック等が生じることが懸念される。また、電子部品内蔵配線板１０が大型化するため、実装スペース等の点で不利になる。この点、端子電極２１０及び２２０の厚さが上記範囲内にあれば、強度の面でも、クラック等の面でも、不利の少ない電子部品内蔵配線板１０となる。
配線層１１０の厚さｄ５は、２０〜４０μｍであることが好ましく、特に３０μｍであることが、より好ましい。配線層１１０が薄すぎると、電気抵抗が大きくなり、エネルギー効率等の点で、好ましくない。一方、配線層１１０が厚すぎると、形成に時間がかかり、製造効率の点で、好ましくない。特にめっきにより配線層１１０を形成する場合には、めっき膜が均一になりにくくなったり、めっきレジストの形成及び除去が困難になったりする不利もある。この点、配線層１１０の厚さが上記範囲内にあれば、エネルギー効率等の面でも、製造効率の面でも、不利の少ない電子部品内蔵配線板１０となる。
また、端子電極２１０又は２２０の厚さ（特に下面側の厚さｄ４）と配線層１１０の厚さｄ５との比率は、端子電極２１０又は２２０の厚さが配線層１１０の厚さよりも小さくなるように設定することが好ましく、特に端子電極２１０又は２２０の厚さが配線層１１０の厚さの半分（１／２）以下になるように設定することが、より好ましい。こうした比率によれば、端子電極２１０又は２２０を薄くすることで、電子部品２００のクラック等を抑制することができる。またその一方で、配線層１１０を相対的に厚くすることにより、端子電極２１０又は２２０が薄くなった分を補って、高い放熱性を維持することができる。
バイアホール２０１ａ、２０２ａは、例えば図３に示すように、それぞれ電子部品２００の端子電極２１０、２２０の中央に配置される。
図４に、電子部品２００を拡大して示す。電子部品２００は、例えば１ｍｍ角の外形を有する。そして、電子部品２００の厚さｄ６は、例えば１００〜１５０μｍである。また、このようなチップサイズまで小型化が進むと、製造過程等で生じる電子部品２００の反りの影響も無視できないものとなる。詳しくは、電子部品２００は、その中央部が両端部よりも、第２配線層１１２に対して突き出るように、すなわち矢印Ｙ１の方向へ湾曲する。バイアホール２０１ａ及び２０２ａは、電子部品２００の湾曲した下面（凸面）に接続されている。樹脂１０２ａは、電子部品２００下面のわずかな空隙にも入り込む。なお、電子部品２００の湾曲量ｄ７は、例えば５〜１０μｍである。
電子部品内蔵配線板１０を製造する場合には、例えば作業者が、図５に示す一連の処理を実行する。
作業者は、まず、ステップＳ１１で、電子部品内蔵配線板１０の応力を解析する。この応力解析は、例えばシミュレータを用いて、有限要素法、境界要素法などに基づいて実行する。
続けて、ステップＳ１２で、作業者は、ステップＳ１１での解析結果（応力の大きさ、方向、又は分布等）に基づいて、バイアホール２０１ａ及び２０２ａの配置を決定する。詳しくは、後の工程（ステップＳ１３）において電子部品２００の湾曲面の凸面（下面）又は凹面（上面）のいずれに接続されるようにバイアホール２０１ａ及び２０２ａを形成するかを選択する。
例えばステップＳ１１の応力解析により、図６に示すように、電子部品内蔵配線板１０の層方向（矢印Ｘ１及びＸ２が示す方向）に、電子部品２００を引っ張る方向の応力Ｆ１及びＦ２が生じる旨の結果が得られた場合には、電子部品２００との接続界面２１０１ａ、２２０１ａが、それぞれ応力Ｆ１、Ｆ２に対向する斜面（層方向に対して傾斜した面）となるように、バイアホール２０１ａ、２０２ａを配置する。すなわち、電子部品２００の下面（凸面）が接続界面２１０１ａ、２２０１ａとなるように、バイアホール２０１ａ、２０２ａを配置する。
こうすることで、バイアホール２０１ａ、２０２ａ内の導体２１０ｂ、２２０ｂは、それぞれ接続界面２１０１ａ、２２０１ａで、応力Ｆ１、Ｆ２を受けることになる。すなわち、例えば応力Ｆ１は、図７に示すように、接続界面２１０１ａの面方向Ｚ１のせん断応力Ｆ１１と接続界面２１０１ａの法線方向Ｚ２の応力Ｆ１２とに分配される。これにより、接続界面２１０１ａの面方向Ｚ１には、応力Ｆ１に基づくせん断応力Ｆ１１が加わることになる。せん断応力Ｆ１１は、応力Ｆ１の分力に相当するため、「Ｆ１１＜Ｆ１」となる。他方、応力Ｆ２についても同様であり、接続界面２２０１ａに加わる応力は、応力Ｆ２よりも小さい応力（せん断応力）になる。
したがって、例えば接続界面２１０１ａ、２２０１ａが層方向と平行である電子部品内蔵配線板と比較すると、電子部品内蔵配線板１０は、温度変動や外力等により応力Ｆ１及びＦ２が生じた際に接続界面２１０１ａ、２２０１ａの面方向Ｚ１に作用する応力が小さい。このため、電子部品２００とバイアホール２０１ａ、２０２ａとの接続界面２１０１ａ、２２０１ａは、破断しにくい。これにより、電子部品内蔵配線板１０は、例えば温度範囲−２５〜１４０℃のヒートサイクルにおいて、バイアホール２０１ａ及び２０２ａの接続信頼性に優れる。その結果、バイアホール２０１ａ及び２０２ａを小径化することができる。
続けて、図５のステップＳ１３で、作業者は、例えば図８Ａ〜図８Ｄ及び図９Ａ〜図９Ｃに示す工程等を経て、電子部品２００の埋め込みをする。
詳しくは、作業者は、例えば図８Ａに示すように、片面に導体膜１１１１を有するキャリア１１１０を用意する。キャリア１１１０及び導体膜１１１１は、例えば銅からなる。ただし、キャリア１１１０は、導体膜１１１１よりも厚い。
続けて、作業者は、図８Ｂに示すように、例えばＵＶレーザ等により、導体膜１１１１のみを貫通するような穴を明ける。これにより、開口部２０１ｂ、２０２ｂ、１１１１ａ及び１１１１ｂが形成される。開口部２０１ｂ及び２０２ｂは、ステップＳ１２（配置決定工程）により決められたバイアホール２０１ａ及び２０２ａの配置に形成する。開口部１１１１ａ及び１１１１ｂは、アライメントターゲットとして用いる。
続けて、作業者は、図８Ｃに示すように、例えばＮＣＰコーティング等により、少なくとも開口部２０１ｂ及び２０２ｂを含むキャリア１１１０及び導体膜１１１１の中央部に、接着剤２００ａを塗布する。これにより、開口部２０１ｂ及び２０２ｂに、接着剤２００ａが充填される。
続けて、作業者は、図８Ｄに示すように、開口部２０１ｂ及び２０２ｂの上に、電子部品２００を実装する。具体的には、接着剤２００ａの上に電子部品２００を載置した後、例えば加圧及び加熱により、その位置に電子部品２００を固定する。このとき、電子部品２００を、その下で接着剤２００ａが均一な厚みとなり、気泡が内部に残留しないように押圧する。こうすることが、後の工程でバイアホール２０１ａ及び２０２ａの接続信頼性を確保する上で重要となる。
続けて、例えば図９Ａに示すように、例えば銅からなるキャリア１１１０及び導体膜１１１１の上に電子部品２００と並べて、例えばプリプレグからなる絶縁層１０１を、さらにその上に、例えばプリプレグからなる絶縁層１０２、そして例えば銅からなる導体膜１２１１及びキャリア１２１０を、それぞれ配置する。電子部品２００は、絶縁層１０１中央のスペースＲ１１に配置される。
続けて、作業者は、例えば図９Ｂに示すように、それらを加圧プレス（例えばホットプレス）する。これにより、絶縁層１０１及び１０２から樹脂１０２ａを押し出す。すなわち、このプレスにより、絶縁層１０１及び１０２を構成する各プリプレグから、樹脂１０２ａがしみ出して（流出して）、電子部品２００と絶縁層１０１との間（境界部）に充填される。その後、例えば加熱処理等により、絶縁層１０１及び１０２を固化する。
続けて、作業者は、例えば図９Ｃに示すように、キャリア１１１０及び１２１０を除去する。これにより、導体膜１１１１及び１２１１、並びに開口部２０１ｂ及び２０２ｂに充填された接着剤２００ａが露出する。
こうして、基板１００内に電子部品２００が埋め込まれる。電子部品２００は、基板１００の凹部（スペースＲ１１）に配置される。
続けて、図５のステップＳ１４で、作業者は、例えば図１０Ａ〜図１０Ｃに示す工程等を経て、導体パターンを形成する。
詳しくは、作業者は、例えば図１０Ａに示すように、ＣＯ２レーザクリーニング及びデスミアをする。これにより、導体膜１１１１表面の接着剤２００ａが除去される。
続けて、作業者は、例えば図１０Ｂに示すように、例えばレーザ等により、導体膜１１１１及び接着剤２００ａに、電子部品２００に達する貫通孔２１０ａ、２２０ａを形成する。これにより、バイアホール２０１ａ、２０２ａが、貫通孔２１０ａ、２２０ａの一部として形成される。
続けて、作業者は、例えば図１０Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）により、貫通孔２１０ａ及び２２０ａ、並びに開口部１１１１ａ及び１１１１ｂを含めた導体膜１１１１及び１２１１の表面に、導体膜１１２１及び１２２１（銅めっき皮膜）を形成する。
続けて、作業者は、例えばハーフエッチにより、所定の厚さまで導体膜１１２１及び１２２１を薄くした後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、導体膜１１１１及び１１２１及び１２１１及び１２２１を、先の図１に示したような形態にパターニングする。これにより、第１配線層１１１及び第２配線層１１２（配線層１１０）、並びに第１配線層１２１及び第２配線層１２２（配線層１２０）が形成される。このようなサブトラクティブ法による導体パターン形成に代えて、絶縁層１０１及び１０２の上にめっきレジストを形成し、パターンめっき（例えば化学銅めっき及び電気銅めっき）により配線層１１０及び１２０を形成する手法、いわゆるセミアディティブ（ＳＡＰ）法を用いることもできる。また、導体パターン形成に先立って、絶縁層１０１及び１０２を貫通する開口を設けておいて、配線層１１０及び１２０の形成と同時に、その開口部にめっきをして、スルーホールを設けることもできる。
また、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１に示した電子部品内蔵配線板１０が完成する。
本実施形態の電子部品内蔵配線板１０及びその製造方法によれば、バイアホール２０１ａ及び２０２ａを形成する工程を煩雑化せずに、基板１００に生じる応力に起因した電子部品内蔵配線板１０の性能劣化を抑制することができる。
本実施形態の製造方法では、図５のステップＳ１２で、基板１００の応力に基づいて、バイアホール２０１ａ及び２０２ａの配置を決める。これにより、バイアホール２０１ａ及び２０２ａの接続信頼性に優れる電子部品内蔵配線板１０を量産することができる。
しかも、基板１００の応力に基づいて、電子部品２００の湾曲面の凸面又は凹面のいずれに接続されるようにバイアホール２０１ａ及び２０２ａを形成するかを選択することで、製造工程（特に配置決定工程）を複雑化せずに、容易に応力に対する耐性を高めることができる。
（実施形態２）
本実施形態の電子部品内蔵配線板２０は、図１１Ａに示すように、基板３００と、導体パターンとしての配線層３１０及び３２０と、電子部品４００と、を備える。電子部品内蔵配線板２０は、電子部品４００を内蔵する。電子部品４００は、所定の回路が集積されたＩＣチップである。電子部品４００は、片面に複数の端子電極４００ａ（電極パッド）を有する。ただしこれに限定されず、電子部品４００は、例えば両面に端子電極４００ａを有するものであってもよい。なお、ここでいうＩＣチップは、ウエハの状態で、再配線や保護膜、端子の形成を行い、その後個片化した所謂ウエハ・レベルＣＳＰを含む。
基板３００は、例えばエポキシ樹脂からなる。エポキシ樹脂は、ガラス繊維等の補強材を含んでいることが好ましい。補強材は、主材料（エポキシ樹脂）よりも熱膨張率の小さい材料である。基板３００の厚さは、例えば０．１ｍｍである。なお、基板３００の形状や、厚さ、材料等は、用途等に応じて変更可能である。
基板３００は、スルーホール３０１ａを有する。スルーホール３０１ａの内壁には、導体膜３０１ｂが形成される。さらに、基板３００は、電子部品４００の外形に対応した形状のスペース（空隙）Ｒ２１を有する。
基板３００の両面には、それぞれ配線層３００ａ、３００ｂが形成されている。配線層３００ａと配線層３００ｂとは、スルーホール３０１ａに形成された導体膜３０１ｂにより、互いに電気的に接続される。
基板３００の下面（矢印Ｙ１側の面）には、絶縁層４１０、配線層３１０が順に積層されている。また、基板３００の上面（矢印Ｙ２側の面）には、絶縁層４２０、配線層３２０が順に積層されている。絶縁層４１０及び４２０は、例えば硬化したプリプレグからなる。また、配線層３１０及び３２０は、例えば銅のめっき皮膜からなる。
電子部品４００は、スペースＲ２１に配置される。電子部品４００と基板３００との境界部には、絶縁層４２０が充填されている。
絶縁層４１０は、電子部品４００の下面及び配線層３００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ａに接続されるテーパ状のバイアホール４１０ａが形成される。バイアホール４１０ａには、導体４１０ｂが充填される。そして、導体４１０ｂにより、配線層３００ａと配線層３１０とが電気的に接続される。
一方、絶縁層４２０は、電子部品４００の上面、配線層３００ｂ、及び端子電極４００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ｂ、端子電極４００ａに接続されるテーパ状のバイアホール４２０ａが形成される。バイアホール４２０ａには、導体４２０ｂが充填される。そして、導体４２０ｂにより、配線層３００ｂ及び端子電極４００ａと配線層３２０とが電気的に接続される。ここで、配線層３２０及び導体４２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品４００と配線層３２０との接続部分の信頼性は高い。
電子部品４００は、絶縁層４１０及び４２０により周りを完全に覆われている。これにより、電子部品４００が、絶縁層４１０及び４２０で保護されるとともに、所定の位置に固定される。
電子部品４００も、薄膜化が進むほど、例えば図１１Ｂ（図４に対応する図）に示す態様で、反り易くなる。本実施形態では、電子部品４００を圧縮する方向に応力が生じる場合を想定して、電子部品４００の凹面に、バイアホール４２０ａを接続している。本実施形態の電子部品４００は、その中央部が両端部よりも、配線層３２０に対して引っ込むように、すなわち矢印Ｙ１の方向へ湾曲する。
電子部品内蔵配線板２０も、例えば作業者が、先の図５に示した一連の処理を実行することで、製造することができる。具体的には、まず、作業者が、ステップＳ１１で、電子部品内蔵配線板２０の応力を解析する。この応力解析は、例えばシミュレータを用いて、有限要素法、境界要素法などに基づいて実行する。続けて、ステップＳ１２で、作業者は、ステップＳ１１での解析結果（応力の大きさ、方向、又は分布等）に基づいて、バイアホール４２０ａ（特に端子電極４００ａに接続されるバイアホール４２０ａ）の配置を決定する。
続けて、ステップＳ１３で、作業者は、例えば図１２Ａ〜図１２Ｄ及び図１３Ａ〜図１３Ｃに示す工程等を経て、電子部品４００の埋め込みをする。
詳しくは、作業者は、例えば図１２Ａに示すように、スルーホール３０１ａ、導体膜３０１ｂ、並びに配線層３００ａ及び３００ｂを有する基板３００を用意する。この基板３００は、電子部品内蔵配線板２０のコアに相当する。
続けて、作業者は、例えば図１２Ｂに示すように、例えばレーザ等により中抜き加工して、基板３００に、スペースＲ２１を形成する。
続けて、作業者は、例えば図１２Ｃに示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア２１１０を、基板３００の片面に設ける。キャリア２１１０は、例えばラミネートにより、基板３００と接着される。
続けて、作業者は、図１２Ｄに示すように、例えば常温で、電子部品４００の端子電極４００ａを上（キャリア２１１０とは反対側）に向けて、電子部品４００をキャリア２１１０上（詳しくはスペースＲ２１）に載置する。
続けて、作業者は、図１３Ａに示すように、例えば真空ラミネートにより、電子部品４００及び基板３００を覆うように、絶縁層４２０を形成する。これにより、端子電極４００ａが、絶縁層４２０で覆われる。さらに、絶縁層４２０は加熱により溶けて、スペースＲ２１に充填される。これにより、電子部品４００が、所定の位置に固定される。
続けて、作業者は、基板３００の下面（絶縁層４２０とは反対側の面）からキャリア２１１０を引きはがし、除去する。そして、例えば図１３Ｂに示すように、その基板３００の下面に、絶縁層４１０を形成する。これにより、電子部品４００が埋め込まれる。
続けて、作業者は、図１３Ｃに示すように、絶縁層４１０、４２０に、例えばレーザ等により、バイアホール４１０ａ、４２０ａを形成する。
続けて、作業者は、図５のステップＳ１４で、例えばセミアディティブ法により、電子部品４００に、導体パターン、すなわち配線層３１０及び３２０を形成する。詳しくは、例えば電子部品４００の両面をパターニングされためっきレジストで被覆して、そのレジストのない部分に選択的に電解めっきする。なお、セミアディティブ法に代えて、サブトラクティブ法により、配線層３１０及び３２０を形成してもよい。
その後、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１１Ａに示した電子部品内蔵配線板２０が完成する。
本実施形態の電子部品内蔵配線板２０及びその製造方法によっても、前述した実施形態１の効果に準ずる効果が得られる。
以上、本発明の実施形態に係る電子部品内蔵配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
また、上記各実施形態では、基板の応力に基づいて、湾曲面の凸面又は凹面のいずれに接続されるようにバイアホールを形成するかを選択するようにした。しかしこれに限られず、基板に生じる応力によっては、例えば図１４（図４に対応する図）に示すように、電子部品２００の両面（凸面及び凹面）に、バイアホール２０１ａ及び２０２ａを接続してもよい。電子部品４００についても同様である。
電子部品２００は、例えば図１５Ａ〜図１５Ｃ（図４に対応する図）に示すように、凸面を上（矢印Ｙ２が示す方向）に向けて配置してもよい。この場合も、例えば図１５Ａ又は図１５Ｂに示すように、バイアホール２０１ａ及び２０２ａを片面（上面又は下面）に設けても、例えば図１５Ｃに示すように、バイアホール２０１ａ及び２０２ａを両面に設けてもよい。電子部品４００についても同様である。
電子部品の端子電極、並びにバイアホールの数及び形態は任意である。例えば上記実施形態１では、１つの端子電極２１０、２２０に、それぞれ１つのバイアホール２０１ａ、２０２ａを形成したが、例えば図１６Ａ（図３に対応する図）に示すように、１つの端子電極２１０、２２０に、複数（例えば２つ）のバイアホール２０１ａ、２０２ａを形成してもよい。また、例えば図１６Ｂに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の４隅に配置してもよい。また、例えば図１６Ｃに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の対角に配置してもよい。実施形態２についても同様である。
応力に対する耐性を効率良く高める上では、電子部品２００の少なくとも一方の端部の、湾曲した両面又は片面に、バイアホール２０１ａ及び２０２ａを接続することが好ましい。ただしこれに限定されず、例えば図１７Ａに示すように、コンデンサ本体２０１の中央部に、端子電極２１０及びバイアホール２０１ａを配置してもよい。また、例えば図１７Ｂに示すように、端子電極２１０及びバイアホール２０１ａを、コンデンサ本体２０１の辺に対して斜めに配置してもよい。また、例えば図１７Ｃに示すように、コンデンサ本体２０１の全面に、端子電極２１０を配置してもよい。
電子部品２００の端子電極２１０及び２２０の形状は、Ｕ字形状に限定されず、電極対でコンデンサ本体２０１を挟むものであってもよい。
電子部品２００、４００は、任意である。例えばＩＣ回路等の能動部品のほか、コンデンサ、抵抗、コイル等の受動部品など、任意の電子部品を採用することができる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
例えば製造コストの削減等には、先の図１又は図１１Ａに示したような簡素な構造の電子部品内蔵配線板１０、２０が有利であるが、これに限定されず、例えば高機能化等を図るべく、図１又は図１１Ａに示した構造が完成した後、さらに積層を続けて、より多層（例えば８層など）の電子部品内蔵配線板としてもよい。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明の実施の形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
１０、２０ 電子部品内蔵配線板
１００、３００ 基板
１０１、１０２ 絶縁層
１０２ａ 樹脂
１１０、１２０、３１０、３２０ 配線層
１１１、１２１ 第１配線層（導体パターン）
１１２、１２２ 第２配線層（導体パターン）
２００ 電子部品（チップコンデンサ）
２００ａ 接着剤
２０１ コンデンサ本体
２０１ａ、２０２ａ、４１０ａ、４２０ａ バイアホール
２１０、２２０、４００ａ 端子電極（電極パッド）
２１０ａ、２２０ａ 貫通孔
２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂ 導体
２１１〜２１４、２２１〜２２４ 導体層
２３１〜２３９ 誘電層
４００ 電子部品（ＩＣチップ）
４１０、４２０ 絶縁層

Claims (13)

  1. 導体パターンと、
    前記導体パターンにバイアホールを介して接続された電子部品と、
    内部に前記電子部品が配置された基板と、
    を備え、
    前記バイアホールと前記電子部品との接続界面は、前記バイアホールと前記導体パターンとの接続界面に対して傾斜している、
    ことを特徴とする配線板。
  2. 前記導体パターンは、前記基板に設けられている、
    ことを特徴とする請求項１に記載の配線板。
  3. 前記電子部品は湾曲面を有し、
    前記バイアホールは、前記電子部品の前記湾曲面に接続されている、
    ことを特徴とする請求項１に記載の配線板。
  4. 前記湾曲面は、その中央部が両端部よりも、前記導体パターンに対して突き出るように又は引っ込むように湾曲している、
    ことを特徴とする請求項３に記載の配線板。
  5. 前記電子部品を固定するための接着剤層を更に備え、
    前記バイアホールは、前記接着剤層に形成されている、
    ことを特徴とする請求項１に記載の配線板。
  6. 前記導体パターンは、めっき被膜からなる、
    ことを特徴とする請求項１に記載の配線板。
  7. 前記電子部品は、コンデンサである、
    ことを特徴とする請求項１に記載の配線板。
  8. 前記コンデンサは、複数の誘電層と複数の導体層とが交互に積層されたコンデンサ本体と、前記コンデンサ本体に形成された１組の電極と、
    を備えることを特徴とする請求項７に記載の配線板。
  9. 内部に電子部品が配置された基板と、
    前記基板に積層形成された複数の導体パターン及び複数の絶縁層と、
    前記複数の導体パターンのうちのいずれかの導体パターンにバイアホールを介して接続された電子部品と、
    を備え、
    前記バイアホールと前記電子部品との接続界面は、前記バイアホールと前記導体パターンとの接続界面に対して傾斜している、
    ことを特徴とする配線板。
  10. 基板内部に、湾曲する電子部品を収容する第１の工程と、
    前記電子部品の湾曲面に接続されるバイアホールを形成する第２の工程と、
    前記バイアホールを介して前記電子部品に接続される導体パターンを形成する第３の工程と、
    を含むことを特徴とする配線板の製造方法。
  11. 前記第２の工程よりも前に、前記基板に作用する応力に基づいて、前記バイアホールの配置を決める配置決定工程を含み、
    前記第２の工程は、前記配置決定工程により決められた配置に従って、前記バイアホールを形成する、
    ことを特徴とする請求項１０に記載の配線板の製造方法。
  12. 前記配置決定工程では、前記基板に作用する応力に基づいて、前記電子部品の前記バイアホールが接続される面を決定する、
    ことを特徴とする請求項１１に記載の配線板の製造方法。
  13. 前記第３の工程は、前記導体パターンを、めっき被膜として形成する、
    ことを特徴とする請求項１０に記載の配線板の製造方法。
JP2009108363A 2008-12-24 2009-04-27 電子部品内蔵配線板 Active JP5388676B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14074908P 2008-12-24 2008-12-24
US61/140,749 2008-12-24

Publications (2)

Publication Number Publication Date
JP2010153767A true JP2010153767A (ja) 2010-07-08
JP5388676B2 JP5388676B2 (ja) 2014-01-15

Family

ID=42264413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108363A Active JP5388676B2 (ja) 2008-12-24 2009-04-27 電子部品内蔵配線板

Country Status (3)

Country Link
US (1) US8222539B2 (ja)
JP (1) JP5388676B2 (ja)
CN (1) CN101765295B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015037183A (ja) * 2013-08-09 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2019165083A (ja) * 2018-03-19 2019-09-26 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11083090B2 (en) 2018-07-23 2021-08-03 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012204831A (ja) 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
WO2013008592A1 (ja) * 2011-07-08 2013-01-17 株式会社村田製作所 配線基板
JP5522643B2 (ja) * 2012-07-13 2014-06-18 シャープ株式会社 発光装置
US8905193B2 (en) 2012-07-25 2014-12-09 Bell Helicopter Textron Inc. Direct drive rotation device for passively moving fluid
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
US9807884B2 (en) * 2014-12-22 2017-10-31 Qualcomm Incorporated Substrate comprising embedded elongated capacitor
KR101720004B1 (ko) * 2016-06-16 2017-03-27 주식회사 디이엔티 가공 위치 보정장치 및 그 방법
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
CN116685055B (zh) * 2022-12-09 2024-05-24 荣耀终端有限公司 电路板组件和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151346A (ja) * 2000-11-09 2002-05-24 Matsushita Electric Ind Co Ltd セラミック電子部品
JP2004296562A (ja) * 2003-03-26 2004-10-21 Sharp Corp 電子部品内蔵基板及びその製造方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2005217231A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 配線基板
JP2007073655A (ja) * 2005-09-06 2007-03-22 Cmk Corp チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法
JP2009302089A (ja) * 2008-06-10 2009-12-24 Ngk Spark Plug Co Ltd セラミック部品及びその製造方法、配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US5811847A (en) * 1996-06-28 1998-09-22 Symetrix Corporation PSZT for integrated circuit applications
JPH1079405A (ja) 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
WO2001071806A1 (fr) 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
JP3603890B2 (ja) * 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
JP4228677B2 (ja) 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
JP2006032550A (ja) * 2004-07-14 2006-02-02 Pioneer Electronic Corp 電子部品
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
CN1945802A (zh) 2006-10-20 2007-04-11 华为技术有限公司 提高球栅阵列封装器件焊点可靠性的方法、电路板和工具

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151346A (ja) * 2000-11-09 2002-05-24 Matsushita Electric Ind Co Ltd セラミック電子部品
JP2004296562A (ja) * 2003-03-26 2004-10-21 Sharp Corp 電子部品内蔵基板及びその製造方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2005217231A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 配線基板
JP2007073655A (ja) * 2005-09-06 2007-03-22 Cmk Corp チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法
JP2009302089A (ja) * 2008-06-10 2009-12-24 Ngk Spark Plug Co Ltd セラミック部品及びその製造方法、配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015037183A (ja) * 2013-08-09 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9424989B2 (en) 2013-08-09 2016-08-23 Samsung Electro-Mechanics Co., Ltd. Embedded multilayer ceramic electronic component and printed circuit board having the same
JP2018125467A (ja) * 2017-02-02 2018-08-09 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2019165083A (ja) * 2018-03-19 2019-09-26 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7107712B2 (ja) 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11083090B2 (en) 2018-07-23 2021-08-03 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component
US11375620B2 (en) 2018-07-23 2022-06-28 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component

Also Published As

Publication number Publication date
CN101765295B (zh) 2012-10-17
CN101765295A (zh) 2010-06-30
JP5388676B2 (ja) 2014-01-15
US8222539B2 (en) 2012-07-17
US20100155124A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5388676B2 (ja) 電子部品内蔵配線板
JP2010212652A (ja) 配線板及びその製造方法
KR101248713B1 (ko) 배선판 및 그의 제조 방법
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2010199535A (ja) 配線板及びその製造方法
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
KR20110018883A (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JP5027193B2 (ja) 配線板及びその製造方法
US11160169B2 (en) Component carrier with component embedded in cavity and with double dielectric layer on front side
KR20140086824A (ko) 배선 기판의 제조 방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP5047906B2 (ja) 配線基板の製造方法
JP2014022715A (ja) コアレス基板及びその製造方法
KR20070000013A (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP7031955B2 (ja) 回路基板の製造方法
JP2014067788A (ja) 回路部品内蔵基板の製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP4529594B2 (ja) 配線基板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

R150 Certificate of patent or registration of utility model

Ref document number: 5388676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250