WO2010013366A1 - フレックスリジッド配線板及びその製造方法 - Google Patents

フレックスリジッド配線板及びその製造方法 Download PDF

Info

Publication number
WO2010013366A1
WO2010013366A1 PCT/JP2008/073258 JP2008073258W WO2010013366A1 WO 2010013366 A1 WO2010013366 A1 WO 2010013366A1 JP 2008073258 W JP2008073258 W JP 2008073258W WO 2010013366 A1 WO2010013366 A1 WO 2010013366A1
Authority
WO
WIPO (PCT)
Prior art keywords
rigid
substrate
flex
wiring board
flexible substrate
Prior art date
Application number
PCT/JP2008/073258
Other languages
English (en)
French (fr)
Inventor
通昌 高橋
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Priority to JP2010522587A priority Critical patent/JPWO2010013366A1/ja
Priority to CN2008801305616A priority patent/CN102106197A/zh
Publication of WO2010013366A1 publication Critical patent/WO2010013366A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Definitions

  • the present invention relates to a bendable flex-rigid wiring board partially composed of a flexible substrate and a method for manufacturing the same.
  • Patent Document 1 discloses a rigid core substrate, a flexible substrate disposed adjacent to the core substrate in the horizontal direction, a flexible adhesive layer laminated on the core substrate and the flexible substrate, and a rigid portion.
  • a flex-rigid wiring board having a wiring pattern formed on a flexible adhesive layer positioned and blind vias and / or through-holes connecting the wiring patterns formed in each layer is disclosed.
  • Patent Document 1 In the apparatus described in Patent Document 1, there is a concern that it will not be possible to cope with further downsizing and thinning of electronic devices (such as mobile phones).
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a flex-rigid wiring board that can be easily reduced in thickness and a method for manufacturing the same. Another object of the present invention is to provide a flex-rigid wiring board that can more effectively utilize the space on the surface of the rigid board and a method for manufacturing the same.
  • a flex-rigid wiring board includes a rigid substrate having at least one conductor and a flexible substrate having at least one conductor, and at least one recess is formed on the surface of the rigid substrate. And at least one of the conductors of the flexible board and at least one of the conductors of the rigid board are electrically connected.
  • At least a part of the flexible substrate is embedded in the rigid substrate, and at least one of the conductors of the flexible substrate is electrically connected to at least one of the conductors of the rigid substrate in the embedded portion. It is good also as a composition.
  • a configuration may be adopted in which a plurality of insulating layers are stacked on at least one of the rigid substrates.
  • the configuration may be such that at least one connection terminal for mounting an electronic component is formed in at least one of the recesses.
  • the electronic device may be mounted on the connection terminal formed in at least one of the recesses.
  • the electronic component may be mounted on the connection terminal by flip chip connection.
  • the flexible substrate has a conductor pattern
  • the rigid substrate is disposed in a horizontal direction of the flexible substrate, covers the flexible substrate and the rigid substrate, and has an insulating layer exposing at least a part of the flexible substrate.
  • the conductor pattern may be formed on the insulating layer, and the conductor pattern of the flexible substrate and the conductor pattern on the insulating layer may be connected by a plating film.
  • a flex-rigid wiring board includes a rigid board having at least one conductor and a flexible board having at least one conductor, and the plurality of rigid boards sandwich the flexible board. At least one pair of opposed rigid substrates arranged to face each other, and at least one concave portion is formed on a surface of at least one rigid substrate constituting the opposed rigid substrate, and at least one conductor of the flexible substrate, It is characterized in that at least one of the conductors of the rigid substrate is electrically connected.
  • At least one recess may be formed on one main surface or both front and back surfaces of one substrate.
  • At least one concave portion may be formed on one main surface or both front and back surfaces of the other substrate facing the one substrate.
  • At least one recess may be formed on each of the front and back surfaces of one substrate.
  • At least one concave portion may be formed on each of the front and back surfaces of the other substrate facing the one substrate.
  • At least a part of the flexible substrate is embedded in the rigid substrate, and at least one of the conductors of the flexible substrate is electrically connected to at least one of the conductors of the rigid substrate in the embedded portion. It is good also as a composition.
  • a configuration may be adopted in which a plurality of insulating layers are stacked on at least one of the rigid substrates.
  • the configuration may be such that at least one connection terminal for mounting an electronic component is formed in at least one of the recesses.
  • the electronic device may be mounted on the connection terminal formed in at least one of the recesses.
  • the electronic component may be mounted on the connection terminal by flip chip connection.
  • the flexible substrate has a conductor pattern, and the opposing rigid substrate is disposed in a horizontal direction of the flexible substrate, covers the flexible substrate and the rigid substrate, and exposes at least a part of the flexible substrate.
  • the conductor pattern may be formed on the insulating layer, and the conductor pattern of the flexible substrate and the conductor pattern on the insulating layer may be connected by a plating film.
  • a flex-rigid wiring board includes a rigid board having at least one conductor and a flexible board having at least one conductor, and the plurality of rigid boards sandwich the flexible board. At least two sets of opposed rigid substrates arranged opposite to each other are formed, and at least one concave portion is formed on a surface of at least one rigid substrate constituting the opposed rigid substrate, and at least one conductor of the flexible substrate, It is characterized in that at least one of the conductors of the rigid substrate is electrically connected.
  • At least one recess may be formed on one main surface or both front and back surfaces of one substrate.
  • At least one concave portion is formed on one main surface or both front and back surfaces of at least one other substrate facing the one substrate. It is good also as a structure.
  • At least one recess may be formed on each of the front and back surfaces of one substrate.
  • At least one recess is formed on each of the front and back surfaces of at least one other substrate facing the one substrate. Good.
  • the at least two pairs of opposed rigid substrates may be configured such that at least two rigid substrates are respectively disposed opposite to a common rigid substrate with the flexible substrate interposed therebetween.
  • At least a part of the flexible substrate is embedded in the rigid substrate, and at least one of the conductors of the flexible substrate is electrically connected to at least one of the conductors of the rigid substrate in the embedded portion. It is good also as a composition.
  • a configuration may be adopted in which a plurality of insulating layers are stacked on at least one of the rigid substrates.
  • the configuration may be such that at least one connection terminal for mounting an electronic component is formed in at least one of the recesses.
  • the electronic device may be mounted on the connection terminal formed in at least one of the recesses.
  • the electronic component may be mounted on the connection terminal by flip chip connection.
  • the flexible substrate has a conductor pattern, and at least one set of the opposed rigid substrates is disposed in a horizontal direction of the flexible substrate, covers the flexible substrate and the rigid substrate, and covers at least a part of the flexible substrate.
  • An exposed insulating layer is provided, a conductor pattern is formed on the insulating layer, and the conductor pattern of the flexible substrate and the conductor pattern on the insulating layer may be connected by a plating film. .
  • a manufacturing method of a flex-rigid wiring board is a manufacturing method of a flex-rigid wiring board including a rigid substrate on which insulating layers are laminated, and the insulating layer is provided with a separator provided. It is characterized by comprising a step of forming a recess having a shape corresponding to the shape of the separator on the surface of the rigid substrate by laminating and removing the separator together with the upper insulating layer after the lamination.
  • a cut may be formed in a predetermined portion of the upper insulating layer, and the separator may be separated from other portions by the cut together with the upper insulating layer.
  • a flex-rigid wiring board that can be easily reduced in thickness and a method for manufacturing the same.
  • a flex-rigid wiring board that can more effectively use the space on the surface of the rigid substrate and a method for manufacturing the same.
  • FIG. 1A is a side view of a flex-rigid wiring board according to an embodiment of the present invention.
  • FIG. 1B is a plan view of a flex-rigid wiring board according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the flexible substrate.
  • FIG. 3 is a cross-sectional view of a flex-rigid wiring board.
  • FIG. 4 is a partially enlarged view of FIG. 1A.
  • FIG. 5 is a diagram for explaining a process of cutting out a flexible substrate from a wafer common to a plurality of products.
  • FIG. 6 is a diagram for explaining a process of cutting out the first and second insulating layers from a wafer common to a plurality of products.
  • FIG. 1A is a side view of a flex-rigid wiring board according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the flexible substrate.
  • FIG. 3 is a cross-
  • FIG. 7 is a diagram for explaining a process of cutting a separator from a wafer common to a plurality of products.
  • FIG. 8 is a diagram for explaining a process of manufacturing a core of a rigid substrate.
  • FIG. 9A is a diagram for explaining a step of forming the first layer.
  • FIG. 9B is a diagram for explaining a step of forming the first layer.
  • FIG. 9C is a diagram for explaining a step of forming the first layer.
  • FIG. 9D is a diagram for explaining a step of forming the first layer.
  • FIG. 9E is a diagram for explaining a step of forming the first layer.
  • FIG. 9F is a diagram for explaining a step of forming the first layer.
  • FIG. 9A is a diagram for explaining a step of forming the first layer.
  • FIG. 9B is a diagram for explaining a step of forming the first layer.
  • FIG. 9C is a diagram for explaining a step of forming the first layer
  • FIG. 10A is a diagram for explaining a step of forming the second layer.
  • FIG. 10B is a diagram for explaining a process of forming the second layer.
  • FIG. 10C is a diagram for explaining a step of forming the second layer.
  • FIG. 10D is a diagram for explaining a step of forming the second layer.
  • FIG. 11 is a diagram for explaining a process of cutting out the third and fourth upper insulating layers from a wafer common to a plurality of products.
  • FIG. 12 is a diagram for explaining a process of cutting a separator from a wafer common to a plurality of products.
  • FIG. 13A is a diagram for explaining a step of forming the third layer.
  • FIG. 13B is a diagram for explaining a step of forming the third layer.
  • FIG. 13C is a diagram for explaining a step of forming the third layer.
  • FIG. 13D is a diagram for explaining a step of forming the third layer.
  • FIG. 14A is a diagram for explaining a step of forming the fourth layer.
  • FIG. 14B is a diagram for explaining a step of forming the fourth layer.
  • FIG. 14C is a diagram for explaining a step of forming the fourth layer.
  • FIG. 14D is a diagram for explaining a step of forming the fourth layer.
  • FIG. 14E is a diagram for explaining a step of forming the fourth layer.
  • FIG. 15A is a diagram for explaining a step of forming a recess.
  • FIG. 15B is a diagram illustrating a state after forming the recess.
  • FIG. 15A is a diagram for explaining a step of forming a recess.
  • FIG. 15B is a diagram illustrating a state after forming the recess.
  • FIG. 15A is
  • FIG. 15C is a diagram illustrating a state after removing the copper remaining when the recess is formed.
  • FIG. 16 is a diagram for explaining a modification of the flex-rigid wiring board.
  • FIG. 17 is a diagram showing a flex-rigid wiring board in which electronic components are arranged in the recesses.
  • FIG. 18A is a diagram illustrating a modification of the mounting mode of the electronic component.
  • FIG. 18B is a diagram illustrating a modified example of the mounting mode of the electronic component.
  • FIG. 19A is a diagram for explaining a modification of the flex-rigid wiring board.
  • FIG. 19B is a diagram for explaining a modification of the flex-rigid wiring board.
  • 19C is a diagram for explaining a modification of the flex-rigid wiring board.
  • FIG. 20 is a view for explaining a modification of the flex-rigid wiring board.
  • FIG. 21A is a diagram for explaining a modification of the flex-rigid wiring board.
  • FIG. 21B is a diagram for explaining a modification of the flex-rigid wiring board.
  • the flex-rigid wiring board 10 is mainly composed of a first rigid board 11, a second rigid board 12, and a flexible board 13.
  • the one rigid substrate 11 and the second rigid substrate 12 are disposed to face each other with the flexible substrate 13 interposed therebetween.
  • the first and second rigid substrates 11 and 12 are arranged in the horizontal direction of the flexible substrate 13.
  • Arbitrary circuit patterns are formed on the first and second rigid substrates 11 and 12, respectively. Further, for example, an electronic component such as a semiconductor chip is connected as necessary.
  • the flexible substrate 13 is formed with a stripe-shaped wiring pattern 13 a for connecting the circuit pattern of the first rigid substrate 11 and the circuit pattern of the second rigid substrate 12. The wiring pattern 13a connects the circuit patterns of the rigid substrates 11 and 12 to each other.
  • the flexible substrate 13 includes a base material 131, conductor layers 132 and 133, insulating layers 134 and 135, shield layers 136 and 137, and cover lays 138 and 139. It has a laminated structure.
  • the substrate 131 is made of an insulating flexible sheet, for example, a polyimide sheet having a thickness of “20 to 50 ⁇ m”, preferably about “30 ⁇ m”.
  • the conductor layers 132 and 133 are made of, for example, a copper pattern having a thickness of about “5 to 15 ⁇ m”, and are formed on the front and back surfaces of the base material 131 to constitute the above-described stripe-shaped wiring pattern 13a (FIG. 1B). .
  • the insulating layers 134 and 135 are made of a polyimide film having a thickness of about “5 to 15 ⁇ m” and the like, and insulate the conductor layers 132 and 133 from the outside.
  • the shield layers 136 and 137 are made of a conductive layer, for example, a hardened film of silver paste, and shield electromagnetic noise from the outside to the conductor layers 132 and 133 and electromagnetic noise from the conductor layers 132 and 133 to the outside.
  • the coverlays 138 and 139 are formed of an insulating film such as polyimide having a thickness of about “5 to 15 ⁇ m”, and insulate and protect the entire flexible substrate 13 from the outside.
  • the rigid substrates 11 and 12, respectively, as shown in FIG. 3, are a rigid base 112, first and second insulating layers 111 and 113, first and second upper insulating layers 144 and 114, The third and fourth upper insulating layers 145 and 115 and the fifth and sixth upper insulating layers 172 and 173 are laminated.
  • the rigid base 112 gives rigidity to the rigid substrates 11 and 12, and is made of a rigid insulating material such as a glass epoxy resin.
  • the rigid base material 112 is spaced apart from the flexible substrate 13 in the horizontal direction.
  • the rigid base 112 has substantially the same thickness as the flexible substrate 13.
  • conductor patterns 112a and 112b made of, for example, copper are formed on the front and back of the rigid base 112, respectively. These conductor patterns 112a and 112b are electrically connected to higher-layer conductors (wirings) at predetermined locations, respectively.
  • the first and second insulating layers 111 and 113 are formed by curing a prepreg.
  • the first and second insulating layers 111 and 113 each have a thickness of about “50 to 100 ⁇ m”, preferably about “50 ⁇ m”.
  • resin it is desirable for resin to have a low flow characteristic.
  • Such a prepreg can be prepared by impregnating a glass cloth with an epoxy resin and then thermosetting the resin to advance the degree of curing in advance.
  • the rigid base 112 and the first and second insulating layers 111 and 113 constitute the core of the rigid substrates 11 and 12, support the rigid substrates 11 and 12, and support and fix by sandwiching one end of the flexible substrate 13. To do. Specifically, as shown in FIG. 4 in which the region R11 in FIG. 1A (the joined portion of the first rigid substrate 11 and the flexible substrate 13) is enlarged, the first and second insulating layers 111 and 113 are formed. The rigid base 112 and the flexible substrate 13 are covered from both the front and back sides, and a part of the flexible substrate 13 is exposed. These first and second insulating layers 111 and 113 are superposed with coverlays 138 and 139 provided on the surface of the flexible substrate 13.
  • substrate 12 and the flexible substrate 13 is the same as the structure (FIG. 4) of the connection part of the rigid board
  • the resin 125 is filled in the space (the space between the members) defined by the rigid base 112, the flexible substrate 13, and the first and second insulating layers 111 and 113.
  • the resin 125 oozes out from the low-flow prepreg constituting the first and second insulating layers 111 and 113 at the time of manufacture, for example, and is cured integrally with the first and second insulating layers 111 and 113. Yes.
  • Vias (contact holes) 141 and 116 are formed in the portions of the first and second insulating layers 111 and 113 facing the connection pads 13b of the conductor layers 132 and 133 of the flexible substrate 13, respectively.
  • the portions facing the vias 141 and 116 are formed by the shield layers 136 and 137 and the cover lays 138 and 139 of the flexible substrate 13.
  • the vias 141 and 116 pass through the insulating layers 134 and 135 of the flexible substrate 13 to expose the connection pads 13b including the conductor layers 132 and 133, respectively.
  • wiring patterns (conductor layers) 142 and 117 respectively formed by copper plating or the like are formed on the inner surfaces of the vias 141 and 116.
  • the plating films of the wiring patterns 142 and 117 are connected to the connection pads 13b of the conductor layers 132 and 133 of the flexible substrate 13, respectively.
  • the vias 141 and 116 are filled with resin, respectively.
  • the resin in the vias 141 and 116 is filled by, for example, pressing the resin of the upper insulating layer (upper insulating layers 144 and 114) by pressing.
  • lead patterns 143 and 118 connected to the wiring patterns 142 and 117 are formed on the upper surfaces of the first and second insulating layers 111 and 113, respectively.
  • lead patterns 143 and 118 are each composed of, for example, a copper plating layer. Also, each flexible substrate 13 side end of the first and second insulating layers 111 and 113, that is, a position closer to the flexible substrate 13 than the boundary between the flexible substrate 13 and the rigid base 112, is insulated from each other. Conductor patterns 151 and 124 are arranged. The conductor patterns 151 and 124 can effectively dissipate heat generated in the rigid substrate 11.
  • the rigid substrates 11 and 12 and the flexible substrate 13 are electrically connected regardless of the connector. That is, when the flexible substrate 13 enters (embeds) each of the rigid substrates 11 and 12, the flexible substrate 13 is electrically connected to each rigid substrate at the portion (embedded portion). (See FIG. 4). For this reason, even when an impact is caused by dropping or the like, the connector does not come off and contact failure does not occur.
  • the rigid board is bonded and reinforced on both the front and back sides of the place where the flexible board and the rigid board are electrically connected. Even if the device is impacted by a drop, or when the temperature environment changes and stress is generated due to the difference in CTE (thermal expansion coefficient) between the rigid substrate and the flexible substrate, the electrical connection between the flexible substrate and the rigid substrate is ensured. it can.
  • CTE thermal expansion coefficient
  • the flex-rigid wiring board 10 has a more reliable electrical connection than a connector-connected board.
  • the conductive layers 132 and 133 of the flexible substrate 13 and the wiring patterns 142 and 117 of the rigid substrates 11 and 12 are connected by tapered vias, so that they are connected by through holes extending in a direction perpendicular to the substrate surface. As compared with, stress is dispersed when subjected to an impact, and cracks and the like are less likely to occur.
  • the conductor layers 132 and 133 and the wiring patterns 142 and 117 are connected by a plating film, the reliability of the connection portion is high. Furthermore, the reliability of connection is improved by filling the vias 141 and 116 with resin.
  • First and second upper insulating layers 144 and 114 are laminated on the upper surfaces of the first and second insulating layers 111 and 113, respectively.
  • the first and second upper insulating layers 144 and 114 are configured by curing a prepreg in which a glass cloth or the like is impregnated with a resin, for example.
  • Third and fourth upper insulating layers 145 and 115 are laminated on the upper surfaces of the first and second upper insulating layers 144 and 114, respectively.
  • the third and fourth upper insulating layers 145 and 115 are also configured by curing a prepreg in which, for example, a glass cloth or the like is impregnated with a resin.
  • Vias (second upper layer vias) 147 and 121 connected to the vias 146 and 119 are formed in the third and fourth upper insulating layers 145 and 115, respectively.
  • the vias 147 and 121 are filled with conductors 149 and 122 made of, for example, copper, and the conductors 149 and 122 are electrically connected to the conductors 148 and 120, respectively.
  • a filled buildup via is formed by the vias 146 and 147 and 119 and 121.
  • Conductor patterns (circuit patterns) 150 and 123 are formed on the upper surfaces of the third and fourth upper insulating layers 145 and 115, respectively. Vias 147 and 121 are connected to predetermined portions of the conductor patterns 150 and 123, respectively, so that the conductor layer 133 and the conductor pattern 123 are connected via the wiring pattern 117, the lead pattern 118, the conductor 120, and the conductor 122. In addition, the conductor layer 132 and the conductor pattern 150 are electrically connected to each other through the wiring pattern 142, the lead pattern 143, the conductor 148, and the conductor 149, respectively.
  • fifth and sixth upper insulating layers 172 and 173 are stacked on the upper surfaces of the third and fourth upper insulating layers 145 and 115, respectively. These fifth and sixth upper insulating layers 172 and 173 are also configured by curing a prepreg in which, for example, a glass cloth or the like is impregnated with a resin.
  • conductor patterns 176 and 177 made of, for example, copper are formed on the front and back of the substrate including the vias 174 and 175, respectively. These conductor patterns 176 and 177 are electrically connected to the conductors 149 and 122, respectively.
  • patterned solder resists 298 and 299 are provided on the front and back sides of the substrate, respectively, and electrodes 178 and 179 are formed at predetermined positions of the conductor patterns 176 and 177 by, for example, chemical gold plating.
  • the surface of the flex-rigid wiring board 10, particularly the surface of the rigid substrate 12, can store electronic components such as predetermined dimensions (length, width, and depth), for example, an IC (integrated circuit) chip.
  • a recess (cavity) 300 having dimensions is formed.
  • a freely usable space is generated in the recess 300.
  • a component electrically connected to the flex-rigid wiring board 10 or a component electrically connected to another substrate can be arranged.
  • the usage of the space in the recess 300 is arbitrary, and may be used for another usage such as positioning using a step.
  • a flexible substrate 13 (FIG. 2) is manufactured. Specifically, a copper film is formed on both surfaces of the polyimide base material 131 processed into a predetermined size. Subsequently, by patterning the copper film, conductor layers 132 and 133 including the wiring pattern 13a and the connection pads 13b are formed. Then, insulating layers 134 and 135 made of polyimide, for example, are formed on the surfaces of the conductor layers 132 and 133 in a stacked manner. Further, a silver paste is applied to these insulating layers 134 and 135 except for the end portion of the flexible substrate 13, and the applied silver paste is cured to form shield layers 136 and 137. Subsequently, coverlays 138 and 139 are formed so as to cover the surfaces of the shield layers 136 and 137. The shield layers 136 and 137 and the coverlays 138 and 139 are formed so as to avoid the connection pads 13b.
  • the wafer having the laminated structure shown in FIG. 2 is completed.
  • This wafer is used as a material common to a plurality of products. That is, as shown in FIG. 5, the flexible substrate 13 having a predetermined size is obtained by cutting (cutting) the wafer into a predetermined size with, for example, a laser.
  • the flexible substrate 13 thus manufactured and the first and second rigid substrates 11 and 12 are bonded to each other.
  • a wafer common to a plurality of products is cut by, for example, a laser to prepare first and second insulating layers 111 and 113 having a predetermined size.
  • a wafer common to a plurality of products is cut by, for example, a laser, and a separator 291 having a predetermined size is prepared.
  • the rigid base 112 serving as the core of the rigid substrates 11 and 12 is also produced from a wafer 110 common to a plurality of products, for example, as shown in FIG. That is, conductor films 110a and 110b made of, for example, copper are formed on the front and back surfaces of the wafer 110, respectively, and then subjected to, for example, a predetermined lithography process (pretreatment, lamination, exposure, development, etching, film removal, inner layer inspection, etc.). Thus, the conductor films 110a and 110b are respectively patterned to form conductor patterns 112a and 112b. Subsequently, a predetermined portion of the wafer 110 is removed by, for example, a laser to obtain the rigid base material 112 of the rigid substrates 11 and 12. Then, the roughened surface is formed by processing the conductor pattern surface of the rigid base material 112 thus manufactured.
  • a predetermined lithography process pretreatment, lamination, exposure, development, etching, film removal, inner layer inspection, etc.
  • the rigid base 112 is made of a glass epoxy base having a thickness of, for example, “50 to 150 ⁇ m”, desirably “100 ⁇ m”, and the first and second insulating layers 111 and 113 are, for example, “20 to 150 ⁇ m”. It is composed of a prepreg having a thickness of “50 ⁇ m”.
  • the separator 291 is made of, for example, a cured prepreg or a polyimide film.
  • the thicknesses of the first and second insulating layers 111 and 113 are set to the same thickness so that, for example, the rigid substrates 11 and 12 have a contrasting structure on both sides.
  • the thickness of the separator 291 is set to be approximately the same as the thickness of the second insulating layer 113.
  • the thickness of the rigid base 112 and the thickness of the flexible substrate 13 are substantially the same.
  • the gap between the rigid base 112 and the coverlays 138 and 139 is filled with the resin 125 so that the flexible substrate 13 and the rigid base 112 can be bonded more reliably. become.
  • first and second insulating layers 111 and 113, the rigid base material 112, and the flexible substrate 13 cut in the steps of FIGS. 5, 6, and 8 are aligned, for example, as shown in FIG. 9A. Arrange as follows. At this time, each end portion of the flexible substrate 13 is sandwiched between the first and second insulating layers 111 and 113 and aligned.
  • the separator 291 cut in the step of FIG. 7 is second insulated on one surface (for example, the upper side) of the flexible substrate 13 exposed between the rigid substrate 11 and the rigid substrate 12.
  • conductor films 161 and 162 made of, for example, copper are arranged on the outer side (respectively on the front and back sides).
  • the separator 291 is fixed with an adhesive, for example.
  • this structure is pressure-pressed as shown in FIG. 9C, for example.
  • the resin 125 is extruded from the prepregs constituting the first and second insulating layers 111 and 113, and as shown in FIG. The space between is filled.
  • the resin 125 is filled in the gap, so that the flexible substrate 13 and the rigid base material 112 are securely bonded.
  • Such a pressure press is performed using, for example, a hydro press apparatus under conditions of a temperature of “200 degrees Celsius”, a pressure of “40 kgf”, and a pressurization time of “3 hours”.
  • the prepreg and the resin 125 constituting the first and second insulating layers 111 and 113 are cured and integrated by heating the whole.
  • the coverlays 138 and 139 (FIG. 4) of the flexible substrate 13 and the resins of the first and second insulating layers 111 and 113 are polymerized. Since the resin of the insulating layers 111 and 113 is polymerized, the periphery of the vias 141 and 116 (formed in a later process) is fixed with the resin, and each connecting portion of the via 141 and the conductor layer 132 (or the via 116 and the conductor layer 133) is fixed. Connection reliability is improved.
  • a CO 2 laser is irradiated from, for example, a CO 2 laser processing apparatus, thereby forming a through hole 163 as shown in FIG. 9D.
  • vias 116 and 141 for example, IVH (Interstitial Via Hole) for connecting the conductor layers 132 and 133 of the flexible substrate 13 (FIG. 4) and the rigid substrates 11 and 12 are also formed.
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • Copper formed by this copper plating and the existing conductor films 161 and 162 are integrated, and a copper film 171 is formed on the entire surface of the substrate including the vias 116 and 141 and the through holes 163.
  • the flexible substrate 13 is covered with the conductor films 161 and 162 and does not directly touch the plating solution. Therefore, the flexible substrate 13 is not damaged by the plating solution.
  • the copper film 171 on the substrate surface is patterned as shown in FIG. 9F, for example, through a predetermined lithography process (pretreatment, lamination, exposure, development, etching, peeling film, inner layer inspection, etc.).
  • predetermined lithography process pretreatment, lamination, exposure, development, etching, peeling film, inner layer inspection, etc.
  • the wiring patterns 142 and 117 and the lead patterns 143 and 118 connected to the conductor layers 132 and 133 of the flexible substrate 13 (FIG. 4), and the conductor patterns 151 and 124, respectively, are formed.
  • copper foil is left at the end portions of the first and second insulating layers 111 and 113 on the flexible substrate 13 side.
  • the roughened surface is formed by treating the copper foil surface.
  • first and second upper insulating layers 144 and 114 are respectively arranged on the front and back of the resultant product, and further, conductor films 114a and 144a made of copper, for example, are provided on the outer side. Deploy. Subsequently, as shown in FIG. 10B, this structure is pressed. At this time, the vias 116 and 141 are filled with resin from the prepregs constituting the first and second upper insulating layers 114 and 144. Thereafter, the resin in the prepreg and the via is cured by, for example, heat treatment, and the first and second upper insulating layers 144 and 114 are solidified.
  • the conductor films 114a and 144a are thinned to a predetermined thickness, for example, by half etching.
  • vias 146 are formed in the first upper insulating layer 144 and vias 119 and cut lines 292 are formed in the second upper insulating layer 114 by, for example, laser, and desmear (smear removal) is performed.
  • a conductor is formed in the vias 146 and 119 and in the cut line 292 by performing PN plating (for example, chemical copper plating and electrolytic copper plating) as shown in FIG. 10C, for example. To do.
  • This conductor can also be formed by printing a conductive paste (for example, a thermosetting resin containing conductive particles) by, for example, a screen printing method.
  • the conductor film on the substrate surface is thinned to a predetermined thickness by, for example, half etching, and then subjected to, for example, a predetermined lithography process (pretreatment, lamination, exposure, development, etching, peeling film, inner layer inspection, etc.).
  • a predetermined lithography process pretreatment, lamination, exposure, development, etching, peeling film, inner layer inspection, etc.
  • the conductor film on the substrate surface is patterned.
  • the conductors 148 and 120 are formed.
  • the conductor in the cut line 292 is removed by etching.
  • the conductor surface is treated to form a roughened surface.
  • a wafer common to a plurality of products is cut by, for example, a laser or the like to form third and fourth upper insulating layers 145 and 115 having a predetermined size. Form it.
  • a wafer having a predetermined size is formed as shown in FIG. 12 by cutting a wafer common to a plurality of products with, for example, a laser.
  • the separator 293 is made of, for example, a cured prepreg, a polyimide film, or the like.
  • the third and fourth upper insulating layers 145 and 115 are each formed of a normal prepreg configured by impregnating a glass cloth with a resin, for example.
  • the conductor films 145a and 115a are thinned to a predetermined thickness, for example, by half etching.
  • vias 147 and 121 are formed in the third and fourth upper insulating layers 145 and 115, respectively, by laser, for example, and after desmear (smear removal) and soft etching are performed, for example, FIG.
  • the vias 147 and 121 are filled with a conductor by PN plating (for example, chemical copper plating and electrolytic copper plating).
  • This conductor can also be formed by printing a conductive paste (for example, a thermosetting resin containing conductive particles) by, for example, a screen printing method.
  • a conductive paste for example, a thermosetting resin containing conductive particles
  • the conductive film on the substrate surface is thinned to a predetermined thickness by, for example, half etching, and then, for example, a predetermined lithography process (pretreatment, lamination, exposure, development, etching, stripping,
  • a predetermined lithography process pretreatment, lamination, exposure, development, etching, stripping
  • the copper film on the substrate surface is patterned by going through an inner layer inspection and the like. Thereby, the conductors 149 and 122 and the conductor patterns 150 and 123 are formed. Thereafter, the resulting product is blackened.
  • fifth and sixth upper insulating layers 172 and 173 are arranged on the front and back of the resultant, and conductor films 172a and 173a made of copper, for example, are arranged on the outer sides (respectively on the front and back). Place.
  • the fifth and sixth upper insulating layers 172 and 173 are each formed of a prepreg configured by impregnating a glass cloth with a resin, for example.
  • the conductor films 172a and 173a are thinned to a predetermined thickness, for example, by half etching.
  • vias 174 and 175 are formed in the fifth and sixth upper insulating layers 172 and 173 by laser light or the like, respectively, and as shown in FIG. Insulating layers of each part, that is, end portions of the separator 291 (boundary portion of the second insulating layer 113 and the separator 291) and end portions of the separator 293 (boundary portion of the fourth upper insulating layer 115 and the separator 293)
  • the insulating layer is removed to form cut lines (cuts) 294a to 294c, 295a, and 295b.
  • the cut lines 294a to 294c are formed (cut) using, for example, the conductor patterns 151 and 124 as stoppers.
  • the cut lines 295a and 295b are formed using, for example, the conductor pattern 123 as a stopper.
  • the energy or irradiation time can be adjusted so that the conductor patterns 123, 124, and 151 used as stoppers are cut to some extent.
  • PN plating for example, chemical copper plating and electrolytic copper plating
  • a conductor is formed on the entire surface of the substrate including the vias 174 and 175.
  • the conductive film on the surface of the substrate is thinned to a predetermined thickness by, for example, half-etching, and then the substrate is subjected to, for example, a predetermined lithography process (pretreatment, lamination, exposure, development, etching, stripping, etc.)
  • the surface copper foil is patterned.
  • conductor patterns 176 and 177 are formed as shown in FIG. 14D. Then, after the pattern is formed, the pattern is inspected.
  • solder resist is formed on the entire surface of the substrate by, for example, screen printing, and the solder resist is patterned through a predetermined lithography process as shown in FIG. 14E. Thereafter, the patterned solder resists 298 and 299 are cured by heating, for example.
  • the structural bodies 301 to 303 are mounted on the flexible substrate 13 as shown in FIG. 15A. Remove it by tearing it off. At this time, since the separators 291 and 293 are arranged, the separation is easy. Further, when the structures 301 to 303 are separated (removed) from other portions, the conductor pattern 151 is merely pressed against the cover lays 138 and 139 of the flexible substrate 13 by a press and is not fixed ( For this reason, a part of the conductor pattern 151 (portion in contact with the flexible substrate 13) is also removed together with the structures 301 to 303.
  • a concave portion (cavity) 300 is formed in a portion (region R3) of the separator 293 on the surface of the flex-rigid wiring board 10, particularly the surface of the rigid substrate 12.
  • the concave portion 300 can be used for storing electronic components, for example.
  • Conductor patterns 124 and 151 and a conductor pattern 123 remain at the tip of each insulating layer facing the removed portions (regions R1 to R3), for example, as indicated by a broken line in FIG. 15B. As shown in FIG. 15C, the remaining copper is removed, for example, by mask etching (pretreatment, lamination, exposure, development, etching, stripping, etc.) as necessary.
  • the electrodes 178 and 179 are formed by, for example, chemical gold plating, and then, after undergoing outline processing, warping correction, energization inspection, appearance inspection, and final inspection, the flex-rigid wiring board 10 shown in FIG. Complete.
  • the end portion of the flexible substrate 13 is sandwiched between the core portions (first and second insulating layers 111 and 113) of the rigid substrates 11 and 12, and Each of the lands of the rigid substrates 11 and 12 and each of the connection pads of the flexible substrate 13 are connected by a plating film.
  • a recess 300 is formed on the surface of the flex-rigid wiring board 10.
  • connection terminal 180 for mounting an electronic component in the recess 300, the mounting of the electronic component is facilitated.
  • the connection terminal 180 is formed together with the conductor 120 in the process shown in FIGS. 10C and 10D, for example.
  • an electronic component 500 (IC chip) is mounted by so-called flip chip connection.
  • the Au bump 502 provided on the electrode 501 of the electronic component 500 and the connection terminal 180 are electrically connected by a conductive adhesive 503, and the connection portion is covered with an insulating resin 504.
  • the electrodes and wiring materials for mounting such electronic components are arbitrary.
  • the electronic component 500 and the connection terminal 180 may be electrically connected using an ACF (AnisotropicnisConductive Film) containing conductive particles 503a.
  • ACF AnaisotropicnisConductive Film
  • Such an ACF connection can facilitate alignment.
  • electronic components may be mounted by Au-Au connection. With such an Au—Au connection, a connection portion resistant to corrosion can be formed.
  • connection method is not limited to flip chip connection, and is arbitrary.
  • an electronic component may be mounted by wire bonding via a wire 503b.
  • an electronic component may be mounted via a spring 503c. Or you may make it mount an electronic component with a connector.
  • a recess 300 a may be formed not only on the surface of the rigid substrate 12 but also on the surface of the rigid substrate 11.
  • the concave portions 300 and 300b are formed on the front and back surfaces (both end surfaces in the laminating direction of the insulating layer) of the rigid substrate 12, respectively. May be formed.
  • recesses 300a and 300c may be formed on the front and back of the rigid substrate 11, respectively.
  • the concave portion (recess) may be formed by removing a portion (region R3) corresponding to the space by selective etching or the like without depending on the method using the separator 293 described above. However, by using the separator 293, deep recesses (dents) can be easily formed.
  • each layer can be arbitrarily changed.
  • RCF Resin Coated Cupper Foil
  • the rigid substrate 11 may have a conductor (wiring layer) on only one of the front and back sides of the core (the same applies to the rigid substrate 12).
  • three or more rigid substrates may be connected by a flexible substrate.
  • an opposing rigid substrate 1001 composed of a rigid substrate 101 and a rigid substrate 102 as a set of rigid substrates (opposed rigid substrates) opposed to each other with the flexible substrates 104 and 105 interposed therebetween.
  • a structure including an opposing rigid substrate 1002 including the rigid substrate 101 and the rigid substrate 103 may be employed.
  • the rigid substrates 102 and 103 are disposed so as to face the common rigid substrate 101.
  • the opposing rigid substrate 1001 and the opposing rigid substrate 1002 are arranged at an angle of “90 °” with respect to each other.
  • FIG. 21A the opposing rigid substrate 1001 and the opposing rigid substrate 1002 are arranged at an angle of “90 °” with respect to each other.
  • the opposing rigid substrate 1001 and the opposing rigid substrate 1002 are disposed at an angle of “180 °” with respect to each other. Also in the flex-rigid wiring board having such a structure, by providing at least one recess on one main surface or both front and back surfaces of at least one of the three rigid substrates 101 to 103, an effect similar to the above effect Can be obtained. Moreover, it is good also as a structure provided with 3 or more sets of opposing rigid boards.
  • the present invention can be applied to a bendable flex-rigid wiring board partially composed of a flexible substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　フレックスリジッド配線板として、導体を有するリジッド基板（１１、１２）と、導体を有するフレキシブル基板（１３）とを備える。そして、リジッド基板の表面には、凹部（３００）が形成されており、フレキシブル基板の導体の少なくとも１つと、リジッド基板の導体の少なくとも１つとは、電気的に接続されている。

Description

フレックスリジッド配線板及びその製造方法
　本発明は、一部がフレキシブル基板から構成された折り曲げ可能なフレックスリジッド配線板及びその製造方法に関する。
　特許文献１には、リジッド部のコア基板と、コア基板の水平方向に隣接して配置されたフレキシブル基板と、コア基板とフレキシブル基板の上に積層された柔軟性接着剤層と、リジッド部に位置する柔軟性接着剤層上に形成された配線パターンと、各層に形成された配線パターン間を接続するブラインドヴィア及び／又はスルーホールと、を有するフレックスリジッド配線板が開示されている。
日本国特許公開２００６－１４０２１３号公報
　特許文献１に記載される装置では、現在よりもさらに電子デバイス（携帯電話等）の小型化や薄型化が進んだ場合に、対応することができなくなることが懸念される。
　本発明は、こうした実情に鑑みてなされたものであり、容易に薄型化を図ることができるフレックスリジッド配線板及びその製造方法を提供することを目的とする。また、本発明は、リジッド基板の表面のスペースをより有効に利用することのできるフレックスリジッド配線板及びその製造方法を提供することを他の目的とする。
　本発明の第１の観点に係るフレックスリジッド配線板は、少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、前記リジッド基板の表面に、少なくとも１つの凹部が形成され、前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、ことを特徴とする。
　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、構成としてもよい。
　前記リジッド基板のうち、少なくとも１つの基板には、複数の絶縁層が積層されて形成されている、構成としてもよい。
　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、構成としてもよい。
　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、構成としてもよい。
　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、構成としてもよい。
　前記フレキシブル基板は導体パターンを有し、前記リジッド基板は、前記フレキシブル基板の水平方向に配置され、前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、該絶縁層上には、導体パターンが形成されており、前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、構成としてもよい。
　本発明の第２の観点に係るフレックスリジッド配線板は、少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、複数の前記リジッド基板は、前記フレキシブル基板を挟んで対向配置される対向リジッド基板を少なくとも１組構成し、前記対向リジッド基板を構成する少なくとも１つのリジッド基板の表面には、少なくとも１つの凹部が形成され、前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、ことを特徴とする。
　前記対向リジッド基板を構成するリジッド基板のうち、一の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板を構成するリジッド基板のうち、前記一の基板に対向する他の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板を構成するリジッド基板のうち、一の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板を構成するリジッド基板のうち、前記一の基板に対向する他の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、構成としてもよい。
　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、構成としてもよい。
　前記リジッド基板のうち、少なくとも１つの基板には、複数の絶縁層が積層されて形成されている、構成としてもよい。
　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、構成としてもよい。
　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、構成としてもよい。
　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、構成としてもよい。
　前記フレキシブル基板は導体パターンを有し、前記対向リジッド基板は、前記フレキシブル基板の水平方向に配置され、前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、該絶縁層上には、導体パターンが形成されており、前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、構成としてもよい。
　本発明の第３の観点に係るフレックスリジッド配線板は、少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、複数の前記リジッド基板は、前記フレキシブル基板を挟んで対向配置される対向リジッド基板を少なくとも２組構成し、前記対向リジッド基板を構成する少なくとも１つのリジッド基板の表面には、少なくとも１つの凹部が形成され、前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、ことを特徴とする。
　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、一の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、前記一の基板に対向する少なくとも１つの他の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、一の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、構成としてもよい。
　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、前記一の基板に対向する少なくとも１つの他の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、構成としてもよい。
　前記少なくとも２組の対向リジッド基板は、少なくとも２つのリジッド基板が、それぞれ前記フレキシブル基板を挟んで、共通のリジッド基板に対向配置されてなる、構成としてもよい。
　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、構成としてもよい。
　前記リジッド基板のうち、少なくとも１つの基板には、複数の絶縁層が積層されて形成されている、構成としてもよい。
　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、構成としてもよい。
　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、構成としてもよい。
　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、構成としてもよい。
　前記フレキシブル基板は導体パターンを有し、前記対向リジッド基板の少なくとも１組は、前記フレキシブル基板の水平方向に配置され、前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、該絶縁層上には、導体パターンが形成されており、前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、構成としてもよい。
　本発明の第４の観点に係るフレックスリジッド配線板の製造方法は、絶縁層が積層されてなるリジッド基板を備えるフレックスリジッド配線板の製造方法であって、セパレータを設けた状態で前記絶縁層を積層し、その積層の後、上層の絶縁層ごとセパレータを除去することにより、該リジッド基板の表面に、前記セパレータの形状に対応した形状の凹部を形成する工程を備える、ことを特徴とする。
　前記セパレータの除去に際しては、前記上層の絶縁層の所定部位に切り目を形成し、その切り目により、該上層の絶縁層ごと前記セパレータを他の部分から分離させ、除去する、ようにしてもよい。
　本発明によれば、容易に薄型化を図ることができるフレックスリジッド配線板及びその製造方法を提供することができる。また、本発明によれば、リジッド基板の表面のスペースをより有効に利用することのできるフレックスリジッド配線板及びその製造方法を提供することができる場合もある。
図１Ａは、本発明の一実施形態に係るフレックスリジッド配線板の側面図である。 図１Ｂは、本発明の一実施形態に係るフレックスリジッド配線板の平面図である。 図２は、フレキシブル基板の断面図である。 図３は、フレックスリジッド配線板の断面図である。 図４は、図１Ａの一部拡大図である。 図５は、複数の製品に共通するウェーハから、フレキシブル基板を切り出す工程を説明するための図である。 図６は、複数の製品に共通するウェーハから、第１及び第２の絶縁層を切り出す工程を説明するための図である。 図７は、複数の製品に共通するウェーハから、セパレータを切り出す工程を説明するための図である。 図８は、リジッド基板のコアを作製する工程を説明するための図である。 図９Ａは、第１層を形成する工程を説明するための図である。 図９Ｂは、第１層を形成する工程を説明するための図である。 図９Ｃは、第１層を形成する工程を説明するための図である。 図９Ｄは、第１層を形成する工程を説明するための図である。 図９Ｅは、第１層を形成する工程を説明するための図である。 図９Ｆは、第１層を形成する工程を説明するための図である。 図１０Ａは、第２層を形成する工程を説明するための図である。 図１０Ｂは、第２層を形成する工程を説明するための図である。 図１０Ｃは、第２層を形成する工程を説明するための図である。 図１０Ｄは、第２層を形成する工程を説明するための図である。 図１１は、複数の製品に共通するウェーハから、第３及び第４の上層絶縁層を切り出す工程を説明するための図である。 図１２は、複数の製品に共通するウェーハから、セパレータを切り出す工程を説明するための図である。 図１３Ａは、第３層を形成する工程を説明するための図である。 図１３Ｂは、第３層を形成する工程を説明するための図である。 図１３Ｃは、第３層を形成する工程を説明するための図である。 図１３Ｄは、第３層を形成する工程を説明するための図である。 図１４Ａは、第４層を形成する工程を説明するための図である。 図１４Ｂは、第４層を形成する工程を説明するための図である。 図１４Ｃは、第４層を形成する工程を説明するための図である。 図１４Ｄは、第４層を形成する工程を説明するための図である。 図１４Ｅは、第４層を形成する工程を説明するための図である。 図１５Ａは、凹部を形成する工程を説明するための図である。 図１５Ｂは、凹部形成後の状態を示す図である。 図１５Ｃは、凹部形成時に残存した銅を取り除いた後の状態を示す図である。 図１６は、フレックスリジッド配線板の変形例を説明するための図である。 図１７は、凹部に電子部品の配置されたフレックスリジッド配線板を示す図である。 図１８Ａは、電子部品の実装態様の変形例を示す図である。 図１８Ｂは、電子部品の実装態様の変形例を示す図である。 図１９Ａは、フレックスリジッド配線板の変形例を説明するための図である。 図１９Ｂは、フレックスリジッド配線板の変形例を説明するための図である。 図１９Ｃは、フレックスリジッド配線板の変形例を説明するための図である。 図２０は、フレックスリジッド配線板の変形例を説明するための図である。 図２１Ａは、フレックスリジッド配線板の変形例を説明するための図である。 図２１Ｂは、フレックスリジッド配線板の変形例を説明するための図である。
符号の説明
　１０　フレックスリジッド配線板
　１１、１２、１０１乃至１０３　リジッド基板
　１３、１０４、１０５　フレキシブル基板
　１１１、１１３　絶縁層
　１１４、１１５、１４４、１４５、１７２、１７３　上層絶縁層
　１１６、１１９、１２１、１４１、１４６、１４７、１７４、１７５　ヴィア
　１１７、１４２　配線パターン
　１１８、１４３　引き出しパターン
　１２０、１２２、１４８、１４９　導体
　１２３、１２４、１５０、１５１、１７６、１７７　導体パターン
　１２５　樹脂
　１３１　基材
　１３２、１３３　導体層
　１３４、１３５　絶縁層
　１３６、１３７　シールド層
　１３８、１３９　カバーレイ
　１８０　接続端子
　２９１、２９３　セパレータ
　２９２、２９４ａ乃至２９４ｃ、２９５ａ、２９５ｂ　カットライン（切り目）
　３００、３００ａ乃至３００ｃ　凹部（キャビティ）
　５００　電子部品
　１００１、１００２　対向リジッド基板
　以下、本発明の一実施形態に係るフレックスリジッド配線板及びその製造方法について説明する。
　本実施形態に係るフレックスリジッド配線板１０は、図１Ａ及び図１Ｂに示すように、大きくは、第１のリジッド基板１１及び第２のリジッド基板１２と、フレキシブル基板１３と、から構成され、第１のリジッド基板１１と第２のリジッド基板１２とは、フレキシブル基板１３を挟んで対向配置されている。詳しくは、第１及び第２のリジッド基板１１及び１２は、フレキシブル基板１３の水平方向に配置されている。
　第１及び第２のリジッド基板１１、１２には、それぞれ任意の回路パターンが形成されている。また、必要に応じて、例えば、半導体チップなどの電子部品などが接続される。一方、フレキシブル基板１３には、第１のリジッド基板１１の回路パターンと第２のリジッド基板１２の回路パターンとを接続するためのストライプ状の配線パターン１３ａが形成されている。配線パターン１３ａは、リジッド基板１１、１２の回路パターン同士を接続する。
　フレキシブル基板１３は、図２にその詳細構造を示すように、基材１３１と、導体層１３２及び１３３と、絶縁層１３４及び１３５と、シールド層１３６及び１３７と、カバーレイ１３８及び１３９と、が積層された構造を有する。
　基材１３１は、絶縁性フレキシブルシート、例えば厚さ「２０～５０μｍ」、望ましくは「３０μｍ」程度の厚さのポリイミドシートから構成される。
　導体層１３２及び１３３は、例えば厚さ「５～１５μｍ」程度の銅パターンからなり、基材１３１の表裏にそれぞれ形成されることにより、上述のストライプ状の配線パターン１３ａ（図１Ｂ）を構成する。
　絶縁層１３４及び１３５は、厚さ「５～１５μｍ」程度のポリイミド膜などから構成され、導体層１３２及び１３３を外部から絶縁する。
　シールド層１３６及び１３７は、導電層、例えば銀ペーストの硬化被膜から構成され、外部から導体層１３２及び１３３への電磁ノイズ及び導体層１３２、１３３から外部への電磁ノイズをシールドする。
　カバーレイ１３８及び１３９は、厚さ「５～１５μｍ」程度の、ポリイミド等の絶縁膜から形成され、フレキシブル基板１３全体を外部から絶縁すると共に保護する。
　一方、リジッド基板１１及び１２は、それぞれ図３に示すように、リジッド基材１１２と、第１及び第２の絶縁層１１１及び１１３と、第１及び第２の上層絶縁層１４４及び１１４と、第３及び第４の上層絶縁層１４５及び１１５と、第５及び第６の上層絶縁層１７２及び１７３と、が積層されて構成されている。
　リジッド基材１１２は、リジッド基板１１及び１２に剛性を与えるものであり、ガラスエポキシ樹脂等のリジッド絶縁材料から構成される。リジッド基材１１２は、フレキシブル基板１３と水平方向に離間して配置されている。リジッド基材１１２は、フレキシブル基板１３とほぼ同一の厚さを有する。また、リジッド基材１１２の表裏には、それぞれ例えば銅からなる導体パターン１１２ａ、１１２ｂが形成されている。これら導体パターン１１２ａ及び１１２ｂは、それぞれ所定の箇所で、より上層の導体（配線）と電気的に接続されている。
　第１及び第２の絶縁層１１１及び１１３は、プリプレグを硬化して構成されている。第１及び第２の絶縁層１１１及び１１３は、それぞれ「５０～１００μｍ」、望ましくは「５０μｍ」程度の厚さを有する。なお、プリプレグは、樹脂がローフロー特性を有することが望ましい。このようなプリプレグは、エポキシ樹脂をガラスクロスに含侵させた後、樹脂を熱硬化させ、予め硬化度を進めておくことで作成することができる。もっとも、ガラスクロスに粘度の高い樹脂を含侵させたり、ガラスクロスに無機フィラー（例えばシリカフィラー）を含む樹脂を含侵させたり、ガラスクロスの樹脂含侵量を減らしたりすることによっても、プリプレグを作成することは可能である。
　リジッド基材１１２、並びに第１及び第２の絶縁層１１１及び１１３は、リジッド基板１１及び１２のコアを構成し、リジッド基板１１及び１２を支持すると共にフレキシブル基板１３の一端を挟み込んで支持及び固定する。具体的には、図４に図１Ａ中の領域Ｒ１１（第１のリジッド基板１１とフレキシブル基板１３との接合部分）を拡大して示すように、第１及び第２の絶縁層１１１及び１１３が、リジッド基材１１２とフレキシブル基板１３とを表裏両側から被覆するとともに、フレキシブル基板１３の一部を露出している。これら第１及び第２の絶縁層１１１及び１１３は、フレキシブル基板１３の表面に設けられたカバーレイ１３８及び１３９と重合している。
　なお、リジッド基板１２とフレキシブル基板１３との接続部分の構造は、リジッド基板１１とフレキシブル基板１３との接続部分の構造（図４）と同様であるため、ここでは、リジッド基板１２の接続部分についてはその詳細の説明を割愛する。
　リジッド基材１１２と、フレキシブル基板１３と、第１及び第２の絶縁層１１１及び１１３と、により区画される空間（それら部材間の空隙）には、図４に示すように、樹脂１２５が充填されている。樹脂１２５は、例えば製造時に、第１及び第２の絶縁層１１１及び１１３を構成するローフロープリプレグからしみだしたものであり、第１及び第２の絶縁層１１１及び１１３と一体に硬化されている。
　第１及び第２の絶縁層１１１及び１１３の、フレキシブル基板１３の導体層１３２及び１３３の接続パッド１３ｂにそれぞれ対向する各部分には、ヴィア（コンタクトホール）１４１、１１６が形成されている。フレキシブル基板１３のうち、ヴィア１４１及び１１６にそれぞれ対向する各部分（図１Ｂに示す接続パッド１３ｂが形成されている部分）は、フレキシブル基板１３のシールド層１３６及び１３７、並びにカバーレイ１３８及び１３９が除去されている。ヴィア１４１及び１１６は、フレキシブル基板１３の絶縁層１３４及び１３５をそれぞれ貫通して、導体層１３２、１３３からなる各接続パッド１３ｂを露出している。
　ヴィア１４１及び１１６の各内面には、それぞれ銅めっき等で形成された配線パターン（導体層）１４２、１１７が形成されている。これら配線パターン１４２及び１１７のめっき皮膜は、それぞれフレキシブル基板１３の導体層１３２、１３３の各接続パッド１３ｂに接続されている。また、ヴィア１４１及び１１６には、それぞれ樹脂が充填されている。これらヴィア１４１及び１１６内の樹脂は、例えばプレスにより上層絶縁層（上層絶縁層１４４、１１４）の樹脂が押し出されることにより充填される。さらに、第１及び第２の絶縁層１１１及び１１３の各上面には、それぞれ配線パターン１４２、１１７に接続された引き出しパターン１４３、１１８が形成されている。これら引き出しパターン１４３及び１１８は、それぞれ例えば銅めっき層から構成される。また、第１及び第２の絶縁層１１１及び１１３の各フレキシブル基板１３側端部、すなわちフレキシブル基板１３とリジッド基材１１２との境界よりもフレキシブル基板１３側の位置には、それぞれ他から絶縁された導体パターン１５１、１２４が配置されている。これら導体パターン１５１及び１２４により、リジッド基板１１内で発生した熱を、効果的に放熱することができる。
　このように、本実施形態に係るフレックスリジッド配線板１０では、リジッド基板１１、１２とフレキシブル基板１３とが、コネクタによらず、電気的に接続されている。すなわち、フレキシブル基板１３がリジッド基板１１、１２の各々に入り込む（埋め込まれる）ことにより、その入り込んだ部分（埋め込まれた部分）で、フレキシブル基板１３が、各リジッド基板にそれぞれ電気的に接続されている（図４参照）。このため、落下等により衝撃を受けた場合でも、コネクタが抜けて接触不良が生じることはない。
　また、フレキシブル基板の一部がリジッド基板に埋め込まれているため、フレキシブル基板とリジッド基板が電気的に接続されている箇所の表裏両面を、リジッド基板が接着、補強しており、フレックスリジッド配線板が落下に衝撃を受けた場合、あるいは温度環境が変化してリジッド基板とフレキシブル基板のCTE（熱線膨張率）の差によって応力が発生した場合でも、フレキシブル基板とリジッド基板の電気的な接続が確保できる。
　この意味で、フレックスリジッド配線板１０は、コネクタ接続の基板に比べて、より信頼性の高い電気的接続を有する。
　また、フレキシブル基板１３の導体層１３２、１３３とリジッド基板１１、１２の配線パターン１４２、１１７とは、テーパ状のヴィアにより接続されていることで、基板表面に直交する方向に延びるスルーホールによる接続に比べて、衝撃を受けたときに応力が分散され、クラック等が発生しにくい。しかも、これら導体層１３２、１３３と配線パターン１４２、１１７とは、めっき皮膜により接続されていることで、接続部分の信頼性が高い。さらに、ヴィア１４１及び１１６内にそれぞれ樹脂が充填されることで、接続信頼性が高められている。
　第１及び第２の絶縁層１１１及び１１３の各上面には、それぞれ第１、第２の上層絶縁層１４４、１１４が積層されている。第１、第２の上層絶縁層１４４、１１４には、引き出しパターン１４３、１１８にそれぞれ接続されるヴィア（第１の上層ヴィア）１４６、１１９が、それぞれ形成されている。さらに、これらヴィア１４６、１１９には、それぞれ例えば銅からなる導体１４８、１２０が充填されている。なお、第１及び第２の上層絶縁層１４４及び１１４は、それぞれ例えば樹脂をガラスクロス等に含浸したプリプレグを硬化して構成される。
　第１及び第２の上層絶縁層１４４及び１１４の各上面には、それぞれ第３、第４の上層絶縁層１４５、１１５が積層されている。これら第３及び第４の上層絶縁層１４５及び１１５も、それぞれ例えば樹脂をガラスクロス等に含浸したプリプレグを硬化して構成される。第３、第４の上層絶縁層１４５、１１５には、ヴィア１４６、１１９にそれぞれ接続するヴィア（第２の上層ヴィア）１４７、１２１が、それぞれ形成されている。これらヴィア１４７、１２１には、それぞれ例えば銅からなる導体１４９、１２２が充填されており、これら導体１４９、１２２は、それぞれ導体１４８、１２０と電気的に接続されている。こうして、ヴィア１４６及び１４７、並びに１１９及び１２１により、フィルド・ビルドアップ・ヴィアが形成されている。
　第３及び第４の上層絶縁層１４５及び１１５の各上面には、それぞれ導体パターン（回路パターン）１５０、１２３が形成されている。そして、この導体パターン１５０、１２３の所定箇所に、それぞれヴィア１４７、１２１が接続されることにより、配線パターン１１７、引き出しパターン１１８、導体１２０、及び導体１２２を介して、導体層１３３と導体パターン１２３とが、また、配線パターン１４２、引き出しパターン１４３、導体１４８、及び導体１４９を介して、導体層１３２と導体パターン１５０とが、それぞれ電気的に接続されている。
　第３及び第４の上層絶縁層１４５及び１１５の各上面には、さらに図３に示すように、それぞれ第５、第６の上層絶縁層１７２、１７３が積層されている。これら第５及び第６の上層絶縁層１７２及び１７３も、それぞれ例えば樹脂をガラスクロス等に含浸したプリプレグを硬化して構成される。
　第５、第６の上層絶縁層１７２、１７３には、ヴィア１４７、１２１にそれぞれ接続するヴィア１７４、１７５がそれぞれ形成されている。そして、これらヴィア１７４、１７５内を含めて、基板の表裏に、例えば銅からなる導体パターン１７６、１７７がそれぞれ形成されている。これら導体パターン１７６、１７７は、それぞれ導体１４９、１２２と電気的に接続されている。さらに、基板表裏には、それぞれパターニングされたソルダレジスト２９８、２９９が設けられており、導体パターン１７６、１７７の所定箇所に、それぞれ例えば化学金めっきにより電極１７８、１７９が形成されている。
　加えて、フレックスリジッド配線板１０の表面、特にリジッド基板１２の表面には、所定の寸法（長さ・幅及び深さ）、例えばＩＣ（集積回路）チップ等の電子部品を収納可能な程度の寸法を有する凹部（キャビティ）３００が形成されている。こうした凹部３００を基板表面に形成することで、凹部３００内に、自由に使用可能なスペースが生成される。このスペースには、例えばフレックスリジッド配線板１０に電気的に接続される部品、あるいは他の基板に電気的に接続される部品などを配置することができる。このため、フレックスリジッド配線板１０を、例えば携帯電話の基板として用いた場合には、電話機本体の薄型化や多機能化に貢献することができる。もっとも、凹部３００内のスペースの用途は任意であり、例えば段差を利用して位置決めをするなど、別の用途で用いるようにしてもよい。
　こうしたフレックスリジッド配線板１０の製造に際しては、まず、フレキシブル基板１３（図２）を製造する。具体的には、所定サイズに加工したポリイミド基材１３１の両面に銅膜を形成する。続けて、銅膜をパターニングすることにより、配線パターン１３ａ及び接続パッド１３ｂを備える導体層１３２及び１３３を形成する。そして、導体層１３２、１３３の各表面に、それぞれ積層するかたちで、例えばポリイミドからなる絶縁層１３４、１３５を形成する。さらに、これら絶縁層１３４及び１３５には、フレキシブル基板１３の端部を除いて銀ペーストを塗布し、その塗布した銀ペーストを硬化して、シールド層１３６、１３７を形成する。続けて、それらシールド層１３６、１３７の各表面を覆うように、カバーレイ１３８及び１３９を形成する。なお、シールド層１３６、１３７とカバーレイ１３８、１３９とは、接続パッド１３ｂを避けて形成される。
　こうした一連の工程を経て、先の図２に示した積層構造を有するウェーハが完成する。このウェーハは、複数の製品に共通する材料として用いられる。すなわち、図５に示すように、このウェーハを、例えばレーザ等により所定の大きさに切断（カット）することにより、所定の大きさのフレキシブル基板１３が得られる。
　次に、こうして作製されたフレキシブル基板１３と、第１及び第２のリジッド基板１１及び１２の各リジッド基板とを接合する。この接合にあたっては、例えば図６に示すように、複数の製品に共通するウェーハを、例えばレーザ等により切断して、所定の大きさの、第１及び第２の絶縁層１１１及び１１３を用意しておく。また、例えば図７に示すように、複数の製品に共通するウェーハを、例えばレーザ等により切断して、所定の大きさのセパレータ２９１を用意しておく。
　また、リジッド基板１１及び１２のコアとなるリジッド基材１１２も、例えば図８に示すように、複数の製品に共通するウェーハ１１０から作製する。すなわち、ウェーハ１１０の表裏に、それぞれ例えば銅からなる導体膜１１０ａ、１１０ｂを形成した後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることによりそれら導体膜１１０ａ、１１０ｂをそれぞれパターニングして、導体パターン１１２ａ、１１２ｂを形成する。続けて、例えばレーザ等により、ウェーハ１１０の所定の部分を除去して、リジッド基板１１及び１２のリジッド基材１１２を得る。その後、こうして作製されたリジッド基材１１２の導体パターン表面を処理して粗化面を形成する。
　なお、リジッド基材１１２は、例えば「５０～１５０μｍ」、望ましくは「１００μｍ」程度の厚さのガラスエポキシ基材から構成され、第１及び第２の絶縁層１１１及び１１３は、例えば「２０～５０μｍ」の厚さのプリプレグから構成される。また、セパレータ２９１は、例えば硬化したプリプレグ、又はポリイミドフィルム等から構成される。第１及び第２の絶縁層１１１及び１１３の厚さは、例えばリジッド基板１１及び１２をその表裏で対照的な構造とすべく、同程度の厚さに設定する。セパレータ２９１の厚さは、第２の絶縁層１１３の厚さと同程度に設定する。また、リジッド基材１１２の厚さと、フレキシブル基板１３の厚さとは、概ね同じであることが望ましい。こうすることで、リジッド基材１１２とカバーレイ１３８及び１３９との間に存在する空隙に、樹脂１２５が充填され、フレキシブル基板１３とリジッド基材１１２とを、より確実に接合することができるようになる。
　続けて、図５、図６、及び図８の工程にてカットした第１及び第２の絶縁層１１１及び１１３、リジッド基材１１２、並びにフレキシブル基板１３を位置合わせして、例えば図９Ａに示すように配置する。このとき、フレキシブル基板１３の各端部は、第１及び第２の絶縁層１１１及び１１３の間に挟み込んで位置合わせする。
　さらに、例えば図９Ｂに示すように、図７の工程にてカットしたセパレータ２９１を、リジッド基板１１とリジッド基板１２との間に露出するフレキシブル基板１３の片面（例えば上方）に、第２の絶縁層１１３と並べて配置し、その外側に（表裏にそれぞれ）、例えば銅からなる導体膜１６１、１６２を配置する。セパレータ２９１は、例えば接着剤により固定する。こうした構造であれば、セパレータ２９１が導体膜１６２を支持するため、フレキシブル基板１３と導体膜１６２との間の空隙にめっき液が滲入して銅箔が破れるなどの問題を防止又は抑制することができる。
　次に、こうして位置合わせした状態（図９Ｂ）で、この構造体を、例えば図９Ｃに示すように、加圧プレスする。このとき、第１及び第２の絶縁層１１１及び１１３を構成する各プリプレグからそれぞれ樹脂１２５が押し出され、先の図４に示したように、この樹脂１２５により、リジッド基材１１２とフレキシブル基板１３との間の空隙が充填される。このように、樹脂１２５が空隙に充填されることで、フレキシブル基板１３とリジッド基材１１２とが確実に接着される。こうした加圧プレスは、例えばハイドロプレス装置を用いて、温度摂氏「２００度」、圧力「４０ｋｇｆ」、加圧時間「３ｈｒ」程度の条件で行う。
　続けて、全体を加熱する等して、第１及び第２の絶縁層１１１及び１１３を構成するプリプレグ及び樹脂１２５を硬化し、一体化する。このとき、フレキシブル基板１３のカバーレイ１３８及び１３９（図４）と、第１及び第２の絶縁層１１１及び１１３の樹脂とは重合する。絶縁層１１１及び１１３の樹脂が重合することで、ヴィア１４１及び１１６（後工程で形成）の周囲が樹脂で固定され、ヴィア１４１と導体層１３２（又はヴィア１１６と導体層１３３）の各接続部位の接続信頼性が向上する。
　次に、例えば所定の前処理の後、例えばＣＯ２レーザ加工装置からＣＯ２レーザを照射することにより、図９Ｄに示すように、貫通孔１６３を形成する。このとき、フレキシブル基板１３（図４）の導体層１３２、１３３とリジッド基板１１、１２とをそれぞれ接続するためのヴィア１１６、１４１（例えばIVH（Interstitial Via Hole））も形成する。
　続けて、デスミア（スミア除去）、ソフトエッチをした後、例えば図９Ｅに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、構造体全体の表面に銅めっきを施す。この銅めっきによる銅と既存の導体膜１６１、１６２とが一体になって、ヴィア１１６及び１４１内並びに貫通孔１６３内も含め、基板全体の表面に銅膜１７１が形成される。このとき、フレキシブル基板１３は、導体膜１６１及び１６２で覆われており、めっき液に直接触れない。したがって、フレキシブル基板１３がめっき液によってダメージを受けることはない。
　続けて、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、図９Ｆに示すように、基板表面の銅膜１７１をパターニングする。これにより、フレキシブル基板１３（図４）の導体層１３２、１３３にそれぞれ接続される配線パターン１４２、１１７及び引き出しパターン１４３、１１８、さらには導体パターン１５１、１２４が形成される。この際、第１及び第２の絶縁層１１１及び１１３の各フレキシブル基板１３側端部には、それぞれ銅箔を残存させる。そしてその後、銅箔表面を処理して粗化面を形成する。
　続けて、例えば図１０Ａに示すように、その結果物の表裏に、それぞれ第１、第２の上層絶縁層１４４、１１４を配置し、さらにその外側に、例えば銅からなる導体膜１１４ａ、１４４ａを配置する。続けて、図１０Ｂに示すように、この構造体を加圧プレスする。このとき、第１及び第２の上層絶縁層１１４及び１４４を構成する各プリプレグからの樹脂によりヴィア１１６及び１４１が充填される。そしてその後、例えば加熱処理等により、プリプレグ及びヴィア内の樹脂を硬化して、第１及び第２の上層絶縁層１４４及び１１４を固化する。
　続けて、例えばハーフエッチにより、所定の厚さまで導体膜１１４ａ及び１４４ａをそれぞれ薄膜化する。そして、所定の前処理の後、例えばレーザにより、第１の上層絶縁層１４４にヴィア１４６を、また第２の上層絶縁層１１４にヴィア１１９及びカットライン２９２を、それぞれ形成し、デスミア（スミア除去）、ソフトエッチをした後、例えば図１０Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、それらヴィア１４６及び１１９内、並びにカットライン２９２内に、導体を形成する。なお、この導体は、導電ペースト（例えば導電粒子入り熱硬化樹脂）を、例えばスクリーン印刷法で印刷することによっても形成することができる。
　続けて、例えばハーフエッチにより、所定の厚さまで基板表面の導体膜を薄くし、その後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、図１０Ｄに示すように、基板表面の導体膜をパターニングする。これにより、導体１４８及び１２０が形成される。また、カットライン２９２内の導体は、エッチングにより除去される。続けて、そしてその後、導体表面を処理して粗化面を形成する。
　ここで、次の工程の説明の前に、その工程に先立って行われる工程について説明する。すなわち、次の工程に先立ち、図１１に示すように、複数の製品に共通するウェーハを、例えばレーザ等により切断して、所定の大きさの第３及び第４の上層絶縁層１４５及び１１５を形成しておく。また、セパレータ２９３についても、複数の製品に共通するウェーハを、例えばレーザ等により切断することで、図１２に示すように、所定の大きさのものを形成しておく。なお、セパレータ２９３は、例えば硬化したプリプレグ、ポリイミドフィルム等から構成される。
　そして、続く工程では、図１３Ａに示すように、基板表裏に、図１１及び図１２の工程にてカットした第３及び第４の上層絶縁層１４５及び１１５、並びにセパレータ２９３を配置し、その外側に（表裏にそれぞれ）、例えば銅からなる導体膜１４５ａ、１１５ａを配置する。その後、例えば加熱などして、第３及び第４の上層絶縁層１４５及び１１５を固化する。なお、第３及び第４の上層絶縁層１４５及び１１５は、それぞれ例えばガラスクロスに樹脂を含浸して構成された通常のプリプレグから構成される。
　続けて、図１３Ｂに示すように、結果物を、プレスする。その後、例えばハーフエッチにより、所定の厚さまで導体膜１４５ａ及び１１５ａをそれぞれ薄膜化する。そして、所定の前処理の後、例えばレーザにより、第３及び第４の上層絶縁層１４５、１１５にそれぞれヴィア１４７、１２１を形成し、デスミア（スミア除去）、ソフトエッチをした後、例えば図１３Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、それらヴィア１４７及び１２１内を導体で充填する。このように、ヴィア１４７及び１２１の内部を同一の導電ペースト材料で充填することで、ヴィア１４７及び１２１の熱応力がかかった際の接続信頼性を向上させることができる。なお、この導体は、導電ペースト（例えば導電粒子入り熱硬化樹脂）を、例えばスクリーン印刷法で印刷することによっても形成することができる。
　続けて、図１３Ｄに示すように、例えばハーフエッチにより、所定の厚さまで基板表面の導体膜を薄くし、その後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、基板表面の銅膜をパターニングする。これにより、導体１４９及び１２２、並びに導体パターン１５０及び１２３が形成される。その後、結果物を黒化処理する。
　続けて、図１４Ａに示すように、結果物の表裏に、第５及び第６の上層絶縁層１７２及び１７３を配置し、その外側に（表裏にそれぞれ）、例えば銅からなる導体膜１７２ａ及び１７３ａを配置する。なお、第５及び第６の上層絶縁層１７２及び１７３は、それぞれ例えばガラスクロスに樹脂を含浸して構成されたプリプレグから構成される。
　続けて、図１４Ｂに示すように、プレスする。その後、例えばハーフエッチにより、所定の厚さまで導体膜１７２ａ及び１７３ａをそれぞれ薄膜化する。そして、所定の前処理の後、レーザ光などにより、第５、第６の上層絶縁層１７２、１７３にそれぞれヴィア１７４、１７５を形成するとともに、図１４Ｃに示すように、図１４Ｂ中に破線にて示す各部の絶縁層、すなわちセパレータ２９１の端部（第２の絶縁層１１３とセパレータ２９１の境界部分）及びセパレータ２９３の端部（第４の上層絶縁層１１５とセパレータ２９３との境界部分）の絶縁層を除去して、カットライン（切り目）２９４ａ乃至２９４ｃ、２９５ａ、及び２９５ｂを形成する。このとき、カットライン２９４ａ乃至２９４ｃは、例えば導体パターン１５１及び１２４をストッパとして、形成（カット）する。また、カットライン２９５ａ及び２９５ｂは、例えば導体パターン１２３をストッパとして、形成する。この際、ストッパとして使用する導体パターン１２３、１２４、及び１５１を、ある程度カットするようにエネルギー又は照射時間を調整することもできる。
　続けて、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）をすることにより、ヴィア１７４及び１７５内も含め、基板全体の表面に導体を形成する。続けて、例えばハーフエッチにより、所定の厚さまで基板表面の導体膜を薄くし、その後、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜等）を経ることにより、基板表面の銅箔をパターニングする。こうして、図１４Ｄに示すように、導体パターン１７６及び１７７を形成する。そして、パターン形成後、そのパターンを検査する。
　続けて、例えばスクリーン印刷により、基板全体の表面にソルダレジストを形成し、図１４Ｅに示すように、所定のリソグラフィ工程を経ることにより、そのソルダレジストをパターニングする。その後、例えば加熱などして、そのパターニングしたソルダレジスト２９８及び２９９を硬化させる。
　続けて、セパレータ２９１の端部及びセパレータ２９３の端部（図１４Ｂ中の破線参照）等に、穴明け及び外形加工をした後、図１５Ａに示すように、構造体３０１乃至３０３をフレキシブル基板１３から引きはがすようにして除去する。この際、セパレータ２９１及び２９３が配置されているので、分離が容易である。また、構造体３０１乃至３０３が他の部分から分離（除去）されるとき、導体パターン１５１は、フレキシブル基板１３のカバーレイ１３８及び１３９にプレスにより押しつけられているにすぎず、固着していない（図９Ｃ参照）ため、構造体３０１乃至３０３と共に、導体パターン１５１の一部（フレキシブル基板１３と接触する部分）も除去される。
　こうして、フレキシブル基板１３の中央部を露出させることで、フレキシブル基板１３の表裏（絶縁層の積層方向）に、フレキシブル基板１３が撓む（曲がる）ためのスペース（領域Ｒ１及びＲ２）が形成される。これにより、フレックスリジッド配線板１０を、そのフレキシブル基板１３の部分で、折り曲げることなどが可能になる。
　さらに、フレックスリジッド配線板１０の表面、特にリジッド基板１２の表面の、セパレータ２９３の部分（領域Ｒ３）には、凹部（キャビティ）３００が形成される。こうした凹部３００は、前述のように、例えば電子部品の収納等に用いることができる。
　除去された部分（領域Ｒ１乃至Ｒ３）に面する各絶縁層の先端部分には、例えば図１５Ｂ中に破線にて示すように、導体パターン１２４及び１５１、並びに導体パターン１２３が残存する。この残存した銅は、必要に応じて、図１５Ｃに示すように、例えばマスクエッチング（前処理、ラミネート、露光、現像、エッチング、剥膜等）により除去する。
　続けて、例えば化学金めっきにより、電極１７８、１７９を形成し、その後、外形加工、反り修正、通電検査、外観検査、及び最終検査を経て、先の図３に示したフレックスリジッド配線板１０が完成する。このフレックスリジッド配線板１０は、上述のように、リジッド基板１１及び１２のコア部（第１及び第２の絶縁層１１１及び１１３）の間にフレキシブル基板１３の端部が挟みこまれ、且つ、リジッド基板１１、１２の各ランドとフレキシブル基板１３の各接続パッドとがそれぞれめっき皮膜により接続された構造を有する。また、このフレックスリジッド配線板１０の表面には、凹部３００が形成されている。
　以上、本発明の一実施形態に係るフレックスリジッド配線板１０について説明したが、本発明は、上記実施形態に限定されるものではない。
　例えば図１６に示すように、凹部３００内に、電子部品を実装するための接続端子１８０を形成することで、電子部品の実装が容易になる。接続端子１８０は、例えば先の図１０Ｃ、図１０Ｄに示した工程において、導体１２０と共に形成する。図１６に示す例では、いわゆるフリップチップ接続により、電子部品５００（ＩＣチップ）を実装している。詳しくは、電子部品５００の電極５０１に設けられたＡｕバンプ５０２と、接続端子１８０とを、導電性接着剤５０３により電気的に接続し、その接続部分を絶縁樹脂５０４で覆っている。
　なお、こうした電子部品を実装するための電極や配線の材質等は、任意である。例えば図１７に示すように、導電粒子５０３ａを含有するＡＣＦ（Anisotropic Conductive Film）を用いて、電子部品５００と接続端子１８０とを電気的に接続するようにしてもよい。こうしたＡＣＦ接続であれば、位置合わせを容易にすることができる。また、例えばＡｕ－Ａｕ接続により、電子部品を実装するようにしてもよい。こうしたＡｕ－Ａｕ接続であれば、腐食に強い接続部を形成することができる。
　また接続方法も、フリップチップ接続に限られず任意である。例えば図１８Ａに示すように、ワイヤ５０３ｂを介して、ワイヤボンディングで電子部品を実装するようにしてもよい。また、例えば図１８Ｂに示すように、スプリング５０３ｃを介して、電子部品を実装するようにしてもよい。あるいは、コネクタにより、電子部品を実装するようにしてもよい。
　また、例えば図１９Ａに示すように、リジッド基板１２の表面だけでなく、リジッド基板１１の表面にも、凹部３００ａを形成するようにしてもよい。また、図１９Ｂに示すように、リジッド基板１１表面（絶縁層の積層方向の一端面）の凹部３００ａに加え、リジッド基板１２の表裏（絶縁層の積層方向の両端面）にそれぞれ凹部３００、３００ｂを形成するようにしてもよい。さらに、図１９Ｃに示すように、リジッド基板１２表裏の凹部３００及び３００ｂに加え、リジッド基板１１の表裏にも、それぞれ凹部３００ａ、３００ｃを形成するようにしてもよい。
　凹部（窪み）は、上述したセパレータ２９３を用いる方法によらず、選択的なエッチング等によりその空間に対応した部分（領域Ｒ３）を除去して形成するようにしてもよい。ただし、セパレータ２９３を用いることで、深い凹部（窪み）も、容易に形成することができる。
　上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。例えばプリプレグに代えて、ＲＣＦ（Resin Coated Cupper Foil）を用いることもできる。
　また、例えば図２０に示すように、リジッド基板１１は、コア表裏の一方のみに導体（配線層）を有するものであってもよい（リジッド基板１２も同様）。
　また、フレキシブル基板により、３つ以上のリジッド基板を接続するようにしてもよい。例えば図２１Ａ又は図２１Ｂに示すように、フレキシブル基板１０４、１０５を挟んで対向配置されるリジッド基板の組（対向リジッド基板）として、リジッド基板１０１とリジッド基板１０２とから構成される対向リジッド基板１００１、及び、リジッド基板１０１とリジッド基板１０３とから構成される対向リジッド基板１００２を備える構造としてもよい。リジッド基板１０２及び１０３は、共通のリジッド基板１０１に対向配置されている。図２１Ａの例では、対向リジッド基板１００１と対向リジッド基板１００２とが、互いに「９０°」の角度をもって配置されている。図２１Ｂの例では、対向リジッド基板１００１と対向リジッド基板１００２とが、互いに「１８０°」の角度をもって配置されている。こうした構造を有するフレックスリジッド配線板についても、それら３つのリジッド基板１０１乃至１０３のうち、少なくとも１つの基板の一方の主面又は表裏両面に少なくとも１つの凹部を設けることで、上述の効果に準ずる効果を得ることができる。また、３組以上の対向リジッド基板を備える構成としてもよい。
　以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明の実施の形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
　本出願は、２００８年７月３０日に出願された米国特許仮出願第６１／０８４６８５号に基づく。本明細書中に、米国特許仮出願第６１／０８４６８５号の明細書、特許請求の範囲、図面全体を参照として取り込む。
　本発明は、一部がフレキシブル基板から構成された折り曲げ可能なフレックスリジッド配線板に適用可能である。

Claims (32)

  1. 　少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、
    　前記リジッド基板の表面に、少なくとも１つの凹部が形成され、
    　前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とするフレックスリジッド配線板。
  2. 　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とする請求項１に記載のフレックスリジッド配線板。
  3. 　前記リジッド基板のうち、少なくとも１つの基板は、複数の絶縁層が積層されて形成されている、
    　ことを特徴とする請求項１に記載のフレックスリジッド配線板。
  4. 　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、
    　ことを特徴とする請求項１に記載のフレックスリジッド配線板。
  5. 　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、
    　ことを特徴とする請求項４に記載のフレックスリジッド配線板。
  6. 　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、
    　ことを特徴とする請求項５に記載のフレックスリジッド配線板。
  7. 　前記フレキシブル基板は導体パターンを有し、
    　前記リジッド基板は、前記フレキシブル基板の水平方向に配置され、
    　前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、
    　該絶縁層上には、導体パターンが形成されており、
    　前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、
    　ことを特徴とする請求項１に記載のフレックスリジッド配線板。
  8. 　少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、
    　複数の前記リジッド基板は、前記フレキシブル基板を挟んで対向配置される対向リジッド基板を少なくとも１組構成し、
    　前記対向リジッド基板を構成する少なくとも１つのリジッド基板の表面には、少なくとも１つの凹部が形成され、
    　前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とするフレックスリジッド配線板。
  9. 　前記対向リジッド基板を構成するリジッド基板のうち、一の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  10. 　前記対向リジッド基板を構成するリジッド基板のうち、前記一の基板に対向する他の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項９に記載のフレックスリジッド配線板。
  11. 　前記対向リジッド基板を構成するリジッド基板のうち、一の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  12. 　前記対向リジッド基板を構成するリジッド基板のうち、前記一の基板に対向する他の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項１１に記載のフレックスリジッド配線板。
  13. 　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  14. 　前記リジッド基板のうち、少なくとも１つの基板には、複数の絶縁層が積層されて形成されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  15. 　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  16. 　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、
    　ことを特徴とする請求項１５に記載のフレックスリジッド配線板。
  17. 　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、
    　ことを特徴とする請求項１６に記載のフレックスリジッド配線板。
  18. 　前記フレキシブル基板は導体パターンを有し、
    　前記対向リジッド基板は、前記フレキシブル基板の水平方向に配置され、
    　前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、
    　該絶縁層上には、導体パターンが形成されており、
    　前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、
    　ことを特徴とする請求項８に記載のフレックスリジッド配線板。
  19. 　少なくとも１つの導体を有するリジッド基板と、少なくとも１つの導体を有するフレキシブル基板とを備え、
    　複数の前記リジッド基板は、前記フレキシブル基板を挟んで対向配置される対向リジッド基板を少なくとも２組構成し、
    　前記対向リジッド基板を構成する少なくとも１つのリジッド基板の表面には、少なくとも１つの凹部が形成され、
    　前記フレキシブル基板の導体の少なくとも１つと、前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とするフレックスリジッド配線板。
  20. 　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、一の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  21. 　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、前記一の基板に対向する少なくとも１つの他の基板の一方の主面又は表裏両面には、少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項２０に記載のフレックスリジッド配線板。
  22. 　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、一の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  23. 　前記対向リジッド基板の少なくとも１つを構成するリジッド基板のうち、前記一の基板に対向する少なくとも１つの他の基板の表裏各面には、それぞれ少なくとも１つの凹部が形成されている、
    　ことを特徴とする請求項２２に記載のフレックスリジッド配線板。
  24. 　前記少なくとも２組の対向リジッド基板は、少なくとも２つのリジッド基板が、それぞれ前記フレキシブル基板を挟んで、共通のリジッド基板に対向配置されてなる、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  25. 　前記フレキシブル基板の少なくとも一部が、前記リジッド基板に埋め込まれており、該埋め込まれた部分で、前記フレキシブル基板の導体の少なくとも１つと前記リジッド基板の導体の少なくとも１つとが電気的に接続されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  26. 　前記リジッド基板のうち、少なくとも１つの基板には、複数の絶縁層が積層されて形成されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  27. 　前記凹部の少なくとも１つには、電子部品を実装するための接続端子が少なくとも１つ形成されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  28. 　前記凹部の少なくとも１つに形成された前記接続端子には、電子部品が実装されている、
    　ことを特徴とする請求項２７に記載のフレックスリジッド配線板。
  29. 　前記電子部品は、フリップチップ接続により、前記接続端子に実装されている、
    　ことを特徴とする請求項２８に記載のフレックスリジッド配線板。
  30. 　前記フレキシブル基板は導体パターンを有し、
    　前記対向リジッド基板の少なくとも１組は、前記フレキシブル基板の水平方向に配置され、
    　前記フレキシブル基板と前記リジッド基板とを被覆し、前記フレキシブル基板の少なくとも一部を露出する絶縁層を備え、
    　該絶縁層上には、導体パターンが形成されており、
    　前記フレキシブル基板の導体パターンと前記絶縁層上の導体パターンとはめっき皮膜により接続されている、
    　ことを特徴とする請求項１９に記載のフレックスリジッド配線板。
  31. 　絶縁層が積層されてなるリジッド基板を備えるフレックスリジッド配線板の製造方法であって、
    　セパレータを設けた状態で前記絶縁層を積層し、その積層の後、上層の絶縁層ごと前記セパレータを除去することにより、前記リジッド基板の表面に、前記セパレータの形状に対応した形状の凹部を形成する工程を備える、
    　ことを特徴とするフレックスリジッド配線板の製造方法。
  32. 　前記セパレータの除去に際しては、前記上層の絶縁層の所定部位に切り目を形成し、その切り目により、該上層の絶縁層ごと前記セパレータを他の部分から分離させ、除去する、
    　ことを特徴とする請求項３１に記載のフレックスリジッド配線板の製造方法。
PCT/JP2008/073258 2008-07-30 2008-12-19 フレックスリジッド配線板及びその製造方法 WO2010013366A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010522587A JPWO2010013366A1 (ja) 2008-07-30 2008-12-19 フレックスリジッド配線板及びその製造方法
CN2008801305616A CN102106197A (zh) 2008-07-30 2008-12-19 刚挠性电路板以及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8468508P 2008-07-30 2008-07-30
US61/084,685 2008-07-30

Publications (1)

Publication Number Publication Date
WO2010013366A1 true WO2010013366A1 (ja) 2010-02-04

Family

ID=41607169

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073258 WO2010013366A1 (ja) 2008-07-30 2008-12-19 フレックスリジッド配線板及びその製造方法

Country Status (6)

Country Link
US (2) US8609991B2 (ja)
JP (1) JPWO2010013366A1 (ja)
KR (1) KR20100101000A (ja)
CN (1) CN102106197A (ja)
TW (1) TW201006335A (ja)
WO (1) WO2010013366A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102149251A (zh) * 2010-02-05 2011-08-10 揖斐电株式会社 刚挠性电路板及其制造方法
JP2014523120A (ja) * 2011-11-18 2014-09-08 北大方正集▲団▼有限公司 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
KR101241544B1 (ko) 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103458605B (zh) * 2012-05-30 2016-12-14 欣兴电子股份有限公司 软硬复合电路板及其制作方法
KR102142521B1 (ko) * 2013-12-26 2020-08-07 삼성전기주식회사 경연성 인쇄회로기판 및 그의 제조 방법
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
KR20160073766A (ko) * 2014-12-17 2016-06-27 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
KR101750836B1 (ko) * 2015-10-14 2017-06-27 대덕전자 주식회사 캐비티 회로기판 제조방법
KR101726568B1 (ko) 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US10638616B1 (en) * 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
US11129284B2 (en) * 2019-09-16 2021-09-21 Apple Inc. Display system and rigid flex PCB with flip chip bonded inside cavity
EP3820258A1 (en) * 2019-11-08 2021-05-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with exposed layer
KR20210073805A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
CN114554673B (zh) * 2020-11-25 2024-03-15 鹏鼎控股(深圳)股份有限公司 柔性电路板及柔性电路板的制作方法
CN115706015A (zh) * 2021-08-11 2023-02-17 群创光电股份有限公司 制造电子装置的方法
CN114599164B (zh) * 2022-03-11 2023-09-29 博敏电子股份有限公司 一种解决cob产品外层线路铜皮破损的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158294A (ja) * 1984-08-29 1986-03-25 シャープ株式会社 印刷配線板の製造法
JP2003086761A (ja) * 2001-09-14 2003-03-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003332743A (ja) * 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4021472B1 (ja) * 2006-10-24 2007-12-12 イビデン株式会社 フレックスリジッド配線板及びその製造方法
JP4024846B1 (ja) * 2006-10-30 2007-12-19 イビデン株式会社 フレックスリジッド配線板及びその製造方法
JP2008131040A (ja) * 2006-11-21 2008-06-05 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法
JP2008140941A (ja) * 2006-11-30 2008-06-19 Olympus Corp 実装構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715928A (en) * 1985-09-27 1987-12-29 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
JPH05259647A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板
JP3261179B2 (ja) 1992-11-19 2002-02-25 株式会社トキメック 薄膜製造装置
US6842585B2 (en) 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
JP4408343B2 (ja) * 2003-04-30 2010-02-03 日本圧着端子製造株式会社 多層プリント配線板の接続構造
WO2005122657A1 (ja) * 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
JP2006140213A (ja) 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
JP5057653B2 (ja) * 2005-04-06 2012-10-24 エルナー株式会社 フレックスリジッド配線基板及びその製造方法
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
JP4849908B2 (ja) 2006-02-27 2012-01-11 株式会社フジクラ リジッド基板の接続構造
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158294A (ja) * 1984-08-29 1986-03-25 シャープ株式会社 印刷配線板の製造法
JP2003086761A (ja) * 2001-09-14 2003-03-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003332743A (ja) * 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4021472B1 (ja) * 2006-10-24 2007-12-12 イビデン株式会社 フレックスリジッド配線板及びその製造方法
JP4024846B1 (ja) * 2006-10-30 2007-12-19 イビデン株式会社 フレックスリジッド配線板及びその製造方法
JP2008131040A (ja) * 2006-11-21 2008-06-05 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法
JP2008140941A (ja) * 2006-11-30 2008-06-19 Olympus Corp 実装構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102149251A (zh) * 2010-02-05 2011-08-10 揖斐电株式会社 刚挠性电路板及其制造方法
US8493747B2 (en) 2010-02-05 2013-07-23 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
CN102149251B (zh) * 2010-02-05 2014-07-30 揖斐电株式会社 刚挠性电路板及其制造方法
JP2014523120A (ja) * 2011-11-18 2014-09-08 北大方正集▲団▼有限公司 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
KR101570730B1 (ko) * 2011-11-18 2015-11-20 피킹 유니버시티 파운더 그룹 컴퍼니, 리미티드 리지드 플렉시블 인쇄회로기판의 제작 방법 및 리지드 플렉시블 인쇄회로기판

Also Published As

Publication number Publication date
US8609991B2 (en) 2013-12-17
US9084381B2 (en) 2015-07-14
KR20100101000A (ko) 2010-09-15
US20120060367A1 (en) 2012-03-15
TW201006335A (en) 2010-02-01
CN102106197A (zh) 2011-06-22
JPWO2010013366A1 (ja) 2012-01-05
US20100025087A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP5121942B2 (ja) フレックスリジッド配線板及びその製造方法
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
JP4021472B1 (ja) フレックスリジッド配線板及びその製造方法
US8275223B2 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
WO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
KR20090063223A (ko) 리지드 플렉서블 프린트 배선판 및 리지드 플렉서블 프린트배선판의 제조방법
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
TWI549579B (zh) 印刷電路板
JP2013211519A (ja) 多層配線基板の製造方法
KR20130079197A (ko) 다층 배선기판 및 그 제조방법
JP2006269979A (ja) フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
JP5027193B2 (ja) 配線板及びその製造方法
KR101470706B1 (ko) 다층 배선기판의 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
JP2005268378A (ja) 部品内蔵基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2006073819A (ja) プリント配線板及びプリント配線板の作製方法
JP2015038908A (ja) フレックスリジッド配線板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880130561.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08876664

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010522587

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107017242

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08876664

Country of ref document: EP

Kind code of ref document: A1