KR101470706B1 - 다층 배선기판의 제조방법 - Google Patents
다층 배선기판의 제조방법 Download PDFInfo
- Publication number
- KR101470706B1 KR101470706B1 KR1020120150449A KR20120150449A KR101470706B1 KR 101470706 B1 KR101470706 B1 KR 101470706B1 KR 1020120150449 A KR1020120150449 A KR 1020120150449A KR 20120150449 A KR20120150449 A KR 20120150449A KR 101470706 B1 KR101470706 B1 KR 101470706B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resin insulating
- insulating layer
- conductor
- core substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Abstract
(과제) 코어기판의 양면에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 적층구조체를 가지는 다층 배선기판에 있어서, 그 제조수율 저하시키는 일 없이 코어기판을 얇게 하여 소형화할 수 있는 제조방법을 제공한다.
(해결수단) 지지기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 제 1 적층구조체를 적층하고, 상기 제 1 적층구조체 상에 당해 제 1 적층구조체의 최상층에 위치한 도체층에 접하도록 하면서 코어기판을 형성한다. 그리고, 상기 코어기판에 대해서 레이저의 조사에 의해서 스루홀을 형성하고, 상기 스루홀 내에 금속층을 형성한다. 그 후, 상기 코어기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 2 적층구조체를 형성한다. 이 때, 상기 제 1 적층구조체의 상기 최상층의 도체층의 두께를 그 외의 도체층의 두께보다도 크게 한다.
(해결수단) 지지기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 제 1 적층구조체를 적층하고, 상기 제 1 적층구조체 상에 당해 제 1 적층구조체의 최상층에 위치한 도체층에 접하도록 하면서 코어기판을 형성한다. 그리고, 상기 코어기판에 대해서 레이저의 조사에 의해서 스루홀을 형성하고, 상기 스루홀 내에 금속층을 형성한다. 그 후, 상기 코어기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 2 적층구조체를 형성한다. 이 때, 상기 제 1 적층구조체의 상기 최상층의 도체층의 두께를 그 외의 도체층의 두께보다도 크게 한다.
Description
본 발명은 다층 배선기판의 제조방법에 관한 것이다.
일반적으로, 전자부품을 탑재하는 패키지로서는 코어기판의 양측에 수지 절연층과 도체층을 교호로 적층하여 빌드업층을 형성한 다층 배선기판이 사용되고 있다(특허문헌 1). 다층 배선기판에 있어서, 코어기판은 예를 들면 유리섬유를 함유한 수지로 이루어지기 때문에 높은 강성에 의해서 빌드업층을 보강하는 역할을 한다. 그러나, 코어기판은 두껍게 형성되기 때문에 다층 배선기판의 소형화에 방해가 된다. 따라서, 최근에는 코어기판을 얇게 하여 다층 배선기판을 소형화하도록 하고 있다.
한편, 코어기판을 얇게 하면, 코어기판을 포함하는 제조과정에 있는 어셈블리(나중에 다층 배선기판이 되는 제조 도중의 기판)의 강도가 저하되어 코어기판 또는 어셈블리의 반송을 수평하게 할 수 없기 때문에, 반송시에 코어기판 또는 어셈블리가 반송기기와 접속하여 코어기판 또는 어셈블리가 손상된다는 문제가 있었다. 또, 각 제조공정에 있어서 코어기판 또는 어셈블리를 고정하고서 소정의 제조공정에 제공할 때에, 코어기판 또는 어셈블리가 휘어지게 됨으로써 예를 들면 도금 처리 등의 처리를 정확하게 하는 것이 곤란하게 된다는 문제가 있었다. 결과적으로, 코어기판을 포함하는 다층 배선기판에 있어서, 코어기판의 두께를 작게 하면, 그 제조수율이 저하된다는 문제가 있었다.
이와 같은 관점에서, 코어기판을 형성하는 일이 없어 소형화에 적합하고 또한 고주파 신호의 전송 성능의 향상이 가능한 구조를 가지는 이른바 코어리스 다층 배선기판이 제안되어 있다(특허문헌 2, 특허문헌 3). 이와 같은 코어리스 다층 배선기판은, 예를 들면 박리 가능한 2개의 금속막을 적층하여 이루어지는 박리 시트를 표면에 형성한 지지기판에 빌드업층을 형성한 후, 상기 박리 시트를 그 박리 계면에서 분리함으로써 빌드업층을 지지체로부터 분리하여 목적으로 하는 다층 배선기판을 얻는 것이다.
그러나, 상기한 바와 같은 코어리스 다층 배선기판은 내부에 코어층을 가지고 있지 않기 때문에 강도가 약하며, 따라서 취급에 주의를 필요로 함과 아울러 용도가 한정된다는 문제가 있었다.
본 발명은, 코어기판의 양면에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 적층구조체를 가지는 다층 배선기판에 있어서, 그 제조수율을 저하시키는 일 없이 코어기판을 얇게 하여 소형화할 수 있는 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 다층 배선기판의 제조방법은,
지지기판 상에, 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 제 1 적층구조체를 형성하는 제 1 적층구조체 형성공정과,
상기 제 1 적층구조체의 최상층에 위치하는 도체층에 접하도록 하면서 코어기판을 상기 제 1 적층구조체 상에 적층하는 코어기판 형성공정과,
상기 코어기판에 대해서 레이저를 조사함에 의해서 스루홀을 형성하는 스루홀 형성공정과,
상기 스루홀의 적어도 내주면에 스루홀 금속층을 형성하는 스루홀 금속층 형성공정과,
상기 스루홀 금속층을 형성한 상기 코어기판 상에, 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 2 적층구조체를 형성하는 제 2 적층구조체 형성공정을 구비하고,
상기 제 1 적층구조체의 상기 최상층의 도체층의 두께가 그 외의 도체층의 두께보다도 큰 것을 특징으로 한다.
본 발명에 의하면, 지지기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 적층된 적층구조체를 형성하는 이른바 코어리스 다층 배선기판의 제조방법에 있어서, 상기한 적층구조체와 함께 코어기판도 적층하도록 하고, 게다가 코어기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 적층된 추가의 적층구조체를 적층하도록 하고 있다. 상기한 바와 같이 적층구조체를 지지기판 상에 형성한 후에는 상기 지지기판을 제거하기 때문에, 최종적으로는 적어도 1층의 도체층과 적어도 1층의 수지 절연층으로 이루어지는 제 1 적층구조체와 적어도 1층의 도체층과 적어도 1층의 수지 절연층으로 이루어지는 제 2 적층구조체의 사이에 코어기판을 끼워 넣는 구성, 즉 코어기판을 가지는 다층 배선기판이 잔존하게 된다.
본 발명에 있어서는 두께 200㎛ 이하의 코어기판을 가지는 다층 배선기판을 제조할 때에, 상기한 바와 같이 코어리스 다층 배선기판의 제조방법을 이용하고 있기 때문에, 그 제조과정에 있어서 적층구조체나 코어기판이 지지기판 상에 형성된다. 따라서, 코어기판의 두께를 작게 한 경우에 있어서도 지지기판의 두께를 충분히 크게 함으로써, 제조과정에 있는 어셈블리의 강도가 저하되는 일이 없다.
따라서, 제조과정에 있는 어셈블리의 반송을 수평하게 할 수 있기 때문에, 반송시에 어셈블리가 반송기기와 접속하여 코어기판 또는 어셈블리가 손상된다고 하는 문제를 회피할 수 있다. 또, 각 제조공정에 있어서 어셈블리를 고정하고서 소정의 제조공정에 제공할 때에, 어셈블리가 휘어지게 됨으로써 예를 들면 도금 처리 등의 처리를 정확하게 하는 것이 곤란하게 된다고 하는 문제도 회피할 수 있다. 따라서, 높은 제조수율로 얇은 코어기판을 가지는 다층 배선기판을 얻을 수 있어, 상기 코어기판을 가지는 다층 배선기판의 소형화가 가능하게 된다.
상기한 본 발명의 제조방법은, 코어기판이 얇기 때문에 통상의 제조방법에서는 코어기판 또는 제조과정에 있는 어셈블리가 휘어져서 제조수율을 저하시키는 구조의 코어기판 함유 다층 배선기판의 제조에 한정되는 것이 아니고, 코어기판이 두꺼워 통상의 제조방법에서도 높은 제조수율로 코어기판 함유 다층 배선기판을 제조할 수 있는 경우에서도 적용할 수 있다.
또, 본 발명에서는 코어기판의 양측에 위치하는 제 1 적층구조체 및 제 2 적층구조체를 전기적으로 접속하기 위해서 코어기판에 스루홀을 형성하고, 상기 스루홀의 적어도 내주면에 스루홀 금속층을 형성한다.
상기 스루홀은 코어기판에 레이저 빔을 조사함에 의해서 형성하게 되는 데, 상기 코어기판은 그 두께가 두껍고 또한 유리섬유 등의 강화섬유를 함유하고 있다. 따라서, 레이저 빔의 조사 에너지를 크게 하여야 하는 데, 그 제어가 곤란하며, 레이저 빔을 필요 이상의 큰 에너지로 조사하였을 때에는, 당해 레이저 빔이 코어기판을 관통하여 그 하측에 위치하는 제 1 적층구조체의 도체층 및 수지 절연층에까지 도달하게 됨으로써, 상기 수지 절연층 내에도 개구부를 형성하는 경우가 있다.
이와 같은 경우에, 스루홀의 적어도 내주면에 스루홀 금속층을 형성하면, 상기 스루홀 금속층이 제 1 적층구조체의 수지 절연층의 개구부 내에까지 형성되게 되어, 상기 수지 절연층의 하측에 위치하는 도체층과 전기적으로 도통하는 경우가 있다. 이 결과, 제 1 적층구조체, 코어기판 및 제 2 적층구조체를 포함하는 다층 배선기판의 전기적 도통을 설계한 대로 얻을 수 없는 경우가 있다.
그러나, 본 발명에서는 코어기판의 하측에 위치한 제 1 적층구조체의 최상층에 위치하는 도체층의 두께를 제 1 적층구조체의 그 외의 도체층 및 제 2 적층구조체의 도체층보다도 크게 하고 있다. 따라서, 상기한 바와 같이 코어기판에 스루홀을 형성하기 위한 레이저 빔의 조사 에너지를 필요 이상으로 증대시킨 경우에 있어서도, 레이저 빔이 제 1 적층구조체의 최상층에 위치하는 도체층에 의해서 차단되도록 되어 있기 때문에, 상기 레이저 빔이 제 1 적층구조체의 수지 절연층에까지 도달하는 일이 없다. 따라서, 상기한 바와 같이 다층 배선기판의 전기적 도통을 설계한 대로 얻을 수 없게 된다고 하는 문제를 회피할 수 있다.
또한, 제 1 적층구조체의 최상층의 도체층의 두께를 증대시킴에 따라서 코어기판에 형성할 스루홀의 깊이도 작아지게 되기 때문에, 스루홀을 형성하기 위한 레이저 빔의 조사 에너지를 어느 정도 저감시킬 수 있다. 즉, 최상층의 도체층의 두께를 증대시킨다고 하는 효과와 이것에 수반되는 레이저 빔의 강도 저하라고 하는 효과의 상승(相乘)효과에 의해서 상기한 작용 효과를 더욱 현저하게 할 수 있다.
본 발명의 일례에 있어서, 코어기판은 상측 주면(主面)에 금속층이 형성되어 있고, 스루홀 형성공정은 코어기판의 스루홀을 형성하는 개소의 직상에 위치하는 금속층을 부분적으로 제거하는 공정을 포함할 수 있다. 이 경우, 스루홀을 형성할 개소에는 이미 금속층이 존재하지 않기 때문에, 예를 들면, 스루홀을 레이저 빔의 조사에 의해서 형성할 경우에는 그 조사 에너지를 저감할 수 있어 코어기판 함유 다층 배선기판의 제조 코스트를 저감할 수 있다. 또, 제 1 적층구조체의 최상층의 도체층의 두께를 어느 정도 작게 한 경우에 있어서도, 레이저 빔이 코어기판을 관통하여 제 1 적층구조체의 수지 절연층에까지 도달하게 됨에 의해서 다층 배선기판의 전기적 도통을 설계한 대로 얻을 수 없게 된다고 하는 문제를 회피할 수 있다.
또, 본 발명의 일례에 있어서, 제 1 적층구조체의 최상층의 도체층은 코어기판의 스루홀을 형성하는 개소의 직하에 위치하는 영역에만 형성할 수 있다. 이 경우, 도체층의 스루홀 내에 형성되는 도금층 등과 접속하는 부분에만, 이른바 패드 부분만을 두껍게 형성하면 되기 때문에, 제 1 적층구조체, 코어기판 및 제 2 적층구조체를 포함하는 다층 배선기판의 회로설계 등을 용이하게 할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 코어기판의 양면에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 적층구조체를 가지는 다층 배선기판에 있어서, 그 제조수율을 저하시키는 일 없이 코어기판을 얇게 하여 소형화할 수 있는 제조방법을 제공할 수 있다.
도 1은 본 실시형태의 다층 배선기판의 평면도
도 2는 본 실시형태의 다층 배선기판의 평면도
도 3은 도 1 및 도 2에 나타내는 다층 배선기판을 I-I선을 따라서 절단한 경우의 단면의 일부를 확대하여 나타내는 도면
도 4는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 5는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 6은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 7은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 8은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 9는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 10은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 11은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 12는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 13은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 14는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 15는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 16은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 17은 본 실시형태의 다층 배선기판의 제조방법의 변형예를 나타내는 일 공정도
도 2는 본 실시형태의 다층 배선기판의 평면도
도 3은 도 1 및 도 2에 나타내는 다층 배선기판을 I-I선을 따라서 절단한 경우의 단면의 일부를 확대하여 나타내는 도면
도 4는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 5는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 6은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 7은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 8은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 9는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 10은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 11은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 12는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 13은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 14는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 15는 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 16은 본 실시형태의 다층 배선기판의 제조방법에 있어서의 일 공정도
도 17은 본 실시형태의 다층 배선기판의 제조방법의 변형예를 나타내는 일 공정도
이하, 도면을 참조하면서 본 발명의 실시형태에 대해서 설명한다.
(다층 배선기판)
우선 본 발명의 방법을 이용하여 제조되는 다층 배선기판의 일례에 대해서 설명한다. 도 1 및 도 2는 본 실시형태의 다층 배선기판의 평면도로서, 도 1은 다층 배선기판을 상측에서 본 경우의 상태를 나타내고, 도 2는 다층 배선기판을 하측에서 본 경우의 상태를 나타내고 있다. 또, 도 3은 도 1 및 도 2에 나타내는 다층 배선기판을 I-I선을 따라서 절단한 경우의 단면의 일부를 확대하여 나타내는 도면이다.
다만, 이하에 나타내는 다층 배선기판은 본 발명의 특징을 명확하게 하기 위한 예시로서, 교호로 적층되어 이루어지는 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 1 적층구조체 및 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 2 적층구조체에 의해서 코어기판이 협지(挾持)되는 구성을 가지는 것이라면 특히 한정되는 것은 아니다.
도 1∼도 3에 나타내는 다층 배선기판(10)은 제 1 도체층(11)∼제 7 도체층(17) 및 제 1 수지 절연층(21)∼제 6 수지 절연층(26)이 교호로 적층되어 있다.
구체적으로는, 제 1 도체층(11) 상에는 제 1 수지 절연층(21)이 적층되고, 제 1 수지 절연층(21) 상에는 제 2 도체층(12)이 적층되고, 제 2 도체층(12) 상에는 제 2 수지 절연층(22)이 적층되고, 제 2 수지 절연층(22) 상에는 제 3 도체층(13)이 적층되어 있다. 또, 제 3 도체층(13) 상에는 제 3 수지 절연층(23)이 적층되고, 제 3 수지 절연층(23) 상에는 제 4 도체층(14)이 적층되고, 제 4 도체층(14) 상에는 제 4 수지 절연층(24)이 적층되고, 제 4 수지 도체층(24) 상에는 제 5 도체층(15)이 적층되어 있다. 또한, 제 5 도체층(15) 상에는 제 5 수지 절연층(25)이 적층되고, 제 5 수지 절연층(25) 상에는 제 6 도체층(16)이 적층되고, 제 6 도체층(16) 상에는 제 6 수지 절연층(26)이 적층되고, 제 6 수지 절연층(26) 상에는 제 7 도체층(17)이 적층되어 있다.
또한, 제 1 도체층(11)∼제 7 도체층(17)은 구리 등의 전기적 양도체로 이루어지고, 제 1 수지 절연층(21), 제 2 수지 절연층(22) 및 제 4 수지 절연층(24)∼제 6 수지 절연층(26)은 필요에 따라서 실리카 필러 등을 함유하는 열경화성 수지 조성물로 이루어지고, 제 3 수지 절연층(23)은 내열성 수지판(예를 들면, 비스말레이미드트리아진 수지판)이나 섬유강화 수지판(예를 들면, 유리섬유강화 에폭시 수지) 등으로 구성된 판형상의 코어기판을 구성하고 있다.
또, 제 1 도체층(11) 상에는 당해 제 1 도체층(11)이 부분적으로 노출되도록 하면서 제 1 레지스트층(41)이 형성되고, 제 7 도체층(17) 상에는 당해 제 7 도체층(17)이 부분적으로 노출되도록 하면서 제 2 레지스트층(42)이 형성되어 있다.
제 1 도체층(11)의 제 1 레지스트층(41)에서 노출된 부분은 다층 배선기판(10)을 마더보드에 접속하기 위한 이면 랜드(LGA 패드)로서 기능하며, 다층 배선기판(10)의 이면에 있어서 직사각형상으로 배열되어 있다. 제 7 도체층(17)의 제 2 레지스트층(42)에서 노출된 부분은 다층 배선기판(10)에 대해서 도시하지 않은 반도체 소자 등을 플립 칩 접속하기 위한 패드(FC 패드)로서 기능하며, 반도체 소자 탑재영역을 구성하고, 다층 배선기판(10)의 표면의 대략 중심부에 있어서 직사각형상으로 배치되어 있다.
제 1 수지 절연층(21)에는 제 1 비아 도체(31)가 형성되며, 당해 제 1 비아 도체(31)에 의해서 제 1 도체층(11) 및 제 2 도체층(12)을 전기적으로 접속하고, 제 2 수지 절연층(22)에는 제 2 비아 도체(32)가 형성되며, 당해 제 2 비아 도체(32)에 의해서 제 2 도체층(12) 및 제 3 도체층(13)을 전기적으로 접속하고 있다. 마찬가지로 제 3 수지 절연층(23)에는 제 3 비아 도체(33)가 형성되며, 당해 제 3 비아 도체(33)에 의해서 제 3 도체층(13) 및 제 4 도체층(14)을 전기적으로 접속하고, 제 4 수지 절연층(24)에는 제 4 비아 도체(34)가 형성되며, 당해 제 4 비아 도체(34)에 의해서 제 4 도체층(14) 및 제 5 도체층(15)을 전기적으로 접속하고 있다. 또, 제 5 수지 절연층(25)에는 제 5 비아 도체(35)가 형성되며, 당해 제 5 비아 도체(35)에 의해서 제 5 도체층(15) 및 제 6 도체층(16)을 전기적으로 접속하고, 제 6 수지 절연층(26)에는 제 6 비아 도체(36)가 형성되며, 당해 제 6 비아 도체(36)에 의해서 제 6 도체층(16) 및 제 7 도체층(17)을 전기적으로 접속하고 있다.
본 실시형태에 있어서, 제 1 도체층(11)∼제 3 도체층(13), 제 1 수지 절연층(21) 및 제 2 수지 절연층(22), 및 제 1 비아 도체(31) 및 제 2 비아 도체(32)는 제 1 적층구조체(20A)를 구성하고, 제 4 도체층(14)∼제 7 도체층(17), 제 4 수지 절연층(24)∼제 6 수지 절연층(26) 및 제 4 비아 도체(34)∼제 6 비아 도체(36)는 제 2 적층구조체(20B)를 구성한다.
또한, 특히 부호는 붙이지 않았으나, 제 1 도체층(11)∼제 7 도체층(17)의 제 1 비아 도체(31)∼제 6 비아 도체(36)와 접속하는 부분은 비아 랜드(비아 패드)를 구성하고, 제 1 도체층(11)∼제 7 도체층(17)의 제 1 비아 도체(31)∼제 6 비아 도체(36)와 접속하지 않는 부분은 배선층을 구성한다.
또한, 다층 배선기판(10)의 크기는 예를 들면 200㎜×200㎜×0.4㎜의 크기로 형성 할 수 있다.
(다층 배선기판의 제조방법)
이어서, 도 1∼도 3에 나타내는 다층 배선기판(10)의 제조방법에 대해서 설명한다. 도 4∼도 16은 본 실시형태의 다층 배선기판(10)의 제조방법에 있어서의 공정도이다. 또한, 도 4∼도 16에 나타내는 공정도는 도 3에 나타내는 다층 배선기판(10)의 단면도에 대응하는 것이다.
또, 본 발명의 제조방법에서는, 실제적으로는 지지기판의 양측에 다층 배선기판(10)을 형성하는 것이지만, 본 실시형태에서는 본 발명의 제조방법의 특징을 명확하게 하기 위해서, 지지기판의 어느 일측에만 다층 배선기판(10)을 형성하는 경우에 대해서 설명한다.
우선 도 4에 나타내는 바와 같이, 양면에 동박(51)이 점착된 지지기판(S)을 준비한다. 지지기판(S)은 예를 들면 내열성 수지판(예를 들면, 비스말레이미드트리아진 수지판)이나 섬유강화 수지판(예를 들면, 유리섬유강화 에폭시 수지판) 등으로 구성할 수 있다. 또, 이하에 상세하게 설명하는 바와 같이, 제조과정에 있는 어셈블리의 휘어짐을 억제하기 위해서, 지지기판(S)의 두께는 예를 들면 0.4㎜∼1.0㎜로 할 수 있다. 그 다음, 지지기판(S)의 양면에 형성된 동박(51) 상에, 접착층으로서의 프리프레그층(52)을 개재한 상태에서 예를 들면 진공 열프레스에 의해서 박리 시트(53)를 압착 형성한다.
박리 시트(53)는 예를 들면 제 1 금속막(53a) 및 제 2 금속막(53b)으로 이루어지며, 이들 금속막 사이에 Cr도금 등이 실시되어 외부로부터의 전단력에 의해서 서로 박리 가능하도록 구성되어 있다. 또한, 제 1 금속막(53a) 및 제 2 금속막(53b)은 동박으로 구성할 수 있다.
그 다음, 도 5에 나타내는 바와 같이, 지지기판(S)의 양측에 형성된 박리 시트(53) 상에 각각 감광성의 드라이 필름을 적층하고, 노광 및 현상을 실시함에 의해서 마스크 패턴(54)을 형성한다. 마스크 패턴(54)에는 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)에 상당하는 개구부가 각각 형성되어 있다.
그 다음, 도 6에 나타내는 바와 같이, 지지기판(S) 상에 있어서 마스크 패턴(54)을 통해서 박리 시트(53)에 대해서 에칭 처리를 실시하여, 박리 시트(53)의 상기 개구부에 상당하는 위치에 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)를 형성한다. 또한, 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)를 형성한 후, 마스크 패턴(54)은 에칭 제거한다.
또, 마스크 패턴(54)을 제거한 후에 노출되는 박리 시트(53)의 표면에 대해서 에칭 처리를 실시하여 그 표면을 조화(粗化:roughening)하여 두는 것이 바람직하다. 이것에 의해서 박리 시트(53)와 후술하는 수지 절연층과의 밀착성을 높일 수 있다.
그 다음, 도 7에 나타내는 바와 같이, 박리 시트(53) 상에 수지 필름을 적층하고, 진공 하에서 가압 가열함에 의해서 경화시켜서 제 1 수지 절연층(21)을 형성한다. 이것에 의해서, 박리 시트(53)의 표면이 제 1 수지 절연층(21)에 의해서 덮여짐과 아울러, 얼라이먼트 마크 형성부(Pa)를 구성하는 개구부 및 외주부 획정부(Po)를 구성하는 노치는 제 1 수지 절연층(21)이 충전된 상태가 된다. 이것에 의해서, 얼라이먼트 마크 형성부(Pa)의 부분에 얼라이먼트 마크의 구조가 형성된다.
또, 외주부 획정부(Po)도 제 1 수지 절연층(21)에 의해서 덮여지도록 되어 있기 때문에, 이하에 나타내는 박리 시트(53)를 통한 박리공정에 있어서, 박리 시트(53)의 단면이 예를 들면 프리프레그(52)로부터 박리되어 떠오르게 됨에 의해서 박리공정을 양호하게 실시할 수 없게 됨으로써, 목적으로 하는 다층 배선기판(10)을 제조할 수 없게 되는 불이익을 배제할 수 있다.
그 다음, 제 1 수지 절연층(21)에 대해서, 예를 들면 CO2 가스 레이저나 YAG 레이저로 소정 강도의 레이저 빔을 조사하여 비아 홀을 형성하고, 당해 비아 홀에 대해서 적절하게 디스미어 처리 및 아웃라인 에칭을 실시한 후, 비아 홀을 포함하는 제 1 수지 절연층(21)에 대해서 조화 처리를 실시한다.
제 1 수지 절연층(21)이 필러를 함유하는 경우에는, 조화 처리를 실시하면, 필러가 유리되어 제 1 수지 절연층(21) 상에 잔존하게 되기 때문에, 적절하게 수세정(水洗淨)을 실시한다.
또, 상기 수세정 후에 에어 블로를 실시할 수 있다. 이것에 의해서, 유리된 필러가 상기한 수세정에 의해서 완전하게 제거되지 않은 경우라 하더라도, 에어 블로에 있어서 필러의 제거를 보완할 수 있다. 그 후, 제 1 수지 절연층(21)에 대해서 패턴 도금을 실시하여 제 2 도체층(12) 및 제 1 비아 도체(31)를 형성한다.
제 2 도체층(12) 및 제 1 비아 도체(31)는 세미 에디티브법에 따라서 다음과 같이 하여 형성한다. 우선 제 1 수지 절연층(21) 상에 무전해 도금막을 형성한 후, 이 무전해 도금막 상에 레지스트를 형성하고, 이 레지스트의 비(非)형성부분에 전해 구리도금을 실시함에 의해서 형성한다. 제 2 도체층(12) 및 제 1 비아 도체(31)를 형성한 후, 레지스트는 KOH 등에 의해서 박리 제거되며, 레지스트의 제거에 의해서 노출되는 무전해 도금막을 에칭에 의해 제거한다.
그 다음, 제 2 도체층(12)에 조화 처리를 실시한 후, 제 2 도체층(12)을 덮도록 하면서 제 1 수지 절연층(21) 상에 수지 필름을 적층하고, 진공 하에서 가압 가열함에 의해서 경화시켜서 제 2 수지 절연층(22)을 형성한다. 그 후, 제 1 수지 절연층(21)의 경우와 마찬가지로 제 2 수지 절연층(22)에 비아 홀을 형성하고, 그 다음에 패턴 도금을 실시함에 의해서 제 3 도체층(13) 및 제 2 비아 도체(32)를 형성한다.
또한, 이 때의 패턴 도금의 처리 시간을 제 2 도체층(12) 및 제 1 비아 도체(31)를 형성할 때의 패턴 도금의 처리 시간보다도 길게 하여, 제 3 도체층(13)을 제 2 도체층(12) 및 이하에서 설명하는 제조과정에서 형성되는 제 1 도체층(11) 및 제 4 도체층(14)∼제 7 도체층(17)보다도 두껍게 형성한다. 구체적으로는 15㎛ 이상이며, 이하에서 설명하는 코어기판을 구성하는 제 3 수지 절연층(23)의 두께의 절반 이하인 것이 바람직하다.
이상, 도 4∼도 7에 나타내는 공정을 거침으로써, {나중에 제 1 도체층(11)이 되는} 제 1 금속막(53a), 제 2 도체층(12) 및 제 3 도체층(13), 제 1 수지 절연층(21) 및 제 2 수지 절연층(22), 및 제 1 비아 도체(31) 및 제 2 비아 도체(32)를 포함하는 제 1 적층구조체(20A)가 구성되게 된다.
그 다음, 도 8에 나타내는 바와 같이, 제 2 수지 절연층(22) 상에 제 3 도체층(13)을 덮도록 하면서 상측 주면(主面)에 금속층(55)이 형성된 프리프레그(23X)를 당해 프리프레그(23X)의 하측 주면이 제 2 수지 절연층(22)에 접촉하도록 적층하고, 진공 열프레스를 실시함에 의해서 제 2 수지 절연층(22)에 압착시킴과 동시에 경화시킨다. 프리프레그(23X)는 유리섬유 등의 강화섬유를 함유하고 있기 때문에, 프리프레그(23X)를 가열 경화시켜서 얻은 제 3 수지 절연층(23)은 코어기판을 구성한다.
또한, 상기 진공 열프레스를 제 1 적층구조체(20A)를 구성하는 제 1 수지 절연층(21) 및 제 2 수지 절연층(22)의 유리 전이점 이상의 온도로 실시하고 있기 때문에, 제 1 적층구조체(20A) 상에 금속층(55)과 제 3 수지 절연층(23)으로 구성되는 코어기판을 형성할 때에 제 1 적층구조체(20A)의 뒤틀림을 개선할 수 있으며, 최종적으로 얻는 다층 배선기판(10) 내의 적어도 제 3 수지 절연층(23) 아래의 뒤틀림을 개선할 수 있다. 따라서, 다층 배선기판(10) 전체의 뒤틀림을 개선할 수 있다.
코어기판을 구성하는 제 3 수지 절연층(23)의 두께는 예를 들면 0.05㎜∼0.2㎜로 할 수 있고, 금속층(55)의 두께는 0.001㎜∼0.035㎜로 할 수 있다. 또, 금속층(55)은 제 1 도체층(11)∼제 7 도체층(17)과 같은 금속 재료, 예를 들면 구리 등의 전기적 양도체로 구성할 수 있다. 또한, 그 외의 수지 절연층의 두께는 예를 들면 0.02㎜∼0.05㎜이다.
그 다음, 도 9에 나타내는 바와 같이, 금속층(55)을 부분적으로 에칭 제거하여 개구부(55H)를 형성한 후, 도 10에 나타내는 바와 같이 개구부(55H)를 통해서 레이저 빔을 제 3 수지 절연층(23)에 조사하여 제 3 도체층(13)이 노출되도록 하면서 스루홀(23H)을 형성한다. 이 경우, 도 9에 나타내는 공정에서, 금속층(55)에 있어서의 상기 제 3 수지 절연층(23)에 스루홀(23H)을 형성할 개소에 미리 개구부(55H)를 형성하고 있기 때문에, 상기 레이저 빔은 금속층(55)을 통하지 않고 제 3 수지 절연층(23)에 직접 조사되게 된다.
따라서, 레이저 빔을 이용하여 코어기판을 구성하는 제 3 수지 절연층(23)에 스루홀(23H)을 형성할 때에, 레이저 빔에 의해서 금속층(55)에 개구부를 형성한다고 하는 공정을 생략할 수 있기 때문에, 스루홀(23H)을 형성할 때에 필요한 레이저 빔의 조사 에너지를 저감할 수 있어 다층 배선기판(10)의 제조 코스트를 저감할 수 있다.
다만, 도 9에 나타내는 공정은 생략할 수도 있다. 그러나, 이 경우에 있어서는 레이저 빔에 의해서 금속층(55)에 개구부(55H)를 형성함과 동시에 제 3 수지 절연층(23)에 스루홀(23H)을 형성하여야 하기 때문에, 스루홀(23H)의 형성에 필요로 하는 레이저 빔의 조사 에너지가 증대하게 된다. 따라서, 다층 배선기판(10)의 제조 코스트가 증대한다. 또, 금속층(55)의 형성은 생략할 수도 있다.
금속층(55)에 미리 개구부(55H)를 형성함에 의해서, 혹은 금속층(55)의 형성을 생략함에 의해서 제 3 수지 절연층(23)에 스루홀(23H)을 형성할 때에 필요한 레이저 빔의 조사 에너지를 저감할 수 있으나, 제 3 수지 절연층(23)은 다른 수지 절연층에 비해서 그 두께가 두껍고 또한 유리섬유 등의 강화섬유를 함유하고 있기 때문에, 제 3 수지 절연층(23)에 스루홀(23H)을 형성할 때는 레이저 빔의 조사 에너지를 크게 하여야 한다.
그러나, 레이저 빔의 조사 에너지의 제어가 곤란하며, 레이저 빔을 필요 이상의 큰 에너지로 조사하였을 때에는 당해 레이저 빔이 제 3 수지 절연층(23)을 관통하여 그 하측에 위치하는 제 1 적층구조체(20A)의 최상층에 위치하는 제 3 도체층(13) 및 제 2 수지 절연층(22)에까지 도달하게 됨으로써, 제 2 수지 절연층(22) 내에도 개구부를 형성하는 경우가 있다.
이와 같은 경우에, 이하에서 설명하는 바와 같이 스루홀(23H)을 도금층 등으로 매설하면, 상기 도금층이 제 2 수지 절연층(22)의 개구부 내에까지 형성되게 되어, 제 2 수지 절연층(22)의 하측에 위치하는 제 2 도체층(12)과 전기적으로 도통하는 경우가 있다. 따라서, 제 1 적층구조체(20A), 제 3 수지 절연층(23) 및 이하에서 설명하는 제 2 적층구조체를 포함하는 다층 배선기판의 전기적 도통을 설계한 대로 얻을 수 없는 경우가 있다.
그러나, 본 실시형태에서는, 제 3 수지 절연층(23)의 하측에 위치한 제 1 적층구조체(20A)의 최상층에 위치하는 제 3 도체층(13)의 두께를 제 1 적층구조체(20A)의 그 외의 도체층 및 이하에서 설명하는 제 2 적층구조체의 도체층보다도 크게 하고 있다. 따라서, 상기한 바와 같이 제 3 수지 절연층(23)에 스루홀(23H)을 형성하기 위한 레이저 빔의 조사 에너지를 필요 이상으로 증대시킨 경우에 있어서도, 레이저 빔이 제 3 도체층(13)에 의해서 차단되도록 되어 있기 때문에, 상기 레이저 빔이 제 2 수지 절연층(22)에까지 도달하는 일이 없다. 따라서, 상기한 바와 같이 다층 배선기판의 전기 도통을 설계한 대로 얻을 수 없게 된다고 하는 문제를 회피할 수 있다.
또한, 제 3 도체층(13)의 두께를 증대시킴에 따라서 제 3 수지 절연층(23)에 형성할 스루홀(23H)의 깊이도 작아지게 되기 때문에, 스루홀(23H)을 형성하기 위한 레이저 빔의 조사 에너지를 어느 정도 저감시킬 수 있다. 즉, 제 3 도체층(13)의 두께를 증대시킨다고 하는 효과와 이것에 수반되는 레이저 빔의 강도 저하라고 하는 효과의 상승(相乘)효과에 의해서 상기한 작용 효과를 더욱 현저하게 달성할 수 있다.
또, 도 9에 나타내는 공정을 생략한 경우는, 레이저 빔에 의해서 금속층(55)에 개구부(55H)를 형성함과 동시에 제 3 수지 절연층(23)에 스루홀(23H)을 형성하여야 하기 때문에, 스루홀(23H)의 형성에 필요로 하는 레이저 빔의 조사 에너지가 더욱더 증대하게 된다. 따라서, 이와 같은 경우에 있어서는 제 3 도체층(13)의 두께를 증대시킴에 의한 상기한 작용 효과는 더욱 현저하게 된다.
상기한 바와 같이 제 3 도체층(13)의 두께는 15㎛ 이상이며, 제 3 수지 절연층(23)의 두께의 절반 이하인 것이 바람직하다. 15㎛ 미만이면, 상기한 작용 효과를 충분히 얻을 수 없는 경우가 있고, 제 3 수지 절연층(23)의 두께의 절반을 초과하면, 제 3 도체층(13) 상에 제 3 수지 절연층(23){구체적으로는 프리프레그(23X)}을 적층할 때에, 제 3 도체층(13)과 제 3 수지 절연층(23)의 계면 혹은 간극에 보이드(void)가 발생하여, 제 3 수지 절연층(23)의 절연성을 충분히 확보할 수 없는 경우가 있다.
그 다음, 스루홀(23H)에 대해서 적절하게 디스미어 처리 및 아웃라인 에칭을 실시하고, 그 후 무전해 도금을 실시함에 의해서 스루홀(23H)의 내주면에 도시하지 않은 스루홀 도금층을 형성한 후, 도 11에 나타내는 바와 같이 이른바 필드비아도금 처리(전해 도금 처리)를 실시하여 스루홀(23H)을 도금에 의해서 매설한다. 이 경우, 스루홀(23H)에 매설되는 도금층(56)이 스루홀(23H)의 내주면에 형성된 스루홀 금속층을 포함하여 구성됨과 아울러, 제 3 수지 절연층(23)의 하면측에 형성되게 되는 제 1 적층구조체(20A)와 제 3 수지 절연층(23)의 상면측에 형성되게 되는 제 2 적층구조체(20B)를 전기적으로 접속하는 제 3 도체 비아(33)로서 기능하기 때문에, 이들 적층구조체를 전기적으로 접속하기 위한 배선길이가 짧아지게 되어 고주파 신호의 전송 성능의 열화 등을 방지할 수 있다.
또한, 종래의 코어기판을 가지는 다층 배선기판의 제조방법에서는, 코어기판의 양면에 형성된 적층구조체를 전기적으로 접속하기 위해서, 코어기판에 스루홀 도체를 설치할 필요가 있다. 이 때문에, 적층구조체를 전기적으로 접속하는 배선길이가 필연적으로 길어지게 되어 고주파 신호의 전송 성능의 열화를 초래할 우려가 있다.
또한, 상기한 필드비아도금 처리를 실시함에 의해서 금속층(55) 상에도 상기 도금층(56)이 형성되기 때문에, 금속층(55) 상에 도금층(56)이 적층된 금속 적층체를 부호 57로 나타낸다. 상기한 바와 같이 금속층(55)은 구리로 구성할 수 있고, 도금층(56)도 구리로 구성할 수 있기 때문에, 도금층(56)은 금속층(55)과 같은 기능을 하게 되며, 따라서 금속 적층체(57)는 단일의 금속층으로 할 수 있다. 금속층(55)의 형성을 생략한 경우, 부호 57은 상기 도금층을 나타내는 것이 된다.
그 다음, 도 12에 나타내는 바와 같이 금속 적층체(금속층)(57) 상에 레지스트 패턴(58)을 형성하고, 그 다음, 도 13에 나타내는 바와 같이 레지스트 패턴(58)을 통해서 금속 적층체(금속층)(57)를 에칭하고, 그 후, 레지스트 패턴(58)을 제거함에 의해서 제 3 수지 절연층(23) 상에 제 4 도체층(14)을 형성한다.
그 다음, 제 4 도체층(14)에 대해서 조화 처리를 실시한 후, 도 14에 나타내는 바와 같이 제 4 도체층(14)을 덮도록 하면서 제 3 수지 절연층(23) 상에 수지 필름을 적층하고, 진공 하에서 가압 가열함에 의해서 경화시켜서 제 4 수지 절연층(24)을 형성한다. 그 후, 제 1 수지 절연층(21)의 경우와 마찬가지로 제 4 수지 절연층(24)에 비아 홀을 형성하고, 그 다음에 패턴 도금을 실시함에 의해서 제 5 도체층(15) 및 제 4 비아 도체(34)를 형성한다. 또한, 제 5 도체층(15) 및 제 4 비아 도체(34)를 형성할 때의 상세한 조건은 제 2 도체층(12) 및 제 1 비아 도체(31)를 형성하는 경우와 같다.
또, 도 14에 나타내는 바와 같이, 제 4 수지 절연층(24)과 마찬가지로 제 5 수지 절연층(25) 및 제 6 수지 절연층(26)을 순차적으로 형성하고, 또한 제 5 도체층(15) 및 제 4 비아 도체(34)와 마찬가지로 제 5 수지 절연층(25) 및 제 6 수지 절연층(26)에 각각 제 6 도체층(16) 및 제 5 비아 도체(35), 및 제 7 도체층(17) 및 제 6 비아 도체(36)를 형성한다. 그 후, 제 7 도체층(17)이 부분적으로 노출되도록 하면서 제 2 레지스트층(42)이 형성된다.
제 4 도체층(14)∼제 7 도체층(17), 제 4 수지 절연층(24)∼제 6 수지 절연층(26) 및 제 4 비아 도체(34)∼제 5 비아 도체(35)는 제 2 적층구조체(20B)를 구성한다.
그 다음, 도 15에 나타내는 바와 같이, 상기 공정을 거쳐서 얻어진 제 1 적층구조체(20A), 제 3 수지 절연층(23) 및 제 2 적층구조체(20B)를 포함하는 적층체를 외주부 획정부(Po)보다 약간 내측에 설정된 절단선을 따라서 절단하여 불필요한 외주부를 제거한다.
그 다음, 도 16에 나타내는 바와 같이, 도 15에 나타내는 공정을 거쳐서 얻은 다층 배선 적층체에 있어서의 박리 시트(53)를 구성하는 제 1 금속막(53a) 및 제 2 금속막(53b)을 그 박리 계면에서 박리하여, 상기 다층 배선 적층체에서 지지기판(S)을 제거한다.
그 다음, 도 16에서 얻어진 다층 배선 적층체에 있어서의 하측에 잔존하는 박리 시트(53)의 제 1 금속막(53a)에 대해서 에칭을 실시하여 제 1 도체층(11)을 형성한다. 그 후, 제 1 도체층(11)이 부분적으로 노출하도록 하면서 제 1 레지스트층(41)을 형성함으로써, 도 3에 나타내는 바와 같은 다층 배선기판(10)을 얻는다.
본 실시형태에서는, 지지기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 적층된 적층구조체를 형성하는 이른바 코어리스 다층 배선기판의 제조방법에 있어서, 상기한 적층구조체와 함께 코어기판도 적층하도록 하고, 게다가 코어기판 상에 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 적층된 추가의 적층구조체를 적층하도록 하고 있다. 코어리스 다층 배선기판의 제조방법에 있어서, 상기한 바와 같이 하여 적층구조체를 지지기판 상에 형성한 후에는 상기 지지기판을 제거하기 때문에, 최종적으로는 적어도 1층의 도체층과 적어도 1층의 수지 절연층으로 이루어지는 제 1 적층구조체와 적어도 1층의 도체층과 적어도 1층의 수지 절연층으로 이루어지는 제 2 적층구조체의 사이에 코어기판을 끼워 넣는 구성, 즉 코어기판을 가지는 다층 배선기판이 잔존하게 된다.
본 실시형태에서는 코어기판{제 3 수지 절연층(23)}을 가지는 다층 배선기판(10)을 제조할 때에 코어리스 다층 배선기판의 제조방법을 이용하고 있기 때문에, 그 제조과정에 있어서, 제 1 적층구조체(20A) 및 제 2 적층구조체(20B)나 코어기판이 지지기판(S) 상에 형성된다. 따라서, 코어기판의 두께를 작게 한 경우에 있어서도 지지기판(S)의 두께를 충분히 크게 함으로써, 제조과정에 있는 어셈블리의 강도가 저하되는 일이 없다.
따라서, 제조과정에 있는 어셈블리의 반송을 수평하게 할 수 있기 때문에, 반송시에 어셈블리가 반송기기와 접촉하여 코어기판 또는 어셈블리가 손상된다고 하는 문제를 회피할 수 있다. 또, 각 제조공정에 있어서 어셈블리를 고정하고서 소정의 제조공정에 제공할 때에, 어셈블리가 휘어지게 됨으로써 예를 들면 도금 처리 등의 처리를 정확하게 하는 것이 곤란하게 된다고 하는 문제도 회피할 수 있다. 따라서, 높은 제조수율로 얇은 코어기판을 가지는 다층 배선기판(10)을 얻을 수 있어, 상기 코어기판을 가지는 다층 배선기판(10)의 소형화가 가능하게 된다.
본 실시형태의 제조방법은, 코어기판이 얇기 때문에 통상의 제조방법에서는 코어기판 또는 제조과정에 있는 어셈블리가 휘어져서 제조수율을 저하시키는 구조의 코어기판 함유 다층 배선기판의 제조에 한정되는 것이 아니고, 코어기판이 두꺼워 통상의 제조방법에서도 높은 제조수율로 코어기판 함유 다층 배선기판을 제조할 수 있는 경우에서도 적용할 수 있다.
또한, 본 실시형태에서는 제 4 도체층(14)을 형성할 때에 이른바 서브트랙티브법을 이용하여 형성하였으나, 이와 같은 서브트랙티브법 대신에 세미 에디티브법을 이용하여 형성할 수도 있다.
또, 도 11에 나타내는 공정에서는, 제 3 수지 절연층(23)의 스루홀(23H)에 대해서 필드비아도금 처리를 실시하여 스루홀(23H) 내를 도금층(56)으로 매설하도록 하고 있다. 그러나, 스루홀(23H)에 대해서 스루홀 도금 처리를 실시함에 의해서 스루홀(23H)의 내주면에 상기 금속층(55)과 접속하도록 하면서 도금층(스루홀 금속층)을 형성하고, 그 후, 제 4 수지 절연층(24)을 형성할 때에 사용하는 수지 필름, 즉 절연층에 의해서 도금층이 형성된 스루홀의 내부를 매설하도록 할 수도 있다.
도 17은 상기한 실시형태의 제조방법의 변형예를 나타내는 도면이다. 본 변형예에서는, 제 1 적층구조체(20A)의 최상층에 위치하는 제 3 도체층(13)은 제 3 수지 절연층(23)의 스루홀(23H)을 형성하는 개소의 직하에 위치하는 영역에만 형성할 수 있다. 이 경우, 스루홀(23H) 내에 형성하는 도금층과 접촉하는 부분만, 이른바 패드 부분만을 두껍게 형성하면 되기 때문에, 제 1 적층구조체, 코어기판 및 제 2 적층구조체를 포함하는 다층 배선기판의 회로설계 등을 용이하게 할 수 있다.
또한, 상기 영역에만 제 3 도체층(13)을 두껍게 형성하기 위해서는, 당해 영역에만 복수회 도금 처리를 실시하면 된다.
이상, 본 발명을 구체적인 예를 들면서 상세하게 설명하여 왔으나, 본 발명은 상기한 내용에 한정되는 것이 아니며, 본 발명의 범주를 일탈하지 않는 한에 있어서 모든 변형이나 변경이 가능하다.
상기한 실시형태에서는 지지기판(S)을 제거한 후, 제 1 레지스트층(41) 및 제 2 레지스트층(42)을 형성하여 다층 배선기판(10)을 얻는 다층 배선기판의 제조방법에 대해서 설명하였으나, 더욱더 다층화를 도모할 경우에는 지지기판(S)을 제거한 후, 제 1 적층구조체(20A) 및 제 2 적층구조체(20B) 표면에 도체층 및 수지 절연층을 더 적층하는 공정을 가지고 있어도 좋다.
상기한 실시형태에서는, 마더보드와 접속하기 위한 이면 랜드로서 기능하는 도체층 측에서부터 반도체 소자 등을 플립 칩 접속하기 위한 패드(FC 패드)로서 기능하는 도체층 측을 향해서 도체층과 수지 절연층의 적층을 순차적으로 하는 다층 배선기판의 제조방법에 대해서 설명하였으나, 적층의 순서는 특히 한정되는 것이 아니며, FC 패드로서 기능하는 도체층 측에서부터 이면 랜드로서 기능하는 도체층 측을 향해서 도체층과 수지 절연층 적층하여도 좋다.
상기한 실시형태에서는 1층의 코어기판을 가지는 다층 배선기판(10)을 얻는 다층 배선기판의 제조방법에 대해서 설명하였으나, 코어기판의 층수는 특히 한정되는 것이 아니며, 용도에 따라서 코어기판을 복수층 적층하여도 좋다. 복수의 코어기판을 적층할 경우에는, 코어기판의 직하에 위치하게 되는 도체층의 두께를 각각 제 3 도체층(13)의 두께와 같게 설정하면, 상기한 실시형태와 같은 효과가 얻어진다.
10 - 다층 배선기판 11 - 제 1 도체층
12 - 제 2 도체층 13 - 제 3 도체층
14 - 제 4 도체층 15 - 제 5 도체층
16 - 제 6 도체층 17 - 제 7 도체층
20A - 제 1 적층구조체 20B - 제 2 적층구조체
21 - 제 1 수지 절연층 22 - 제 2 수지 절연층
23 - 제 3 수지 절연층 24 - 제 4 수지 절연층
25 - 제 5 수지 절연층 26 - 제 6 수지 절연층
31 - 제 1 비아 도체 32 - 제 2 비아 도체
33 - 제 3 비아 도체 34 - 제 4 비아 도체
35 - 제 5 비아 도체 36 - 제 6 비아 도체
41 - 제 1 레지스트층 42 - 제 2 레지스트층
12 - 제 2 도체층 13 - 제 3 도체층
14 - 제 4 도체층 15 - 제 5 도체층
16 - 제 6 도체층 17 - 제 7 도체층
20A - 제 1 적층구조체 20B - 제 2 적층구조체
21 - 제 1 수지 절연층 22 - 제 2 수지 절연층
23 - 제 3 수지 절연층 24 - 제 4 수지 절연층
25 - 제 5 수지 절연층 26 - 제 6 수지 절연층
31 - 제 1 비아 도체 32 - 제 2 비아 도체
33 - 제 3 비아 도체 34 - 제 4 비아 도체
35 - 제 5 비아 도체 36 - 제 6 비아 도체
41 - 제 1 레지스트층 42 - 제 2 레지스트층
Claims (5)
- 지지기판 상에, 적어도 1층의 도체층과 적어도 1층의 수지 절연층이 교호로 적층된 제 1 적층구조체를 형성하는 제 1 적층구조체 형성공정과,
상기 제 1 적층구조체의 최상층에 위치하는 도체층에 접하도록 하면서 코어기판을 상기 제 1 적층구조체 상에 적층하는 코어기판 형성공정과,
상기 코어기판에 대해서 레이저를 조사함에 의해서 스루홀을 형성하는 스루홀 형성공정과,
상기 스루홀의 적어도 내주면에 스루홀 금속층을 형성하는 스루홀 금속층 형성공정과,
상기 스루홀 금속층을 형성한 상기 코어기판 상에, 적어도 1층의 도체층과 적어도 1층의 수지 절연층을 포함하는 제 2 적층구조체를 형성하는 제 2 적층구조체 형성공정을 구비하고,
상기 제 1 적층구조체의 상기 최상층의 도체층의 두께가 그 외의 도체층의 두께보다도 큰 것을 특징으로 하는 다층 배선기판의 제조방법.
- 청구항 1에 있어서,
상기 코어기판은 상측 주면에 금속층이 형성되어 있고,
상기 스루홀 형성공정은, 상기 레이저를 조사하기 전에, 상기 코어기판의 상기 스루홀을 형성하는 개소의 직상에 위치하는 상기 금속층을 부분적으로 제거하는 공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
- 청구항 1 또는 청구항 2에 있어서,
상기 제 1 적층구조체의 상기 최상층의 도체층의 두께가 15㎛ 이상이며, 상기 코어기판의 두께의 절반 이하인 것을 특징으로 하는 다층 배선기판의 제조방법.
- 청구항 1 또는 청구항 2에 있어서,
상기 제 1 적층구조체의 상기 최상층의 도체층은 상기 코어기판의 상기 스루홀을 형성하는 개소에 대응하는 영역에만 위치하는 것을 특징으로 하는 다층 배선기판의 제조방법.
- 청구항 3에 있어서,
상기 제 1 적층구조체의 상기 최상층의 도체층은 상기 코어기판의 상기 스루홀을 형성하는 개소에 대응하는 영역에만 위치하는 것을 특징으로 하는 다층 배선기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011284389A JP2013135080A (ja) | 2011-12-26 | 2011-12-26 | 多層配線基板の製造方法 |
| JPJP-P-2011-284389 | 2011-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130074752A KR20130074752A (ko) | 2013-07-04 |
| KR101470706B1 true KR101470706B1 (ko) | 2014-12-08 |
Family
ID=48639347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120150449A KR101470706B1 (ko) | 2011-12-26 | 2012-12-21 | 다층 배선기판의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9237656B2 (ko) |
| JP (1) | JP2013135080A (ko) |
| KR (1) | KR101470706B1 (ko) |
| CN (1) | CN103179811A (ko) |
| TW (1) | TW201347639A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9275925B2 (en) | 2013-03-12 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved interconnect structure |
| JP2014216377A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | 電子部品とその製造方法及び多層プリント配線板の製造方法 |
| CN104254213A (zh) * | 2013-06-27 | 2014-12-31 | 宏启胜精密电子(秦皇岛)有限公司 | 多层电路板及其制作方法 |
| JP6375121B2 (ja) * | 2014-02-27 | 2018-08-15 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2015195106A (ja) | 2014-03-31 | 2015-11-05 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置及びその製造方法 |
| US10763031B2 (en) | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110042981A (ko) * | 2009-10-20 | 2011-04-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR20110076805A (ko) * | 2009-12-28 | 2011-07-06 | 니혼도꾸슈도교 가부시키가이샤 | 다층 배선기판 |
| JP2011192757A (ja) * | 2010-03-12 | 2011-09-29 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133695A (ja) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | 配線板の製造法 |
| JP3756655B2 (ja) | 1998-02-09 | 2006-03-15 | 日本特殊陶業株式会社 | ビルドアップ多層基板の製造方法 |
| JPH11346058A (ja) * | 1998-06-02 | 1999-12-14 | Hitachi Aic Inc | 多層配線板およびその製造方法 |
| JP4072176B2 (ja) * | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| JP4452222B2 (ja) | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| JP2007214427A (ja) | 2006-02-10 | 2007-08-23 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| TWI396474B (zh) * | 2007-03-22 | 2013-05-11 | Ngk Spark Plug Co | 多層配線基板的製造方法 |
| JP2009277916A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
| TWI412302B (zh) | 2008-05-28 | 2013-10-11 | Ngk Spark Plug Co | 中間多層配線板製品及製造多層配線板之方法 |
| JP5203045B2 (ja) | 2008-05-28 | 2013-06-05 | 日本特殊陶業株式会社 | 多層配線基板の中間製品、多層配線基板の製造方法 |
| JP2012094662A (ja) * | 2010-10-26 | 2012-05-17 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP5587139B2 (ja) * | 2010-11-04 | 2014-09-10 | 日本特殊陶業株式会社 | 多層配線基板 |
-
2011
- 2011-12-26 JP JP2011284389A patent/JP2013135080A/ja active Pending
-
2012
- 2012-12-20 US US13/721,556 patent/US9237656B2/en not_active Expired - Fee Related
- 2012-12-21 KR KR1020120150449A patent/KR101470706B1/ko not_active IP Right Cessation
- 2012-12-25 TW TW101149671A patent/TW201347639A/zh unknown
- 2012-12-26 CN CN2012105760736A patent/CN103179811A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110042981A (ko) * | 2009-10-20 | 2011-04-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR20110076805A (ko) * | 2009-12-28 | 2011-07-06 | 니혼도꾸슈도교 가부시키가이샤 | 다층 배선기판 |
| JP2011192757A (ja) * | 2010-03-12 | 2011-09-29 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130074752A (ko) | 2013-07-04 |
| TW201347639A (zh) | 2013-11-16 |
| CN103179811A (zh) | 2013-06-26 |
| US9237656B2 (en) | 2016-01-12 |
| JP2013135080A (ja) | 2013-07-08 |
| US20130160290A1 (en) | 2013-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
| US7937828B2 (en) | Method of manufacturing wiring board | |
| US8238114B2 (en) | Printed wiring board and method for manufacturing same | |
| JP4874305B2 (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
| KR101470706B1 (ko) | 다층 배선기판의 제조방법 | |
| WO2010013366A1 (ja) | フレックスリジッド配線板及びその製造方法 | |
| KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
| KR101505248B1 (ko) | 다층 배선기판의 제조방법 | |
| US20130161079A1 (en) | Multi-layer wiring substrate and manufacturing method thereof | |
| KR101253514B1 (ko) | 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판 | |
| JP2011199077A (ja) | 多層配線基板の製造方法 | |
| US20130232784A1 (en) | Method of manufacturing wiring substrate | |
| JP2012169591A (ja) | 多層配線基板 | |
| KR20140086824A (ko) | 배선 기판의 제조 방법 | |
| JP5302920B2 (ja) | 多層配線基板の製造方法 | |
| KR101055462B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP5530955B2 (ja) | 多層配線基板 | |
| JP5302927B2 (ja) | 多層配線基板の製造方法 | |
| JP2017188501A (ja) | 多層配線基板の製造方法及び剥離用積層基板 | |
| KR20140032674A (ko) | 리지드 플렉시블 기판 제조방법 | |
| KR101109234B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP2022179156A (ja) | 配線基板及び配線基板の製造方法 | |
| KR20140102144A (ko) | 다층배선기판 제조용의 지지기판, 다층배선기판의 제조방법 | |
| KR20130046220A (ko) | 기판의 휨 문제가 개선된 전자부품 내장형 인쇄회로기판 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |