CN104254213A - 多层电路板及其制作方法 - Google Patents
多层电路板及其制作方法 Download PDFInfo
- Publication number
- CN104254213A CN104254213A CN201310260436.XA CN201310260436A CN104254213A CN 104254213 A CN104254213 A CN 104254213A CN 201310260436 A CN201310260436 A CN 201310260436A CN 104254213 A CN104254213 A CN 104254213A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- circuit layer
- conductive
- conducting post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000004888 barrier function Effects 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000006210 lotion Substances 0.000 claims description 3
- 238000012856 packing Methods 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 abstract 3
- 239000000084 colloidal system Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- -1 electro-coppering Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种多层电路板，包括依次排列的第一导电线路层、第一绝缘层、异方性导电胶膜、第四导电线路层、第四绝缘层及第五导电线路层；所述绝缘层均包括相对的第一表面及第二表面，所述第一导电线路层形成于所述第一表面侧，所述第一电路基板内形成有导电柱体，所述导电柱体与所述第一导电线路层相电连接延伸而出，且突出于所述第二表面；所述第四导电线路层包括至少一个电性接触垫，每个所述导电柱体与一个所述电性接触垫一一对应且通过所述异方性导电胶膜相电连接；所述第一绝缘层与所述第四绝缘层通过所述异方性导电胶膜相粘结。本发明还提供一种所述多层电路板的制作方法。
Description
技术领域
本发明涉及电路板制作技术，尤其涉及一种多层电路板及其制作方法。
背景技术
随着电子产品往小型化、高速化方向的发展，电路板也从单面电路板、双面电路板往多层电路板方向发展。多层电路板是指具有多层导电线路的电路板，其具有较多的布线面积、较高互连密度，因而得到广泛的应用，参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab., High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。目前，多层电路板通常采用增层法制作，即，在一芯板两侧通过多次压合的方式增层形成多层电路板，但是此方法中，芯板一般较厚，从而不易形成较薄的多层板。
发明内容
有鉴于此，有必要提供一种可以得到较薄的多层电路板的多层电路板的制作方法以及由此方法所得到的多层电路板。
一种多层电路板的制作方法，包括步骤：提供第一电路基板，所述第一电路基板包括第一绝缘层及第一导电线路层，所述第一绝缘层均包括相对的第一表面及第二表面，所述第一导电线路层形成于所述第一表面侧，所述第一电路基板内形成有至少一个导电柱体，每个所述导电柱体均与所述第一导电线路层相电连接延伸而出，且突出于所述第二表面；提供第二电路基板，所述第二电路基板包括依次排列的第四导电线路层、第四绝缘层及第五导电线路层，所述第四导电线路层包括至少一个电性接触垫，所述电性接触垫与所述导电柱体一一对应；提供异方性导电胶膜；以及依次叠合并压合所述第一电路基板、所述异方性导电胶膜及所述第二电路基板，使所述导电柱体与对应的所述电性接触垫通过所述异方性导电胶膜相电连接，使所述第一绝缘层与所述第四绝缘层通过所述异方性导电胶膜相粘结，从而形成多层电路板。
一种多层电路板，所述多层电路板包括依次排列的第一导电线路层、第一绝缘层、导电柱体、异方性导电胶膜、第四导电线路层、第四绝缘层及第五导电线路层；所述绝缘层均包括相对的第一表面及第二表面，所述第一导电线路层形成于所述第一表面侧；所述绝缘层内形成有至少一个导电柱体，每个所述导电柱体均与所述第一导电线路层相连接延伸而出，且突出于所述第二表面；所述第四导电线路层包括至少一个电性接触垫，每个所述导电柱体与一个所述电性接触垫相对应且通过所述异方性导电胶膜相电连接；所述第一绝缘层与所述第四绝缘层通过所述异方性导电胶膜相粘结。
本技术方案提供的多层电路板及其制作方法，将两个电路基板通过异方性导电胶膜相粘结从而形成多层电路板，制作工序简单，从而能够提高电路板制作的效率，并且不使用芯板，可以使多层电路板的厚度大大减薄； 另外，所述第一电路基板的所述导电柱体突出于所述第二表面，故，在压合时可以挤压所述异方性导电胶膜，从而可以保证所述导电柱体与对应的所述电性接触垫更可靠地电性连接；还有，本案的两个电路基板可以同时进行制作，从而可以缩短电路板制作的时间，且由于两个电路基板可以分别单独制作，良率较易管控，不良品的修复也较容易，故还能够提高电路板制作的良率。
附图说明
图1是本技术方案实施例提供的第一电路基板的剖面示意图。
图2是本技术方案实施例提供的第二电路基板的剖面示意图。
图3是本技术方案实施例提供的将图1的第一电路基板及图2的第二电路基板通过异方性导电胶相叠合后形成叠合结构的剖面示意图。
图4是本技术方案实施例提供的将图3的叠合结构压合后形成的多层电路板的剖面示意图。
主要元件符号说明
| 第一电路基板 | 10 |
| 第一绝缘层 | 101 |
| 第一导电线路层 | 102 |
| 第二绝缘层 | 103 |
| 第二导电线路层 | 104 |
| 第三绝缘层 | 105 |
| 第三导电线路层 | 106 |
| 第一导电孔 | 107 |
| 第二导电孔 | 108 |
| 第一表面 | 1011 |
| 第二表面 | 1012 |
| 盲孔 | 109 |
| 开口端 | 1091 |
| 底端 | 1092 |
| 导电柱体 | 110 |
| 第二电路基板 | 20 |
| 第四导电线路层 | 202 |
| 第四绝缘层 | 201 |
| 第五导电线路层 | 204 |
| 第五绝缘层 | 203 |
| 第六导电线路层 | 206 |
| 第六绝缘层 | 205 |
| 第七导电线路层 | 210 |
| 第三导电孔 | 207 |
| 第四导电孔 | 208 |
| 第五导电孔 | 211 |
| 电性接触垫 | 2021 |
| 第三表面 | 2011 |
| 第四表面 | 2012 |
| 异方性导电胶膜 | 30 |
| 胶体 | 31 |
| 导电粒子 | 32 |
| 多层电路板 | 40 |
| 叠合结构 | 41 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的多层电路板及其制作方法作进一步的详细说明。
本技术方案实施例提供的多层电路板的制作方法包括以下步骤：
第一步，请参阅图1，提供一个第一电路基板10。
所述第一电路基板10并非成品的电路板，其单独不具有传输讯号等功能，所述第一电路基板10优选包括两层以上的导电线路层的电路基板。
本实施例中，以所述第一电路基板10为包括三层导电线路层的电路基板为例进行说明。
所述第一电路基板10包括依次排列的第一绝缘层101、第一导电线路层102、第二绝缘层103、第二导电线路层104、第三绝缘层105及第三导电线路层106。所述第一导电线路层102与所述第二导电线路层104之间通过至少一个第一导电孔107相电连接。所述第二导电线路层104与所述第三导电线路层106之间通过至少一个第二导电孔108相电连接。
所述第一绝缘层101包括第一表面1011及与所述第一表面1011相对的第二表面1012，所述第一导电线路层102形成于第一表面1011一侧。所述第一电路基板10上形成多个盲孔109，每个所述盲孔109均自所述第二表面1012向所述第一表面1011延伸并终止于所述第一表面1011。所述盲孔109具有形成于所述第二表面1012的开口端1091及形成于所述第一表面1011的底端1092，所述盲孔109自所述底端1092向所述盲孔109的开口端1091直径逐渐减小，从而所述盲孔109的纵截面形状大致为梯形。所述盲孔109内填充有导电柱体110，所述导电柱体110的纵截面也大致为梯形，所述导电柱体110的尺寸较大的一端与所述第一导电线路层102相电连接，所述导电柱体110自所述第一导电线路层102延伸而出，且尺寸较小的一端突出于所述第二表面1012，也即，所述导电柱体110突出于所述第二表面1012的部分的纵截面也大致为梯形。
本实施例中，所述第一电路基板10通过逐层增层的方式形成，即在所述第一绝缘层101的第一表面1011依次形成所述第一导电线路层102、第二绝缘层103、第二导电线路层104、第三绝缘层105及第三导电线路层106。
所述导电柱体110可以为通过电镀工艺形成的电镀填充材料，如电镀铜、锡、银等材料，其中，所述导电柱体110可以以所述第一导电线路层102为电极电镀形成，此时，所述导电柱体110与所述盲孔109及所述导电柱体110与所述第一导电线路层102之间也可以形成有一层导电层，所述导电柱体110也可以与所述第一导电线路层102同时电镀形成；所述导电柱体110也可以为通过印刷及固化等工艺形成的导电填充膏体，如导电铜膏、导电锡膏、导电银膏等。
第二步，请参阅图2，提供一个第二电路基板20。
所述第二电路基板20并非成品的电路板，其单独不具有传输讯号等功能，所述第二电路基板20包括两层以上的导电线路层的电路基板。
本实施例中，以所述第二电路基板20为包括四层导电线路层的电路基板为例进行说明。
所述第二电路基板20的形状及尺寸均与所述第一电路基板10相对应。所述第二电路基板20包括依次排列的第四导电线路层202、第四绝缘层201、第五导电线路层204、第五绝缘层203、第六导电线路层206、第六绝缘层205及第七导电线路层210。所述第四导电线路层202与所述第五导电线路层204之间通过至少一个第三导电孔207相电连接。所述第五导电线路层204与所述第六导电线路层206之间通过至少一个第四导电孔208相电连接。所述第七导电线路层210与所述第六导电线路层206之间通过至少一个第五导电孔211相电连接。所述第四导电线路层202包括至少一个电性接触垫2021，所述电性接触垫2021与所述导电柱体110一一对应。
所述第四绝缘层201包括第三表面2011及与所述第三表面2011相对的第四表面2012，所述第五导电线路层204形成于第三表面2011一侧。本实施例中，所述第四导电线路层202形成于所述第四表面2012侧并突出于所述第四表面2012。
另外，所述第四导电线路层202也可以埋设于所述第四绝缘层201内，并且从所述第四表面2012暴露出并与所述第四表面2012相平，当然，此时所述第四导电线路层202的厚度小于所述第四绝缘层201，即所述第四导电线路层202与所述第五导电线路层204还是通过所述第四绝缘层201相间隔。
本实施例中，所述第二电路基板20也通过逐层增层的方式形成，即在所述第四绝缘层201的第三表面2011依次形成所述第五导电线路层204、第五绝缘层203、第六导电线路层206、第六绝缘层205及第七导电线路层210。
第三步，请一并参阅图3-4，提供一个异方性导电胶膜30（ACF），依次叠合并压合所述第一电路基板10、所述异方性导电胶膜30及所述第二电路基板20，使第一电路基板10与第二电路基板20通过异方性导电胶膜30粘结成为一个整体，从而形成一个多层电路板40。
所述异方性导电胶膜30的形状及尺寸均与所述第一电路基板10相对应。所述异方性导电胶膜30包括胶体31及多个弥散在胶体中的导电粒子32。
依次叠合所述第一电路基板10、所述异方性导电胶膜30以及所述第二电路基板20，使所述第一电路基板10的每个所述导电柱体110与所述第二电路基板20的每个所述电性接触垫2021相对应，从而形成一叠合结构41。
对所述叠合结构41进行热压合，使所述第一电路基板10的所述导电柱体110与对应的所述第二电路基板20的所述电性接触垫2021通过所述异方性导电胶膜30中的导电粒子32相电连接，使所述第一电路基板10的第一绝缘层101的第二表面1012与所述第二电路基板20的第四绝缘层201的第四表面2012及除所述电性接触垫2021的所述第四导电线路层202（图未示）通过所述异方性导电胶膜30的胶体31相粘结，从而使所述叠合结构41粘结形成一个整体，从而形成一个多层电路板40。因所述第一电路基板10的所述导电柱体110突出于所述第二表面1012且纵截面呈梯形，故，在压合时可以挤压所述异方性导电胶膜30，从而可以保证所述导电柱体110与对应的所述电性接触垫2021更可靠地相电连接。并且，所述第一电路基板10与所述第二电路基板20均通过逐层增层的方式形成，即均具有一个增层方向，所述第一电路基板10的增层方向为自所述第一绝缘层101向所述第三导电线路层106的方向，所述第二电路基板20的增层方向为自所述第四绝缘层201向所述第七导电线路层210的方向，本实施例中，所述第一绝缘层101与所述第四绝缘层201相贴，故，所述第一电路基板10的增层方向与所述第二电路基板20的增层方向正好相反，从而压合成为一个整体后，其可以相互牵制，防止加热时翘曲的产生。
可以理解的是，上述方法中也可以包括在所述第三导电线路层106及所述第七导电线路层210表面形成防焊层的步骤。
所述多层电路板40包括依次排列的第三导电线路层106、第三绝缘层105、第二导电线路层104、第二绝缘层103、第一导电线路层102、第一绝缘层101、导电柱体110、异方性导电胶膜30、第四导电线路层202、第四绝缘层201、第五导电线路层204、第五绝缘层203、第六导电线路层206、第六绝缘层205及第七导电线路层210。所述第一绝缘层101与第四绝缘层201通过所述异方性导电胶膜30的胶体31相粘结。
所述第一绝缘层101包括与所述第一导电线路层102相贴的第一表面1011及与所述第一表面1011相对的第二表面1012。所述第一电路基板10上形成多个盲孔109，每个所述盲孔109均自所述第一绝缘层101的第二表面1012向所述第一表面1011延伸并终止于所述第一表面1011。所述盲孔109具有形成于所述第二表面1012的开口端1091及形成于所述第一表面1011的底端1092，所述盲孔109自所述底端1092向所述盲孔109的开口端1091直径逐渐减小，从而所述盲孔109的纵截面形状大致为梯形。所述盲孔109内填充有导电柱体110，所述导电柱体110的纵截面也大致为梯形，所述导电柱体110的尺寸较大的一端与所述第一导电线路层102相电连接，尺寸较小的一端突出于所述第二表面1012。
所述第四导电线路层202包括至少一个电性接触垫2021，所述电性接触垫2021与所述导电柱体110一一对应。所述导电柱体110与对应的所述电性接触垫2021通过所述异方性导电胶膜30中的导电粒子32相电连接。
其中，所述第四绝缘层201包括第三表面2011及与所述第三表面2011相对的第四表面2012，所述第五导电线路层204形成于所述第三表面2011侧。所述第四导电线路层202可以形成于所述第四表面2012侧并突出于所述第四表面2012。所述第四导电线路层202也可以埋设于所述第四绝缘层201内，并且从所述第四表面2012暴露出并与所述第四表面2012相平。
所述多层电路板40可以是可挠性电路板、刚性电路板或刚挠结合板。
本技术方案提供的多层电路板及其制作方法，将两个电路基板通过异方性导电胶膜相粘结从而形成多层电路板，制作工序简单，从而能够提高电路板制作的效率，并且不使用芯板，可以使多层电路板的厚度大大减薄；并且，两个电路基板的增层方向相反，可以相互牵制，防止加热时翘曲的产生；另外，所述第一电路基板的所述导电柱体突出于所述第二表面，故，在压合时可以挤压所述异方性导电胶膜，从而可以保证所述导电柱体与对应的所述电性接触垫更可靠地电性连接；还有，本案的两个电路基板可以同时进行制作，从而可以缩短电路板制作的时间，且由于两个电路基板可以分别单独制作，良率较易管控，不良品的修复也较容易，故还能够提高电路板制作的良率。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种多层电路板的制作方法，包括步骤：
提供第一电路基板，所述第一电路基板包括第一绝缘层及第一导电线路层，所述第一绝缘层均包括相对的第一表面及第二表面，所述第一导电线路层形成于所述第一表面侧，所述第一电路基板内形成有至少一个导电柱体，每个所述导电柱体均与所述第一导电线路层相电连接延伸而出，且突出于所述第二表面；
提供第二电路基板，所述第二电路基板包括依次排列的第四导电线路层、第四绝缘层及第五导电线路层，所述第四导电线路层包括至少一个电性接触垫，所述电性接触垫与所述导电柱体一一对应；
提供异方性导电胶膜；以及
依次叠合并压合所述第一电路基板、所述异方性导电胶膜及所述第二电路基板，使所述导电柱体与对应的所述电性接触垫通过所述异方性导电胶膜相电连接，使第一绝缘层与第四绝缘层所述异方性导电胶膜相粘结，从而形成多层电路板。
2.如权利要求1所述的多层电路板的制作方法，其特征在于，所述第一电路基板内形成有至少一个盲孔，每个所述盲孔均自所述第一绝缘层的第二表面向所述第一表面延伸并终止于所述第一表面，所述盲孔具有形成于所述第二表面的开口端及形成于所述第一表面的底端，所述盲孔自所述底端向所述盲孔的开口端直径逐渐减小，从而所述盲孔的纵截面形状大致为梯形，所述导电柱体形成于所述盲孔内，所述导电柱体的纵截面也大致为梯形，所述导电柱体的尺寸较大的一端与所述第一导电线路层相电连接，所述导电柱体的尺寸较小的一端突出于所述第二表面。
3.如权利要求1所述的多层电路板的制作方法，其特征在于，所述第一电路基板与所述第二电路基板均包括至少两层导电线路层，所述第一电路基板与所述第二电路基板均通过逐层增层的方式形成，所述第一电路基板与所述第二电路基板均具有一个增层方向，在依次叠合并压合所述第一电路基板、所述异方性导电胶膜及所述第二电路基板的步骤中，使所述第一电路基板的增层方向与所述第二电路基板的增层方向相反。
4.如权利要求1所述的多层电路板的制作方法，其特征在于，所述导电柱体为通过电镀工艺形成的电镀填充材料或为通过印刷及固化工艺形成的导电填充膏体。
5.如权利要求1所述的多层电路板的制作方法，其特征在于，所述第四绝缘层包括相对的第三表面及第四表面，所述第五导电线路层形成于所述第三表面侧，所述第四导电线路层形成于所述第四表面侧并突出于所述第四表面。
6.如权利要求1所述的多层电路板的制作方法，其特征在于，所述第四绝缘层包括相对的第三表面及第四表面，所述第五导电线路层形成于所述第三表面侧，所述第四导电线路层埋设于所述第四绝缘层内，从所述第四表面暴露出并与所述第四表面相平。
7.一种多层电路板，所述多层电路板包括依次排列的第一导电线路层、第一绝缘层、导电柱体、异方性导电胶膜、第四导电线路层、第四绝缘层及第五导电线路层；所述绝缘层均包括相对的第一表面及第二表面，所述第一导电线路层形成于所述第一表面侧；所述绝缘层内形成有至少一个导电柱体，每个所述导电柱体均与所述第一导电线路层相连接延伸而出，且突出于所述第二表面；所述第四导电线路层包括至少一个电性接触垫，每个所述导电柱体与一个所述电性接触垫相对应且通过所述异方性导电胶膜相电连接；所述第一绝缘层与所述第四绝缘层通过所述异方性导电胶膜相粘结。
8.如权利要求7所述的多层电路板，其特征在于，所述多层电路板内形成有至少一个盲孔，每个所述盲孔均自所述绝缘层的第二表面向所述第一表面延伸并终止于所述第一表面，所述盲孔具有形成于所述第二表面的开口端及形成于所述第一表面的底端，所述盲孔自所述底端向所述盲孔的开口端直径逐渐减小，从而所述盲孔的纵截面形状大致为梯形，所述导电柱体形成于所述盲孔内，所述导电柱体的纵截面也大致为梯形，所述导电柱体的尺寸较大的一端与所述第一导电线路层相电连接，所述导电柱体的尺寸较小的一端突出于所述第二表面。
9.如权利要求7所述的多层电路板，其特征在于，所述导电柱体为通过电镀工艺形成的电镀填充材料或为通过印刷及固化工艺形成的导电填充膏体。
10.如权利要求7所述的多层电路板，其特征在于，所述第四绝缘层包括相对的第三表面及第四表面，所述第五导电线路层形成于所述第三表面侧，所述第四导电线路层形成于所述第四表面侧并突出于所述第四表面，或所述第四导电线路层埋设于所述第四绝缘层内且从所述第四表面暴露出并与所述第四表面相平。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310260436.XA CN104254213A (zh) | 2013-06-27 | 2013-06-27 | 多层电路板及其制作方法 |
| TW102124094A TWI562698B (en) | 2013-06-27 | 2013-07-04 | Printed circuit board and method for manufacturing same |
| US14/317,137 US20150000959A1 (en) | 2013-06-27 | 2014-06-27 | Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310260436.XA CN104254213A (zh) | 2013-06-27 | 2013-06-27 | 多层电路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104254213A true CN104254213A (zh) | 2014-12-31 |
Family
ID=52114495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310260436.XA Pending CN104254213A (zh) | 2013-06-27 | 2013-06-27 | 多层电路板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150000959A1 (zh) |
| CN (1) | CN104254213A (zh) |
| TW (1) | TWI562698B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111212514A (zh) * | 2018-11-22 | 2020-05-29 | 易鼎股份有限公司 | 包括导电树脂层的导电线路结构 |
| CN112714558A (zh) * | 2020-12-01 | 2021-04-27 | 景旺电子科技(珠海)有限公司 | 一种多层电路板的制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10741482B2 (en) | 2017-12-29 | 2020-08-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| JP2020161732A (ja) * | 2019-03-27 | 2020-10-01 | イビデン株式会社 | 配線基板 |
| KR20220042603A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 전자부품 패키지 |
| EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321210A (en) * | 1991-01-09 | 1994-06-14 | Nec Corporation | Polyimide multilayer wiring board and method of producing same |
| CN2930195Y (zh) * | 2006-07-28 | 2007-08-01 | 华为技术有限公司 | 柔性与刚性互连板 |
| TWI341705B (zh) * | 2004-04-09 | 2011-05-01 | Dainippon Printing Co Ltd | |
| CN102548252A (zh) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
| CN103167727A (zh) * | 2011-12-14 | 2013-06-19 | 揖斐电株式会社 | 电路板及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10117067A (ja) * | 1996-10-11 | 1998-05-06 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| US6413620B1 (en) * | 1999-06-30 | 2002-07-02 | Kyocera Corporation | Ceramic wiring substrate and method of producing the same |
| US6623844B2 (en) * | 2001-02-26 | 2003-09-23 | Kyocera Corporation | Multi-layer wiring board and method of producing the same |
| TW545092B (en) * | 2001-10-25 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Prepreg and circuit board and method for manufacturing the same |
| JP5344394B2 (ja) * | 2008-07-10 | 2013-11-20 | 山栄化学株式会社 | 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板 |
| US8928276B2 (en) * | 2008-09-27 | 2015-01-06 | Witricity Corporation | Integrated repeaters for cell phone applications |
| JP2013135080A (ja) * | 2011-12-26 | 2013-07-08 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
-
2013
- 2013-06-27 CN CN201310260436.XA patent/CN104254213A/zh active Pending
- 2013-07-04 TW TW102124094A patent/TWI562698B/zh active
-
2014
- 2014-06-27 US US14/317,137 patent/US20150000959A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321210A (en) * | 1991-01-09 | 1994-06-14 | Nec Corporation | Polyimide multilayer wiring board and method of producing same |
| TWI341705B (zh) * | 2004-04-09 | 2011-05-01 | Dainippon Printing Co Ltd | |
| CN2930195Y (zh) * | 2006-07-28 | 2007-08-01 | 华为技术有限公司 | 柔性与刚性互连板 |
| CN102548252A (zh) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
| CN103167727A (zh) * | 2011-12-14 | 2013-06-19 | 揖斐电株式会社 | 电路板及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111212514A (zh) * | 2018-11-22 | 2020-05-29 | 易鼎股份有限公司 | 包括导电树脂层的导电线路结构 |
| CN111212514B (zh) * | 2018-11-22 | 2022-04-01 | 易鼎股份有限公司 | 包括导电树脂层的导电线路结构 |
| CN112714558A (zh) * | 2020-12-01 | 2021-04-27 | 景旺电子科技(珠海)有限公司 | 一种多层电路板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201501600A (zh) | 2015-01-01 |
| TWI562698B (en) | 2016-12-11 |
| US20150000959A1 (en) | 2015-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| TWI466606B (zh) | 具有內埋元件的電路板及其製作方法 | |
| TWI469700B (zh) | 具有內埋元件的電路板及其製作方法 | |
| CN104254213A (zh) | 多层电路板及其制作方法 | |
| CN104244614A (zh) | 多层电路板及其制作方法 | |
| CN103857209A (zh) | 多层电路板及其制作方法 | |
| CN103635005A (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN103108491A (zh) | 电路板及其制作方法 | |
| CN103796416A (zh) | 软硬结合电路板及其制作方法 | |
| TWI531286B (zh) | 多層電路板及其製作方法 | |
| CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
| CN103635007A (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
| CN103889165B (zh) | 具有内埋元件的电路板及其制作方法 | |
| TW201316853A (zh) | 嵌入式多層電路板及其製作方法 | |
| CN109195363B (zh) | 一种z向互连的pcb的制作方法及pcb | |
| CN103781281A (zh) | 电路板及其制作方法 | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| JP6058321B2 (ja) | 配線基板の製造方法 | |
| KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP2015002226A (ja) | 多層配線基板及びその製造方法 | |
| CN112672545A (zh) | 一种多层电路板的制作方法 | |
| CN104244563A (zh) | 电路板结构及其制作方法 | |
| JP2009141301A (ja) | 抵抗素子内蔵プリント配線板 | |
| CN104254191A (zh) | 无芯层封装基板及其制作方法 | |
| CN102958293A (zh) | 具有断差结构的电路板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170629 Address after: No. 18 Tengfei Road, Qinhuangdao Economic Development Zone, Hebei Applicant after: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd. Applicant after: Peng Ding Polytron Technologies Inc Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd. Applicant before: Zhending Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141231 |
|
| WD01 | Invention patent application deemed withdrawn after publication |