JP2013135080A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2013135080A
JP2013135080A JP2011284389A JP2011284389A JP2013135080A JP 2013135080 A JP2013135080 A JP 2013135080A JP 2011284389 A JP2011284389 A JP 2011284389A JP 2011284389 A JP2011284389 A JP 2011284389A JP 2013135080 A JP2013135080 A JP 2013135080A
Authority
JP
Japan
Prior art keywords
layer
multilayer wiring
core substrate
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011284389A
Other languages
English (en)
Inventor
Shinnosuke Maeda
真之介 前田
Tetsuo Suzuki
哲夫 鈴木
Takuya Hanto
琢也 半戸
Atsuhiko Sugimoto
篤彦 杉本
Satoshi Hirano
訓 平野
Hajime Saiki
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011284389A priority Critical patent/JP2013135080A/ja
Priority to US13/721,556 priority patent/US9237656B2/en
Priority to KR1020120150449A priority patent/KR101470706B1/ko
Priority to TW101149671A priority patent/TW201347639A/zh
Priority to CN2012105760736A priority patent/CN103179811A/zh
Publication of JP2013135080A publication Critical patent/JP2013135080A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

【課題】コア基板の両面に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された積層構造体を有する多層配線基板において、その製造歩留まりを低下させることなく、コア基板を薄くし、小型化可能な製造方法を提供する。
【解決手段】支持基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された第1積層構造体を積層し、さらに、第1積層構造体の最上層に位置する導体層に接するようにしてコア基板を形成する。次いで、当該コア基板に対してレーザ照射によりスルーホールを形成し、前記スルーホール内に金属層を形成する。その後、前記コア基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とを含む第2積層構造体を形成する。その際、前記第1積層構造体の前記最上層の導体層の厚さを、その他の導体層の厚さよりも大きくする。
【選択図】図11

Description

本発明は、多層配線基板の製造方法に関する。
一般に、電子部品を搭載するパッケージとしては、コア基板の両側に樹脂絶縁層と導体層とを交互に積層してビルドアップ層を形成した多層配線基板が用いられている(特許文献1)。多層配線基板において、コア基板は例えばガラス繊維を含んだ樹脂からなり、高い剛性によりビルドアップ層を補強する役割がある。しかしながら、コア基板は厚く形成されるため、多層配線基板の小型化の妨げになる。したがって、近年では、コア基板を薄くして多層配線基板を小型化するようにしている。
一方、コア基板を薄くすると、コア基板を含む製造過程のアセンブリの強度が低下し、コア基板又はアセンブリの搬送を水平に行うことができず、搬送の際にコア基板又はアセンブリ(多層配線基板となるべき製造途中の基板)が搬送機器と接触してしまい、コア基板又はアセンブリが損傷してしまうという問題があった。また、各製造工程においてコア基板又はアセンブリを固定し、所定の製造工程に供する際に、コア基板又はアセンブリが撓んでしまい、例えばめっき処理などの処理を正確に行うことが困難になるという問題があった。結果として、コア基板を含む多層配線基板において、コア基板の厚さを小さくすると、その製造歩留まりが低下してしまうという問題があった。
このような観点から、コア基板を設けることなく、小型化に適し、かつ高周波信号の伝送性能の向上が可能な構造を有する、いわゆるコアレス多層配線基板が提案されている(特許文献2、特許文献3)。このようなコアレス多層配線基板は、例えば、剥離可能な2つの金属膜を積層してなる剥離シートを表面に設けた支持基板にビルドアップ層を形成した後、上記剥離シートの剥離界面で分離することによりビルドアップ層を支持体から分離して、目的とする多層配線基板を得るものである。
しかしながら、上述のようなコアレス多層配線基板は、内部にコア層を有しないため強度が弱く、取り扱いに注意を要するとともに、用途が限定されるという問題があった。
特開平11−233937号 特開2009−289848号 特開2007−214427号
本発明は、コア基板の両面に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された積層構造体を有する多層配線基板において、その製造歩留まりを低下させることなく、コア基板を薄くし、小型化可能な製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、
支持基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された第1積層構造体を形成する第1積層構造体形成工程と、
前記第1積層構造体の最上層に位置する導体層に接するようにして、コア基板を前記第1積層構造体上に積層するコア基板形成工程と、
前記コア基板に対してレーザ照射をすることによりスルーホールを形成するスルーホール形成工程と、
前記スルーホールの少なくとも内周面にスルーホール金属層を形成するスルーホール金属層形成工程と、
前記スルーホール金属層を形成した前記コア基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とを含む第2積層構造体を形成する第2積層構造体形成工程とを備え、
前記第1積層構造体の前記最上層の導体層の厚さが、その他の導体層の厚さよりも大きいことを特徴とする、多層配線基板の製造方法に関する。
本発明によれば、支持基板上に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが積層された積層構造体を形成する、いわゆるコアレス多層配線基板の製造方法において、上述した積層構造体とともにコア基板をも積層するようにし、さらにコア基板上に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが積層された追加の積層構造体を積層するようにしている。上述のようにして積層構造体を支持基板上に形成した後は、当該支持基板を除去するため、最終的には、複数の導体層及び複数の樹脂絶縁層からなる第1積層構造体と、少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層からなる第2積層構造体とでコア基板を挟み込む構成、すなわち、コア基板を有する多層配線基板が残存するようになる。
本発明においては、厚みが200μm以下のコア基板を有する多層配線基板の製造に際して、上述のようにコアレス多層配線基板の製造方法を利用しているので、その製造過程において、積層構造体やコア基板は支持基板上に形成される。したがって、コア基板の厚さを小さくした場合においても、支持基板の厚さを十分に大きくすることにより、製造過程のアセンブリの強度が低下することがない。
したがって、製造過程のアセンブリの搬送を水平に行うことができ、搬送の際にアセンブリが搬送機器と接触してしまい、コア基板又はアセンブリが損傷してしまうという問題を回避することができる。また、各製造工程においてアセンブリを固定し、所定の製造工程に供する際に、アセンブリが撓んでしまい、例えばめっき処理などの処理を正確に行うことが困難になるという問題をも回避することができる。このため、高い歩留まりで、薄いコア基板を有する多層配線基板を得ることができ、当該コア基板を有する多層配線基板の小型化が可能となる。
上述した本発明の方法は、コア基板が薄く、通常の製造方法ではコア基板又は製造過程にあるアセンブリが撓んでしまって、製造歩留まりを低下させてしまうような構造のコア基板含有多層配線基板の製造に限定されるものではなく、コア基板が厚く、通常の製造方法でも高い歩留まりでコア基板含有多層配線基板を製造できるような場合においても適用することができる。
また、本発明では、コア基板の両側に位置する第1積層構造体及び第2積層構造体を電気的に接続するために、コア基板にスルーホールを形成し、このスルーホールの少なくとも内周面にスルーホール金属層を形成する。
上記スルーホールはコア基板にレーザ光を照射して行うが、コア基板は厚く、またガラス繊維等の強化繊維を含んでいる。したがって、レーザ光の照射エネルギーを高くしなければならないが、その制御は困難であり、必要以上のエネルギーのレーザ光を照射することにより、当該レーザ光がコア基板を貫通して、その下方に位置する第1積層構造体の導体層及び樹脂絶縁層にまで達してしまい、当該樹脂絶縁層内にも開口部を形成してしまう場合がある。
このような場合にスルーホールの少なくとも内周面にスルーホール金属層を形成すると、当該スルーホール金属層が第1積層構造体の樹脂絶縁層の開口部内にまで形成されることになり、当該樹脂絶縁層の下方に位置する導体層と電気的に導通してしまう場合がある。この結果、第1積層構造体、コア基板及び第2積層構造体を含む多層配線基板の電気的導通を設計どおりに採ることができない場合がある。
しかしながら、本発明では、コア基板の下方に位置する第1積層構造体の、最上層に位置する導体層の厚さを第1積層構造体のその他の導体層及び第2積層構造体の導体層よりも大きくしている。したがって、上述のように、コア基板にスルーホールを形成するためのレーザ光の照射エネルギーを必要以上に増大させた場合においても、レーザ光は第1積層構造体の最上層に位置する導体層によって遮断されるようになるので、上記レーザ光が第1積層構造体の樹脂絶縁層にまで達することがない。したがって、上述したような、多層配線基板の電気的導通を設計どおりに採ることができなくなるという問題を回避することができる。
なお、第1積層構造体の最上層の導体層の厚さを増大させることにより、コア基板に形成すべきスルーホールの深さも小さくなるので、スルーホールを形成するためのレーザ光の照射エネルギーをある程度低減させることができる。すなわち、最上層の導体層の厚さを増大させるという効果、及びこれに伴うレーザ光の強度低下という効果の相乗によって、上述した作用効果をより顕著に奏することができる。
本発明の一例において、コア基板は上主面に金属層が配設されており、スルーホール形成工程は、コア基板のスルーホールを形成する箇所の直上に位置する金属層を部分的に除去する工程を含むことができる。この場合、スルーホールを形成すべき箇所には最早金属層が存在しないので、例えばスルーホールをレーザ光の照射によって形成する場合に、その照射エネルギーを低減することができ、コア基板含有多層配線基板の製造コストを低減することができる。また、第1積層構造体の最上層の導体層の厚さをある程度小さくした場合においても、レーザ光がコア基板を貫通して第1積層構造体の樹脂絶縁層にまで達し、多層配線基板の電気的導通を設計どおりに採ることが出来なくなるという問題を回避することができる。
また、本発明の一例において、第1積層構造体の最上層の導体層は、コア基板の、スルーホールを形成する箇所の直下に位置する領域にのみ形成することができる。この場合、導体層の、スルーホール内に形成するめっき層等と接触する部分のみ、いわゆるパッド部分のみを厚く形成すればよいので、第1積層構造体、コア基板及び第2積層構造体を含む多層配線基板の回路設計等を容易にすることができる。
以上説明したように、本発明によれば、コア基板の両面に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された積層構造体を有する多層配線基板において、その製造歩留まりを低下させることなく、コア基板を薄くし、小型化可能な製造方法を提供することができる。
実施形態における多層配線基板の平面図である。 実施形態における多層配線基板の平面図である。 図1及び2に示す多層配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法における一工程図である。 実施形態における多層配線基板の製造方法の変形例を示す一工程図である。
以下、図面を参照しながら本発明の実施形態について説明する。
(多層配線基板)
最初に、本発明の方法を用いて製造される多層配線基板の一例について説明する。図1及び図2は、本実施形態における多層配線基板の平面図であり、図1は、多層配線基板を上側から見た場合の状態を示し、図2は、多層配線基板を下側から見た場合の状態を示している。また、図3は、図1及び2に示す多層配線基板をI−I線に沿って切った場合の断面の一部を拡大して示す図である。
但し、以下に示す多層配線基板は、本発明の特徴を明確にするための例示であって、交互に積層されてなる少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層を含む第1積層構造体及び少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層を含む第2積層構造体によって、コア基板が狭持されたような構成を有すれば特に限定されるものではない。
図1〜3に示す多層配線基板10は、第1導体層11〜第7導体層17及び第1樹脂絶縁層21〜第6樹脂絶縁層26が交互に積層されている。
具体的には、第1導体層11上に第1樹脂絶縁層21が積層され、第1樹脂絶縁層21上には第2導体層12が積層され、第2導体層12上には第2樹脂絶縁層22が積層され、第2樹脂絶縁層22上には第3導体層13が積層されている。また、第3導体層13上には第3樹脂絶縁層23が積層され、第3樹脂絶縁層23上には第4導体層14が形成され、第4導体層14上には第4樹脂絶縁層24が形成され、第4樹脂導体層24上には第5導体層15が積層されている。さらに、第5導体層15上には第5樹脂絶縁層25が積層され、第5樹脂絶縁層25上には第6導体層16が積層され、第6導体層16上には第6樹脂絶縁層26が積層され、第6樹脂絶縁層26上には第7導体層17が積層されている。
なお、第1導体層11〜第7導体層17は、銅等の電気的良導体からなり、第1樹脂絶縁層21、第2樹脂絶縁層22及び第4樹脂絶縁層24〜第6樹脂絶縁層26は、必要に応じてシリカフィラ−等を含む熱硬化性樹脂組成物からなり、第3樹脂絶縁層23は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状のコア基板を構成している。
また、第1導体層11上には、当該第1導体層11が部分的に露出するようにして第1レジスト層41が形成され、第7導体層17上には、当該第7導体層17が部分的に露出するようにして第2レジスト層42が形成されている。
第1導体層11の第1レジスト層41から露出した部分は、多層配線基板10をマザーボードに接続するための裏面ランド(LGAパッド)として機能し、多層配線基板10の裏面において矩形状に配列されている。第7導体層17の第2レジスト層42から露出した部分は、多層配線基板10に対して図示しない半導体素子等をフリップチップ接続するためのパッド(FCパッド)として機能するものであり、半導体素子搭載領域を構成し、多層配線基板10の表面の略中心部において矩形状に配置されている。
第1樹脂絶縁層21には第1ビア導体31が形成され、当該第1ビア導体31によって第1導体層11及び第2導体層12を電気的に接続し、第2樹脂絶縁層22には第2ビア導体32が形成され、当該第2ビア導体32によって第2導体層12及び第3導体層13を電気的に接続している。同様に、第3樹脂絶縁層23には第3ビア導体33が形成され、当該第3ビア導体33によって第3導体層13及び第4導体層14を電気的に接続し、第4樹脂絶縁層24には第4ビア導体34が形成され、当該第4ビア導体34によって第4導体層14及び第5導体層15を電気的に接続している。また、第5樹脂絶縁層25には第5ビア導体35が形成され、当該第5ビア導体35によって第5導体層15及び第6導体層16を電気的に接続し、第6樹脂絶縁層26には第6ビア導体36が形成され、当該第6ビア導体36によって第6導体層16及び第7導体層17を電気的に接続している。
本実施形態において、第1導体層11〜第3導体層13、第1樹脂絶縁層21及び第2樹脂絶縁層22、並びに第1ビア導体31及び第2ビア導体32は、第1積層構造体20Aを構成し、第4導体層14〜第7導体層17、第4樹脂絶縁層24〜第6樹脂絶縁層26、並びに第4ビア導体34〜第6ビア導体36は、第2積層構造体20Bを構成する。
なお、特に符号は付していないが、第1導体層11〜第7導体層17の、第1ビア導体31〜第6ビア導体36と接続する部分はビアランド(ビアパッド)を構成し、第1導体層11〜第7導体層17の、第1ビア導体31〜第6ビア導体36と接続していない部分は配線層を構成する。
なお、多層配線基板10の大きさは、例えば200mm×200mm×0.4mmの大きさに形成することができる。
(多層配線基板の製造方法)
次に、図1〜図3に示す多層配線基板10の製造方法について説明する。図4〜図16は、本実施形態における多層配線基板10の製造方法における工程図である。なお、図4〜図16に示す工程図は、図3に示す多層配線基板10の断面図に対応するものである。
また、本発明の製造方法では、実際的には支持基板の両側に多層配線基板10を形成するものであるが、本実施形態では、本発明の製造方法の特徴を明確にすべく、支持基板の一方の側にのみ多層配線基板10を形成する場合について説明する。
最初に、図4に示すように、両面に銅箔51が貼り付けられた支持基板Sを準備する。支持基板Sは、例えば耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂板)等から構成することができる。また、以下に詳述するように、製造過程にあるアセンブリの撓みを抑制するために、支持基板Sの厚さは例えば0.4mm〜1.0mmとすることができる。次いで、支持基板Sの両面に形成された銅箔51上に、接着層としてのプリプレグ層52を介して、例えば真空熱プレスにより剥離シート53を圧着形成する。
剥離シート53は、例えば第1の金属膜53a及び第2の金属膜53bからなり、これらの膜間にはCrメッキ等が施されて、外部からのせん断力によって互いに剥離可能に構成されている。なお、第1の金属膜53a及び第2の金属膜53bは銅箔から構成することができる。
次いで、図5に示すように、支持基板Sの両側に形成された剥離シート53上にそれぞれ感光性のドライフィルムを積層し、露光及び現像することによりマスクパターン54を形成する。マスクパターン54には、アライメントマーク形成部Pa及び外周部画定部Poに相当する開口部がそれぞれ形成されている。
次いで、図6に示すように、支持基板S上において、マスクパターン54を介して剥離シート53に対してエッチング処理を行い、剥離シート53の、上記開口部に相当する位置に、アライメントマーク形成部Pa及び外周部画定部Poを形成する。なお、アライメントマーク形成部Pa及び外周部画定部Poを形成した後、マスクパターン54はエッチング除去する。
また、マスクパターン54を除去した後に露出した剥離シート53の表面に対してエッチング処理を施し、その表面を粗化しておくことが好ましい。これにより、剥離シート53と後述する樹脂絶縁層との密着性を高めることができる。
次いで、図7に示すように、剥離シート53上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第1樹脂絶縁層21を形成する。これにより、剥離シート53の表面が第1樹脂絶縁層21で覆われるとともに、アライメントマーク形成部Paを構成する開口部及び外周部画定部Poを構成する切り欠きは、第1樹脂絶縁層21が充填された状態となる。これによって、アライメントマーク形成部Paの部分にアライメントマークの構造が形成される。
また、外周部画定部Poも第1樹脂絶縁層21で覆われるようになるので、以下に示す剥離シート53を介した剥離工程において、剥離シート53の端面が例えばプリプレグ52から剥がれて浮き上がり、剥離工程を良好に行うことができずに、目的とする多層配線基板10を製造できなくなるというような不利益を排除することができる。
次いで、第1樹脂絶縁層21に対して、例えばCOガスレーザやYAGレーザから所定強度のレーザ光を照射してビアホールを形成し、当該ビアホールに対して適宜デスミア処理及びアウトラインエッチングを施した後、ビアホールを含む第1樹脂絶縁層21に対して粗化処理を実施する。
第1樹脂絶縁層21がフィラーを含む場合は、粗化処理を実施するとフィラーが遊離して第1樹脂絶縁層21上に残存するようになるので、適宜水洗を行う。
また、上記水洗浄の後に、エアーブローを行うことができる。これによって、遊離したフィラーが上述した水洗浄によって完全に除去されていない場合でも、エアーブローにおいてフィラーの除去を補完することができる。その後、第1樹脂絶縁層21に対してパターンメッキを行い、第2導体層12及び第1ビア導体31を形成する。
第2導体層12及びビア導体31は、セミアディティブ法によって、以下のようにして形成する。最初に、第1樹脂絶縁層21上に無電解メッキ膜を形成した後、この無電解メッキ膜上にレジストを形成し、このレジストの非形成部分に電解銅メッキを行うことによって形成する。第2導体層12及び第1ビア導体31を形成した後、レジストはKOH等で剥離除去し、レジストの除去により露出する無電解メッキ膜をエッチングにより除去する。
次いで、第2導体層12に粗化処理を施した後、第2導体層12を覆うようにして、第1樹脂絶縁層21上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第2樹脂絶縁層22を形成する。その後、第1樹脂絶縁層21の場合と同様にして、第2樹脂絶縁層22にビアホールを形成し、次いでパターンメッキを行うことにより、第3導体層13及び第2ビア導体32を形成する。
なお、この際のパターンめっき処理時間は、第2導体層12及び第1ビア導体31を形成する際のパターンめっき処理時間よりも長くし、第3導体層13が、第2導体層12及び以下に説明する製造過程で形成される第1導体層11、及び第4導体層14〜第7導体層17よりも厚く形成する。具体的には、15μm以上であって、以下に説明するコア基板を構成する第3樹脂絶縁層の厚さの半分以下であることが好ましい。
以上、図4〜図7に示す工程を経ることにより、(後に第1導体層11となる)第1の金属膜53a、第2導体層12及び第3導体層13、第1樹脂絶縁層21及び第2樹脂絶縁層22、並びに第1ビア導体31及び第2ビア導体32を含む第1積層構造体20Aが構成されることになる。
次いで、図8に示すように、第2樹脂絶縁層22上に第3導体層13を覆うようにして、上主面に金属層55が配設されたプリプレグ23Xを、当該プリプレグ23Xの下主面が第2樹脂絶縁層22に接触するようにして積層し、真空熱プレスを行うことにより第2樹脂絶縁層22に圧着させるとともに硬化させる。プリプレグ23Xはガラス繊維等の強化繊維を含んでいるので、プリプレグ23Xを加熱硬化させて得た第3樹脂絶縁層23はコア基板を構成する。
なお、上記真空熱プレスを、第1積層構造体20Aを構成する第1樹脂絶縁層21及び第2樹脂絶縁層22のガラス転移点以上の温度で行うことにより、第1積層構造体20A上に金属層55と第3樹脂絶縁層とで構成されるコア基板を形成する際に、第1積層構造体20Aの反りを改善することができ、最終的に得る多層配線基板10の内の、少なくとも第3樹脂絶縁層23下の反りを改善することができる。したがって、多層配線基板10全体の反りを改善することができる。
コア基板を構成する第3樹脂絶縁層23の厚さは、例えば0.05mm〜0.2mmとすることができ、金属層55の厚さは0.001mm〜0.035mmとすることができる。また、金属層55は、第1導体層11〜第7導体層17と同じ金属材料、例えば銅などの電気的良導体から構成することができる。なお、その他の樹脂絶縁層の厚さは、例えば0.02mm〜0.05mmである。
次いで、図9に示すように、金属層55を部分的にエッチング除去して開口部55Hを形成した後、図10に示すように、開口部55Hを介してレーザ光を第3樹脂絶縁層23に照射し、第3導体層13が露出するようにしてスルーホール23Hを形成する。この場合、図9に示す工程で、金属層55において、第3樹脂絶縁層23の、スルーホール23Hを形成すべき箇所に予め開口部55Hを形成しているので、上記レーザ光は、金属層55を介さずに、第3樹脂絶縁層23に直接照射されることになる。
したがって、レーザ光を用いてコア基板を構成する第3樹脂絶縁層23にスルーホール23Hを形成する際に、レーザ光によって金属層55に開口部を形成するという工程を省略できるので、スルーホール23Hを形成する際に必要なレーザ光の照射エネルギーを低減することができ、多層配線基板10の製造コストを低減することができる。
但し、図9に示す工程は省略することもできる。しかしながら、この場合においては、レーザ光によって、第3樹脂絶縁層23にスルーホール23Hを形成すると同時に金属層55に開口部55Hを形成しなければならないので、スルーホール23Hの形成に要するレーザ光の照射エネルギーが増大する。このため、多層配線基板10の製造コストが増大する。また、金属層55の形成は省略することもできる。
金属層55に予め開口部55Hを形成することにより、あるいは金属層55の形成を省略することにより、第3樹脂絶縁層23にスルーホール23Hを形成する際に必要なレーザ光の照射エネルギーは低減できるが、第3樹脂絶縁層23は、他の樹脂絶縁層と比較して厚くさらにガラス繊維等の強化繊維を含んでいるので、第3樹脂絶縁層23にスルーホール23Hを形成する際は、レーザ光の照射エネルギーを高くしなければならない。
しかしながら、レーザ光の照射エネルギー制御は困難であり、必要以上のエネルギーのレーザ光を照射することにより、当該レーザ光が第3樹脂絶縁層23を貫通して、その下方に位置する第1積層構造体20Aの最上層に位置する第3導体層13及び第2樹脂絶縁層22にまで達してしまい、第2樹脂絶縁層22内にも開口部を形成してしまう場合がある。
このような場合に、以下に説明するようにして、スルーホール23Hをめっき層等で埋設すると、当該めっき層が第2樹脂絶縁層22の開口部内にまで形成されることになり、第2樹脂絶縁層22の下方に位置する第2導体層12と電気的に導通してしまう場合がある。したがって、第1積層構造体20A、第3樹脂絶縁層23及び以下に説明する第2積層構造体を含む多層配線基板の電気的導通を設計どおりに採ることができない場合がある。
しかしながら、本実施形態では、第3樹脂絶縁層23の下方に位置する第1積層構造体20Aの、最上層に位置する第3導体層13の厚さを第1積層構造体20Aのその他の導体層及び以下に説明する第2積層構造体の導体層よりも大きくしている。したがって、上述のように、第3樹脂絶縁層23にスルーホール23Hを形成するためのレーザ光の照射エネルギーを必要以上に増大させた場合においても、レーザ光は第3導体層13によって遮断されるようになるので、上記レーザ光が第2樹脂絶縁層22にまで達することがない。したがって、上述したような、多層配線基板の電気的導通を設計どおりに採ることができなくなるという問題を回避することができる。
なお、第3導体層13の厚さを増大させることにより、第3樹脂絶縁層23に形成すべきスルーホール23Hの深さも小さくなるので、スルーホール23Hを形成するためのレーザ光の照射エネルギーをある程度低減させることができる。すなわち、第3導体層13の厚さを増大させるという効果、及びこれに伴うレーザ光の強度低下という効果の相乗によって、上述した作用効果をより顕著に奏することができる。
また、図9に示す工程を省略した場合は、レーザ光によって、第3樹脂絶縁層23にスルーホール23Hを形成すると同時に金属層55に開口部55Hを形成しなければならないので、スルーホール23Hの形成に要するレーザ光の照射エネルギーはより増大する。したがって、このような場合においては、第3導体層13の厚さを増大させることによる上述した作用効果はより顕著になる。
上述したように、第3導体層13の厚さは、15μm以上であって、第3樹脂絶縁層23の厚さの半分以下であることが好ましい。15μm未満であると、上述した作用効果を十分に奏することができない場合があり、第3樹脂絶縁層23の厚さの半分を超えると、第3導体層13上に第3樹脂絶縁層23(具体的にはプリプレグ23X)を積層する際に、第3導体層13と第3樹脂絶縁層23との界面あるいは間隙にボイドが発生し、第3樹脂絶縁層23の絶縁性を十分に確保できない場合がある。
次いで、スルーホール23Hに対して、適宜デスミア処理及びアウトラインエッチングを施し、その後、無電解めっきを施すことによって、スルーホール23Hの内壁面上に図示しないめっき下地層を形成した後、図11に示すように、いわゆるフィルドビアめっき処理(電解めっき処理)を行い、スルーホール23Hをめっきによって埋設する。この場合、スルーホール23Hに埋設されるめっき金属がスルーホール23Hの内周面に形成されるスルーホール金属層を含んで構成されるとともに、第3樹脂絶縁層23の下面側に形成されることになる第1積層構造体20Aと、第3樹脂絶縁層23の上面側に形成されることになる第2積層構造体20Bとを電気的に接続する第3導体ビア33として機能するので、これら積層構造体を電気的に接続するための配線長が短くなり、高周波信号の伝送性能の劣化等を防止することができる。
なお、従来のコア基板を有する多層配線基板の製造方法では、コア基板の両面に形成された積層構造体を電気的に接続するために、コア基板にスルーホール導体を設ける必要がある。このため、積層構造体を電気的に接続する配線長が必然的に長くなり、高周波信号の伝送性能の劣化を招く恐れがある。
なお、上述したフィルドビアめっき処理を行うことにより、金属層55上にも上記めっき層56が形成されることになるので、金属層55上にめっき層56が積層された金属積層体を符号57で表わす。上述したように、金属層55は銅から構成することができ、めっき層56も銅から構成することができるので、めっき層56は金属層55と同じ機能を果たすこととなり、金属積層体57は単一の金属層とすることができる。金属層55の形成を省略した場合、符号57は上記めっき層を表わすことになる。
次いで、図12に示すように、金属積層体(金属層)57上にレジストパターン58を形成し、次いで、図13に示すように、レジストパターン58を介して金属積層体(金属層)57をエッチングし、その後、レジストパターン58を除去することによって、第3樹脂絶縁層23上に第4導体層14を形成する。
次いで、第4導体層14に対して粗化処理を施した後、図14に示すように、第4導体層14を覆うようにして、第3樹脂絶縁層23上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて第4樹脂絶縁層24を形成する。その後、第1樹脂絶縁層21の場合と同様にして、第4樹脂絶縁層24にビアホールを形成し、次いでパターンメッキを行うことにより、第5導体層15及び第4ビア導体34を形成する。なお、第5導体層15及び第4ビア導体34を形成する際の詳細な条件は、第2導体層12及び第1ビア導体31を形成する場合と同様である。
また、図14に示すように、第4樹脂絶縁層24と同様にして第5樹脂絶縁層25及び第6樹脂絶縁層26を順次に形成し、さらに、第5導体層15及び第4ビア導体34と同様にして、第5樹脂絶縁層25及び第6樹脂絶縁層26に、それぞれ第6導体層16及び第5ビア導体35、並びに第7導体層17及び第6ビア導体36を形成する。その後、第7導体層17が部分的に露出するようにして第2レジスト層42が形成される。
第4導体層14〜第7導体層17、第4樹脂絶縁層24〜第6樹脂絶縁層26、並びに第4ビア導体34〜第5ビア導体35は、第2積層構造体20Bを構成する。
次いで、図15に示すように、上記工程を経て得られた第1積層構造体20A、第3樹脂絶縁層23及び第2積層構造体20Bを含む積層体を外周部画定部Poより僅かに内側に設定された切断線に沿って切断し、不要な外周部を除去する。
次いで、図16に示すように、図15に示す工程を経て得た多層配線積層体の、剥離シート53を構成する第1の金属膜53a及び第2の金属膜53bの剥離界面で剥離し、上記多層配線積層体から支持基板Sを除去する。
次いで、図16で得られた多層配線積層体の、下方に残存する剥離シート53の第1の金属膜53aに対してエッチングを施し、第1導体層11を形成する。その後、第1導体層11が部分的に露出するようにして第1レジスト層41を形成することにより、図3に示すような多層配線基板10を得る。
本実施形態では、支持基板上に少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが積層された積層構造体を形成する、いわゆるコアレス多層配線基板の製造方法において、上述した積層構造体とともにコア基板をも積層するようにし、さらにコア基板上に同様の構成の追加の積層構造体を積層するようにしている。コアレス多層配線基板の製造方法において、上述のようにして積層構造体を支持基板上に形成した後は、当該支持基板を除去するため、最終的には、少なくとも1つの導体層及び少なくとも1つの樹脂絶縁層からなる積層構造体でコア基板を挟み込む構成、すなわち、コア基板を有する多層配線基板が残存するようになる。
本実施形態においては、コア基板(第3樹脂絶縁層23)を有する多層配線基板10の製造に際して、コアレス多層配線基板の製造方法を利用しているので、その製造過程において、第1積層構造体20A及び第2積層構造体20Bやコア基板は支持基板S上に形成される。したがって、コア基板の厚さを小さくした場合においても、支持基板Sの厚さを十分に大きくすることにより、製造過程のアセンブリの強度が低下することがない。
したがって、製造過程のアセンブリの搬送を水平に行うことができ、搬送の際にアセンブリが搬送機器と接触してしまい、コア基板又はアセンブリが損傷してしまうという問題を回避することができる。また、各製造工程においてアセンブリを固定し、所定の製造工程に供する際に、アセンブリが撓んでしまい、例えばめっき処理などの処理を正確に行うことが困難になるという問題をも回避することができる。このため、高い歩留まりで、薄いコア基板を有する多層配線基板10を得ることができ、当該コア基板を有する多層配線基板10の小型化が可能となる。
本実施形態の方法は、コア基板が薄く、通常の製造方法ではコア基板又は製造過程にあるアセンブリが撓んでしまって、製造歩留まりを低下させてしまうような構造のコア基板含有多層配線基板の製造に限定されるものではなく、コア基板が厚く、通常の製造方法でも高い歩留まりでコア基板含有多層配線基板を製造できるような場合においても適用することができる。
なお、本実施形態では、第4導体層14を形成する際に、いわゆるサブトラクティブ法を用いて形成したが、このようなサブトラクティブ法の代わりにセミアディティブ法を用いて形成することもできる。
また、図11に示す工程において、第3樹脂絶縁層23のスルーホール23Hに対してフィルドビアめっき処理を行って、スルーホール23H内をめっき層で埋設するようにしている。しかしながら、スルーホール23Hに対してスルーメッキ処理を施すことによって、スルーホール23Hの内壁面上に金属層55と接続するようにしてめっき層(スルーホール金属層)を形成し、その後、第4樹脂絶縁層24を形成する際に用いる樹脂フィルム、すなわち絶縁層によってめっき層が形成されたスルーホールの内部を埋設するようにすることもできる。
図17は、上記実施形態の製造方法の変形例を示す図である。
本変形例では、第1積層構造体20Aの最上層に位置する第3導体層13は、第3樹脂絶縁層23の、スルーホール23Hを形成する箇所の直下に位置する領域のみ形成することができる。この場合、スルーホール23H内に形成するめっき層と接触する部分のみ、いわゆるパッド部分のみを厚く形成すればよいので、第1積層構造体、コア基板及び第2積層構造体を含む多層配線基板の回路設計等を容易にすることができる。
なお、上記領域にのみ第3導体層13を厚く形成するには、当該領域のみに複数回めっき処理を行う。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
上記実施形態では、支持基板Sを除去した後、第1レジスト層41及び第2レジスト層42を形成して多層配線基板10を得る多層配線基板の製造方法について説明したが、さらなる多層化を図る場合には、支持基板Sを除去した後、第1積層構造体20A及び第2積層構造体20B表面に導体層及び樹脂絶縁層をさらに積層する工程を有していてもよい。
上記実施形態では、マザーボードと接続するための裏面ランドとして機能する導体層側から半導体素子等をフリップチップ接続するためのパッド(FCパッド)として機能する導体層側に向って、導体層と樹脂絶縁層の積層を順次行う多層配線基板の製造方法について説明したが、積層の順序は特に限定されず、FCパッドとして機能する導体層側から裏面ランドとして機能する導体層側に向って導体層と樹脂絶縁層とを積層してもよい。
上記実施形態では、コア基板を1層有する多層配線基板10を得る多層配線基板の製造方法について説明したが、コア基板の層数は特に限定されず、用途に応じて、コア基板を複数層積層してもよい。複数のコア基板を積層する場合には、コア基板の直下に位置することとなる導体層の厚みを、それぞれ第3導体層21の厚みと同様に設定すれば上記実施形態同様の効果が得られる。
10 多層配線基板
11 第1導体層
12 第2導体層
13 第3導体層
14 第4導体層
15 第5導体層
16 第6導体層
17 第7導体層
20A 第1積層構造体
20B 第2積層構造体
21 第1樹脂絶縁層
22 第2樹脂絶縁層
23 第3樹脂絶縁層
24 第4樹脂絶縁層
25 第5樹脂絶縁層
26 第6樹脂絶縁層
31 第1ビア導体
32 第2ビア導体
33 第3ビア導体
34 第4ビア導体
35 第5ビア導体
36 第6ビア導体
41 第1レジスト層
42 第2レジスト層

Claims (4)

  1. 支持基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とが交互に積層された第1積層構造体を形成する第1積層構造体形成工程と、
    前記第1積層構造体の最上層に位置する導体層に接するようにして、コア基板を前記第1積層構造体上に積層するコア基板形成工程と、
    前記コア基板に対してレーザ照射をすることによりスルーホールを形成するスルーホール形成工程と、
    前記スルーホールの少なくとも内周面にスルーホール金属層を形成するスルーホール金属層形成工程と、
    前記スルーホール金属層を形成した前記コア基板上に、少なくとも1層の導体層と少なくとも1層の樹脂絶縁層とを含む第2積層構造体を形成する第2積層構造体形成工程とを備え、
    前記第1積層構造体の前記最上層の導体層の厚さが、その他の導体層の厚さよりも大きいことを特徴とする、多層配線基板の製造方法。
  2. 前記コア基板は上主面に金属層が配設されており、
    前記スルーホール形成工程は、前記レーザ照射前に、前記コア基板の前記スルーホールを形成する箇所の直上に位置する前記金属層を部分的に除去する工程を含むことを特徴とする、請求項1に記載の多層配線基板の製造方法。
  3. 前記第1積層構造体の前記最上層の導体層の厚さが、15μm以上であり前記コア基板の厚さの半分以下であることを特徴とする、請求項1又は2に記載の多層配線基板の製造方法。
  4. 前記第1積層構造体の前記最上層の導体層は、前記コア基板の、前記スルーホールを形成する箇所に対応する領域にのみ位置することを特徴とする、請求項1〜3のいずれか1項に記載の多層配線基板の製造方法。
JP2011284389A 2011-12-26 2011-12-26 多層配線基板の製造方法 Pending JP2013135080A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011284389A JP2013135080A (ja) 2011-12-26 2011-12-26 多層配線基板の製造方法
US13/721,556 US9237656B2 (en) 2011-12-26 2012-12-20 Method of manufacturing multi-layer wiring board
KR1020120150449A KR101470706B1 (ko) 2011-12-26 2012-12-21 다층 배선기판의 제조방법
TW101149671A TW201347639A (zh) 2011-12-26 2012-12-25 多層配線基板之製造方法
CN2012105760736A CN103179811A (zh) 2011-12-26 2012-12-26 多层配线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011284389A JP2013135080A (ja) 2011-12-26 2011-12-26 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2013135080A true JP2013135080A (ja) 2013-07-08

Family

ID=48639347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011284389A Pending JP2013135080A (ja) 2011-12-26 2011-12-26 多層配線基板の製造方法

Country Status (5)

Country Link
US (1) US9237656B2 (ja)
JP (1) JP2013135080A (ja)
KR (1) KR101470706B1 (ja)
CN (1) CN103179811A (ja)
TW (1) TW201347639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162607A (ja) * 2014-02-27 2015-09-07 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP2015195106A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 有機el表示装置及びその製造方法
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133695A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756655B2 (ja) 1998-02-09 2006-03-15 日本特殊陶業株式会社 ビルドアップ多層基板の製造方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5078687B2 (ja) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 多層配線基板の製造方法
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
TWI412302B (zh) 2008-05-28 2013-10-11 Ngk Spark Plug Co 中間多層配線板製品及製造多層配線板之方法
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133695A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162607A (ja) * 2014-02-27 2015-09-07 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
US20130160290A1 (en) 2013-06-27
KR20130074752A (ko) 2013-07-04
US9237656B2 (en) 2016-01-12
KR101470706B1 (ko) 2014-12-08
CN103179811A (zh) 2013-06-26
TW201347639A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8238114B2 (en) Printed wiring board and method for manufacturing same
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
JP2013149941A (ja) 多層配線基板及びその製造方法
TWI492688B (zh) 多層配線基板的製造方法
JP2013187255A (ja) 配線基板の製造方法
JP2012169591A (ja) 多層配線基板
JP2011199077A (ja) 多層配線基板の製造方法
KR101470706B1 (ko) 다층 배선기판의 제조방법
JP2013123035A (ja) 多層配線基板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2015109392A (ja) 配線基板の製造方法
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
JP5530955B2 (ja) 多層配線基板
JP5302927B2 (ja) 多層配線基板の製造方法
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2005244124A (ja) 配線基板の製造方法
JP2022179156A (ja) 配線基板及び配線基板の製造方法
KR101109216B1 (ko) 인쇄회로기판의 제조방법
JP4549691B2 (ja) 配線基板の製造方法
JP2021012958A (ja) プリント配線板
KR20140102144A (ko) 다층배선기판 제조용의 지지기판, 다층배선기판의 제조방법
JP2005079107A (ja) 配線基板の製造方法、及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150929