JP2005244124A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005244124A
JP2005244124A JP2004055323A JP2004055323A JP2005244124A JP 2005244124 A JP2005244124 A JP 2005244124A JP 2004055323 A JP2004055323 A JP 2004055323A JP 2004055323 A JP2004055323 A JP 2004055323A JP 2005244124 A JP2005244124 A JP 2005244124A
Authority
JP
Japan
Prior art keywords
metal foil
metal
dielectric sheet
wiring
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004055323A
Other languages
English (en)
Other versions
JP4549694B2 (ja
Inventor
Tatsuya Ito
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004055323A priority Critical patent/JP4549694B2/ja
Publication of JP2005244124A publication Critical patent/JP2005244124A/ja
Application granted granted Critical
Publication of JP4549694B2 publication Critical patent/JP4549694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法と、それにより得られる信頼性の高い配線基板を提供する。
【解決手段】製造時における補強のための支持基板20上に形成された下地誘電体シート21の主表面上に、該主表面に包含されるように、分離可能な2つの金属箔5a,5bが密着してなる金属箔密着体5を形成し、金属箔密着体5の周囲領域にて前記下地誘電体シート21と密着させて金属箔密着体5を封止するように保護金属付誘電体シート11Fを形成し、保護金属付誘電体シート11F上に、導体層を介しつつ誘電体シートを積層することで、金属箔密着体5と保護金属箔付誘電体シート11Fとを含む積層シート体を形成し、配線積層部の周囲部を除去し、配線積層部を支持基板20から、片方の金属箔が付着した状態で、金属箔密着体5における2つの金属箔の界面にて剥離する。
【選択図】図4

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
従来技術
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(例えば、スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な配線基板の製造方法を提供することを課題とする。
課題を解決するための手段及び作用および発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、誘電体層と導体層とが積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるように、分離可能な2つの金属箔が密着してなる金属箔密着体を形成し、
前記金属箔密着体を包むように配し、前記金属箔密着体の周囲領域にて前記下地誘電体シートと密着させて前記金属箔密着体を封止するように保護金属付誘電体シートを形成し、かつこのとき該保護金属付誘電体シートは、前記下地誘電体シートとの密着面とは逆側の主表面のうち、少なくとも前記金属箔密着体の外縁近傍領域上にあたる保護領域に、保護金属部が形成されてなるものであり、
前記保護金属付誘電体シート上に、導体層を介しつつ誘電体シートを積層することで、前記金属箔密着体と前記保護金属箔付誘電体シートとを含む積層シート体を形成し、
前記積層シート体のうち、前記金属箔密着体上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、片方の金属箔が付着した状態で、前記金属箔密着体における2つの金属箔の界面にて剥離することを特徴とする。
上記本発明によると、本発明の配線基板の製造方法は、図4〜7を参照して簡略に説明すると、図4、図5に示す工程1〜6にて、支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部10´(図5の工程6参照)を含有する積層シート体10を形成し、積層シート体10のうち配線積層部10´の周囲部(図5の工程7の破線線外側部分)を除去することにより、配線積層部10´の端面103を露出させて、図6の工程9にて配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
図4、図5に示す工程1〜6にて形成される上述した積層体シート10には、下地誘電体シート21の主表面に包含されるように、分離可能な2つの金属箔5a、5bが密着してなる金属箔密着体5が配され、該金属箔密着体5を包むように、第一誘電体シート11が配されている。なお、積層シート体10は、この他に、第一誘電体シート11上に形成された第一導体層31と、該第一導体層31と金属箔密着体5とを接続する第一誘電体シート11に貫通形成された第一ビア導体41と、も有するが、これらに関しては後述する。そして、該金属箔密着体5を包むよう形成された第一誘電体シート11は、金属箔密着体5(上側金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属箔密着体5は第一誘電体シート11に封止された状態とされている。このように金属箔密着体5が第一誘電体シート11に封止されていることにより、金属箔密着体5(下側金属箔5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図5の工程7において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図6の工程9において、金属箔密着体5の界面で配線積層部10´の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図4,5の工程1〜6)と、剥離容易性が要求される配線積層部の剥離(図6の工程9)とを、どちらも良好に行うことが可能となる。
また、本発明おいては、図4の工程4にて示されるように、第一誘電体シート11は、金属層11Mと第一誘電体シート11とが密着してなる金属箔付絶縁層フィルム(保護金属付誘電体シート)11Fをラミネートすることで形成されるとともに、ラミネート後には金属層11Mの中央部が除去され、開口面11cを形成する。この開口面11c上に、配線基板となるべき配線積層部10´(図5の工程6参照)が形成される。図10(a)は、図4の工程4にて形成される配線基板の断面構造をさらに詳しく示したものである。実際に金属箔付絶縁層フィルム11Fがラミネートされると、金属箔密着体5を覆う領域が盛り上がり、その周辺部領域が凹む形状となる。このとき、第一誘電体層となるべき誘電体シート11は、金属箔密着体5の端部周辺(領域A)で薄くなり、図10(b)に示すように、金属箔密着体5の端部周辺で破損してしまうことがある。この場合、金属箔密着体5をなす金属箔5a、5bの間や、第一誘電体シート11もしくは下地誘電体シート21と金属箔密着体5との間が剥離してしまい、その後の薬液を用いる処理(例えば、粗化処理やメッキ処理)において薬液が剥離界面に染み込む等、積層シート体10の形成に重大な支障を及ぼし、不良品となる可能性がある。そのため本発明では、第一誘電体シート11を、金属箔付フィルム11Fをラミネートすることで形成することにより、上記領域Aの誘電体シート部分を金属箔11Mで覆った構造とすることにより、図10(b)に示すクラックの発生を防ぐことを可能としている。
なお、図6の工程8に示すように、積層シート体10のうち、金属箔密着体5上の領域は、配線積層部10´とされている。配線積層部10´は、工程9に示すように、剥離により上側金属箔5bが付着した状態で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
次に、図5の工程7では、積層シート体10のうち、配線積層部10´の周囲部(図中の破線部)を除去し、該配線積層部10´の端面103(図8の工程8に示す)を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図6の工程9に示すように、金属箔密着体5の界面(すなわち、下側金属箔5aと上側金属箔5bとの界面)にて容易に剥離することができ、配線積層部10´を支持基板20から引き離すことができる。なお、積層シート体10において配線積層部10´の周囲部(図中の切り取り線部分の外側)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部10´の端面103の露出が容易に行うことができる。
なお、図5の工程7においては、配線積層部10´の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図8(a)及び(b)に示すように、配線積層部10´を、金属箔密着体5の外縁端付近を除いた中央部上に形成し、その外縁端付近を含めてブレード等で除去するように構成することもできる。
次に、積層シート体10において、第一誘電体シート11には、第一導体層31と金属箔密着体5とを接続する第一ビア導体41が形成されている。そのため、図6の工程9に示す金属箔5bが付着した配線積層体10´は、例えば図7の工程11に示すように、金属端子8を形成するために金属箔5bを除去すると、その面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部10´に対して、第一誘電体シート11´を穿孔したり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
また、図6の工程9に示す金属箔5bが付着した配線積層部10´は、該金属箔5bが第一ビア導体41を介して第一導体層31と接続されているので、例えば該金属箔5bを一部とした金属端子8を形成することもできる。
なお、図4〜図7に示す製造工程によって形成される配線基板は、金属箔密着体1つに対して配線基板1つが形成されているが、図9に示すように、例えば、1つの金属箔密着体5上に、配線基板となるべき配線積層部10´が複数配置されてなる(図9では金属箔5上に4×4の配列にて配置)ように形成されてもよい。この手法によれば、上記の工程1〜11と同様の手順で行うことができるため、配線基板の量産に好適である。
また、本発明の配線基板の製造方法は、前記保護金属付誘電体シートは、前記保護金属部を含む金属層が片面全面に密着してなる金属付誘電体シートであり、該金属付誘電体シート形成直後に、少なくとも前記保護金属部が残されるように前記金属層を除去することを特徴とするものであってもよい。
図4の工程3,4においては、第一誘電体シートとなるべき誘電体シートの一方の主表面全面に金属層11Mが形成された上記金属箔付絶縁層フィルム(金属付誘電体シートまたは保護金属付誘電体フィルム)11Fを、下地誘電体シート21と該誘電体シートとが密着面を有するように形成した後、その中央部を除去している。これにより、該フィルムのラミネート後の製造過程における熱処理等によるクラックの発生を防ぐことができるとともに、ラミネート時もしくはラミネート直後のクラックの発生をも防ぐ効果を得ることができる。ところが、本発明における金属箔付絶縁層フィルム11Fは、第一誘電体シート11となるべき誘電体シートの主表面の片面全面に金属層11Mが密着して形成されている必要は無く、少なくとも、図10(b)におけるクラックの発生しやすい保護領域(図10(a)の領域A)を覆うように金属層(保護金属部)11RMが形成された絶縁フィルム(保護金属付誘電体フィルム)であれば良い。また、ラミネート時に発生する誘電体シートのクラック、破れの発生等を考慮すれば、ラミネートの段階で既に、誘電体シートの上記領域には金属部11RMが形成されている必要がある。
また、本発明の配線基板の製造方法は、前記金属付誘電体シートの前記金属層は、前記保護金属部と、前記金属箔密着体上の領域の前記導体層となるべき導体パターン領域をなす金属部とを残して除去されることを特徴とするものであっても良い。
金属箔付絶縁層フィルム(金属付誘電体シート)11Fをなす金属層11Mの中央の金属部は、導体層をなす導体パターンとして利用することもできる。この場合、金属層11Mの除去は、その導体パターン領域が残るように行われる。これにより、必ずしも金属層11Mの中央部をすべて除いて開口部11cを形成する必要は無く、該中央部の金属層をそのまま導体層の形成に利用することも可能である。
また、本発明の製造方法によって形成された配線基板は、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、誘電体層と導体層とが積層され、前記両主表面をなす誘電体層の一方の誘電体層には、その露出しない裏面上に、該誘電体層の外周部を覆う導体領域が形成されている場合がある。通常金属箔密着体5を大きく取り、保護金属部11RMが配線積層部10´に含まれないように形成するが、これによれば、図11のように第一誘電体層の内層側の主表面において、該第一誘電体層の外周を覆ってなる保護金属部RMが形成される。これにより、保護金属部RMは、配線基板の外周部を覆ってなる補強部として機能し、薄く形成されてなる本発明の配線基板の強度を補うことができる。ただし、この場合図9(a)のように、1つの金属箔密着体5上にて配線積層部10´を複数形成して多数の配線基板を同時に形成するような場合には、金属膜11Mは、すべての配線積層部10´の外周部に保護金属部RMが形成されるよう、個々の配線積層部の外周部が覆って残るようなパターン(図9(b))を残すように除去されなければならない。また、この場合、金属箔密着体5の外周部に近い配線積層部10´ほど、保護金属部が平坦に形成されない可能性が高く、図10(a)の領域Aのように金属箔密着体5の外側に近づくにつれて、誘電体シート11は傾斜してラミネートされ、ひいてはその直上の保護金属部11RMも傾斜する。従って、金属箔密着体は形成される配線積層部10´が配置された総面積よりもある程度大きく形成し、外周に一定面積以上の余裕を見ておく必要がある。これにより、保護金属部を補強部として有する図11のような配線基板1bを、上記配線基板の製造方法とほぼ同様の手法にて形成することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
図1は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。なお、本発明は図1に示す配線基板1に限られるものではない。例えば図3の配線基板1aのように、ハンダバンプFBの直下にハンダバンプ形成用の金属パッドが形成される構造であってもよい。
また、金属層M1、M2には配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、誘電体層B2、B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
なお、配線基板1では、その製造時に第一主表面MP1をなす第一誘電体層B1のさらに外側に、保護金属部が形成される。これは配線基板製造時の積層過程において、第一誘電体層B1に発生し得るクラックを効果的に防止するために形成されるものである。この件に関しては後述する。
以上のような配線基板1は、図2に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置100となる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図4〜図7は製造工程を表す図である。工程1〜5(図4、図5参照)に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図4の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
次に、工程2に示すように、下地誘電体シート21の主表面上に、該主表面に包含されるよう配され、分離可能な2つの金属箔5a、5bが密着してなる金属箔密着体5を配す。なお、金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(下側金属箔5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。また、金属箔密着体5は、例えば2つの銅箔を金属メッキ(例えばCr)を介して密着させたものを用いることができる。
次に、工程3に示すように、片面全面に金属層11Mが形成された金属箔付絶縁層フィルム(本発明の保護金属付誘電体シート)11Fが、金属層11Mを露出し、かつ金属箔密着体5を包むように配される。これにより、金属箔付絶縁層フィルム11Fの金属層11Mを除く絶縁層フィルム部分が第一誘電体シート11として形成されるとともに、該第一誘電体シート11は、金属箔密着体5の周囲領域にて下地誘電体シート21と密着して、金属箔密着体5を封止する。なお、金属箔付絶縁層フィルム11Fの形成は、例えば周知の真空ラミネーション法を用いることができる。なお、金属箔付絶縁層フィルム11Fは、金属層11Mではなく少なくとも保護金属部11RMが片面側に密着形成されてなるものであればよい。
次に、工程4に示すように、金属箔密着体5の外縁部を除く中央領域上に形成されている金属層11Mを除去し、この領域直下の絶縁層フィルム(第一誘電体シート11)を露出させる。この除去処理は、例えば金属層11Mの露出面のうちエッチングされるべき領域以外の領域をドライフィルムレジスト等でマスクした上でエッチングすることで行うことができる。図4の工程4にて示される金属箔付絶縁層フィルム11Fは、その露出表面が平坦に示されているが、実際は図10(a)に示すように金属箔密着体5の端部領域が傾斜した形状をとる。このとき、図中の金属箔密着体のエッジ部分と接する絶縁層フィルム(図10(a)の領域A)には、他と比べて大きな応力が加わり、図10(b)のようなクラックを生じやすい。ところが、本発明によれば、クラックが発生しやすい絶縁層フィルム領域Aの直上には保護金属層11RMが残される。従って、当該領域におけるクラックの発生を抑制することができる。
また、後述する工程5で第一ビア導体41を形成しない場合は、金属層11Mを選択的に除去することで、残余部分を第一導体層31とすることも可能である。この場合、サブトラクティブ法にて直接配線パターンを形成することが可能である。なお、この場合の第一ビア導体41の形成は、後述する工程9によって金属箔密着体5の上部(上側金属箔5b)が除去された後、工程10において行うこととなる。
なお、片面全面に金属層11Mが形成されてなる金属箔付絶縁層フィルムには、例えばキャスト法により形成された片面銅箔付きのポリイミドを使用することができる。
次に、図5の工程5に示すように、絶縁層フィルムにてなる第一誘電体シート11に第一ビア導体41を形成し、また第一誘電体シート11上に第一導体層31をパターン形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のレーザによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
次に、工程6では、第一誘電体シート11(及び第一導体層31)上に第二誘電体シート12を形成し、該第二誘電体シート12内にビア導体42を形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程5に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された金属箔密着体5と、該金属箔密着体5を包むよう形成され、かつ該金属箔密着体5の周囲領域にて下地誘電体シート21と密着して該金属箔密着体5を封止する第一誘電体シート11と、を有する積層シート体10が形成される。このとき、積層シート体10は、金属箔密着体5上の領域が、配線基板1(図1参照)となるべき配線積層部10´となるよう形成されている。
なお、誘電体シート12〜14は、たとえばエポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43は銅を主成分として構成することができる。
次に、工程7では、金属箔密着体5上に形成された配線基板となるべき配線積層部10´の周囲領域を除去し、図6の工程8のように、該配線積層部10´の側面(端面)103を露出させる。その際、配線積層部10´と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部10´の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部の下にあたる領域も除去するようにすると、側面103の露出が容易である。なお、このときの切断処理による誘電体シート11〜14の残部が、配線基板を構成する誘電体層11´〜14´となる。
次に、工程9に示すように、配線積層部10´を支持基板20から、片方の金属箔(上側金属箔5b)が付着した状態で、金属箔密着体5における2つの金属箔5a、5bの界面にて剥離する。
そして図7に示すように、工程10にて、配線積層部10´を支持基板20から剥離した後に、該配線積層部10´の第一誘電体層11側の主表面に付着した金属箔5bを除去し、工程11にて、第一ビア導体4と接続された金属端子5(図1の配線基板1ではハンダバンプFB)を形成する。これにより、図1に示す配線基板1が得られる。
工程10において、金属箔5bの除去は、例えばエッチングにより行うことができる。金属箔5bが除去された第一誘電体層11´の露出表面には、内部に第一ビア導体41が露出したビア孔11aが現れる。第一ビア導体41は、金属箔5bのエッチングにより多少エッチングされるので、その端面がビア孔内(例えば、開口11aの近傍)に位置することになる。つまり、完成した配線基板は、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層11´〜14´と導体層31〜33とが交互に積層され、第一主表面をなす第一誘電体層11´に貫通形成されたビア孔11a内に、該第一誘電体層11´直下の第一導体層31´と接続されたビア導体41が形成されてなるとともに、該ビア導体41は、第一主表面側の端面がビア孔11a内に位置してなり、当該端面には、金属端子8が接続された構成となる。このように、ビア導体41の端面がビア孔11a内に位置すれば、例えばハンダからなる金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。
なお、以上の製造工程では、図9に示すように、積層シート体10に含まれる配線積層部10´は、一つの配線基板に対応する個体10´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。上記配線基板の製造方法においては、形成される配線基板は1つであったが、これによれば、支持基板20上の下地誘電体シート21の主表面に、該主表面に包含されるように1つの金属箔密着体5を配し、この1つの金属箔密着体5を複数の配線積層部10´が共有する形で、図9のように複数の配線積層部10´が配置することができる。従って、配置された複数の配線積層部10´の全てが、一体となったままの状態で同時に積層形成されるとともに、この状態のまま進行可能な工程が続く限り、個々の配線積層部10´を分離することなく製造することができる。この場合、上述の配線基板の製造方法における工程7(図5)の金属箔密着体5の周辺部にあたる領域の切断処理は、複数の配線積層部10´が一体となってなる構造体の周辺部を切断する処理となる。これにより、個々に配線基板を積層した場合よりも除去される配線積層部の周辺領域面積が少ないため、コストを抑えることが可能となり、量産に適する。以降の工程においても引き続き上記構造体のまま配線基板の製造を続けることが可能であり、これによれば、上述の工程11(図7)終了時点において、複数の配線基板が連続的に連なった形で配線基板が形成される。個々の配線基板の分離は、必ずしも工程11終了直後に行う必要は無く、例えば図2に示す半導体装置を形成するための各製造工程のいずれかにおいてなされても良い。
また、本発明の製造方法は、上記製造方法に限られるものではなく様々な改良を施した配線基板、およびその製造方法に対しても適用され得るものである。例えば上記実施形態においては金属箔密着体側に電子部品搭載面が形成されるように配線積層部を積層しているが、これとは逆に他の配線基板やマザーボード等との接続側を金属箔密着体側として配線積層部を積層する配線基板の製造方法、及び該製造方法によって製造された配線基板であっても良い。この場合、上述の配線基板の製造方法と同様の製造方法によって製造することができる。ただし、電子部品側、他の配線基板やマザーボード側の構成要素で、それらの規格対応して設計(形状、寸法、配置位置等)されものであり、製造過程が同様であっても、これらの設計条件は製造時に当然反映されている必要がある。例えば、電子部品との接続端子をなすハンダバンプFBは、電子部品の規格および配線基板上における配置位置に応じて形成される必要があり、他の配線基板やマザーボード等との接続端子パッドも、接続対象の規格に応じて形成される必要がある。
本発明の一実施形態である配線基板の概略を示す断面図 図1の配線基板1を用いた半導体装置 図1とは異なる実施形態の配線基板の概略を示す断面図 本発明の配線基板の製造方法を示す概略図 図4に続く図 図5に続く図 図6に続く図 積層シート体10における配線積層部10´を示す概略図 多数個取りワーク基板とされた配線積層部10´を上部より見た図 金属箔付絶縁層フィルムの形状を示す図 保護金属部が残留してなる本発明の一実施形態である配線基板の概略を示す断面図
符号の説明
1 配線基板
5 金属箔密着体
10 積層シート体
10´ 配線積層部
11 第一誘電体シート
11F 金属付誘電体シート(保護金属付誘電体シート)
11M 金属層
11RM 保護金属部
20 支持基板
21 下地誘電体シート
100 半導体装置

Claims (1)

  1. コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、誘電体層と導体層とが積層された配線基板を製造するために、
    製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるように、分離可能な2つの金属箔が密着してなる金属箔密着体を形成し、
    前記金属箔密着体を包むように配し、前記金属箔密着体の周囲領域にて前記下地誘電体シートと密着させて前記金属箔密着体を封止するように保護金属付誘電体シートを形成し、かつこのとき該保護金属付誘電体シートは、前記下地誘電体シートとの密着面とは逆側の主表面のうち、少なくとも前記金属箔密着体の外縁近傍領域上にあたる保護領域に、保護金属部が形成されてなるものであり、
    前記保護金属付誘電体シート上に、導体層を介しつつ誘電体シートを積層することで、前記金属箔密着体と前記保護金属箔付誘電体シートとを含む積層シート体を形成し、
    前記積層シート体のうち、前記金属箔密着体上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、片方の金属箔が付着した状態で、前記金属箔密着体における2つの金属箔の界面にて剥離することを特徴とする配線基板の製造方法。
JP2004055323A 2004-02-27 2004-02-27 配線基板の製造方法及び多数個取り基板 Expired - Fee Related JP4549694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055323A JP4549694B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法及び多数個取り基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055323A JP4549694B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法及び多数個取り基板

Publications (2)

Publication Number Publication Date
JP2005244124A true JP2005244124A (ja) 2005-09-08
JP4549694B2 JP4549694B2 (ja) 2010-09-22

Family

ID=35025503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055323A Expired - Fee Related JP4549694B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法及び多数個取り基板

Country Status (1)

Country Link
JP (1) JP4549694B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
CN101528009B (zh) * 2008-03-06 2012-05-23 欣兴电子股份有限公司 线路结构的制造方法
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2014022665A (ja) * 2012-07-20 2014-02-03 Shinko Electric Ind Co Ltd 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186454A (ja) * 1995-12-27 1997-07-15 Nec Corp 多層印刷配線板の製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186454A (ja) * 1995-12-27 1997-07-15 Nec Corp 多層印刷配線板の製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
CN101528009B (zh) * 2008-03-06 2012-05-23 欣兴电子股份有限公司 线路结构的制造方法
JP2014022665A (ja) * 2012-07-20 2014-02-03 Shinko Electric Ind Co Ltd 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
US9763332B2 (en) 2012-07-20 2017-09-12 Shinko Electric Industries Co., Ltd. Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
KR101937717B1 (ko) 2012-07-20 2019-01-11 신꼬오덴기 고교 가부시키가이샤 지지체, 지지체 제조 방법, 배선 기판 제조 방법, 전자 부품 제조 방법, 및 배선 구조체
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP4549694B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP2012169591A (ja) 多層配線基板
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2011138868A (ja) 多層配線基板
JP4170266B2 (ja) 配線基板の製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2013135080A (ja) 多層配線基板の製造方法
JP4203536B2 (ja) 配線基板の製造方法、及び配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP4549692B2 (ja) 配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP5530955B2 (ja) 多層配線基板
JP5302927B2 (ja) 多層配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP2001185854A (ja) 多層プリント配線板およびその製造方法
JP4549691B2 (ja) 配線基板の製造方法
JP2005079108A (ja) 配線基板の製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP2005063989A (ja) 配線基板の製造方法
JP2005063988A (ja) 配線基板の製造方法
JP2005079107A (ja) 配線基板の製造方法、及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees