JP4621049B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4621049B2 JP4621049B2 JP2005089977A JP2005089977A JP4621049B2 JP 4621049 B2 JP4621049 B2 JP 4621049B2 JP 2005089977 A JP2005089977 A JP 2005089977A JP 2005089977 A JP2005089977 A JP 2005089977A JP 4621049 B2 JP4621049 B2 JP 4621049B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesion layer
- layer
- wiring
- adhesion
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000010410 layer Substances 0.000 claims description 380
- 239000000758 substrate Substances 0.000 claims description 103
- 238000005520 cutting process Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 68
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000010949 copper Substances 0.000 description 54
- 238000007747 plating Methods 0.000 description 28
- 239000011651 chromium Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 21
- 239000000243 solution Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000000428 dust Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000004075 alteration Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- -1 potassium ferricyanide Chemical compound 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0522—Using an adhesive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
特許文献1に開示されている技術は、支持基体(図4の支持基板11)上に配線構造体(樹脂薄膜多層回路フィルム)形成予定部分の開口を持つ密着層を形成し、その上に配線構造体を形成する。そして、支持基体上で、配線構造体のうち密着層の外周部分をその内側部分と分離した後、配線構造体を支持基体から剥離して配線基板(フレキシブル薄膜多層回路21)を形成する。
しかしながら上記の方法では、最終工程において、超音波を加えて、或いは配線構造体の表面に粘着テープを貼り付けて、配線構造体を支持基体から引き剥がすことが必要であり、配線構造体にダメージを与える虞れがある。
本発明の配線基板の製造方法の別態様は、支持基体の一方の主面上における所定部位に、当該支持基体との密着性を有する第1の密着層を形成する工程と、前記第1の密着層を覆い、前記支持基体上に前記第1の密着層に比して当該支持基体との密着性が低い第2の密着層を形成する工程と、前記第2の密着層上に、配線構造体を形成する工程と、前記所定部位において、前記第1の密着層と前記第2の密着層とを分離する工程と、残存した前記第2の密着層及び前記配線構造体を前記支持基体から分離する工程とを含み、前記所定部位において、前記第1の密着層と前記第2の密着層とを分離させる工程は、前記所定部位における前記配線構造体及び前記第2の密着層の一部を除去する工程と、前記所定部位に残存する前記第2の密着層を除去する工程とを含む。
本発明者は、支持基体上に配線構造体を形成する際には、配線構造体の支持基体に対する密着性を確保しておき、配線構造体を支持基体から分離する際には、配線構造体にダメージ及び変質を与えることなく容易に分離すべく鋭意検討した結果、配線構造体を支持基体と接着するための密着材を、支持基体に対して密着性の高い第1の密着層と、支持基体に対し第1の密着層に比して密着性の低い第2の密着層との2層構造とすることに想到した。即ち、配線構造体の形成時には、支持基体上に局所的に設けた第1の密着層により配線構造体の支持基体に対する密着性を確保し、分離時には配線構造体の第1の密着層との接着を断ち、第2の密着層の支持基体に対する低密着性を利用して配線構造体を第2の密着層と一体として支持基体から容易に分離する。
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
図1及び図2は、第1の実施形態による配線基板の製造方法を工程順に示す概略断面図である。
先ず、支持基体1の一方の主面の所定部位に第1の密着層2を選択的に形成する。
図1(a)に示すように、支持基体1の表面1a上の所定部位に、第1の密着層2を選択的に形成する。
(1)第1の密着層2に比べ、支持基体1に対する密着性が低い。
(2)ウェットエッチングが容易性であり、且つ当該第2の密着層3上に位置する配線構造体の形成時に於ける耐熱性、応力ダメージ耐性及び切削容易性等に優れている。
なお、第2の密着層3を形成した後に、第2の密着層3の表面を平坦化することが好適であるが、この平坦化工程については第2の実施形態にて詳述する。
先ず、図1(c)に示すように、第2の密着層3上に1層目の配線31を形成する。
第2の密着層3表面にレジスト材(図示せず)を塗布し、当該レジスト材をパターン加工してレジスト層32を選択的に形成する。
当該ビア孔34は、配線31に対応して選択的に配設される。かかるビア孔34は、例えばUV−YAGレーザ(ESI社製のドリリングシステム 発振周波数:20kHz)を用いて、レーザ光を絶縁層33に選択的に照射することにより形成される。この結果、配線31の表面の一部が露出される。
ビア孔34内に露出した配線31表面及び絶縁層33表面に、スパッタ法により膜厚80nmのCr層を形成し、更にかかるCr層上に厚さ500nmのCu膜を形成する。かかるCu層,Cr層がメッキシード層35を構成する。
前記メッキシード層35上にレジスト層(図示せず)を塗布形成し、当該レジスト層をパターン加工して、レジスト層36を選択的に形成する。当該レジスト層36は、前記メッキシード層35の配線形成部位を露出させる開口36aを規定する。
レジスト36を、剥離液を用いて除去した後、当該レジスト層36下に位置していたメッキシード層35をウェットエッチングにより除去する。エッチング液としては、Cuについては酸性過硫酸アンモニウム水溶液が使用可能であり、Crについてはアルカリ性フェリシアン化カリウム水溶液が使用可能である。
このとき、絶縁層39の形成に先立って、絶縁層33に対し酸素プラズマ処理を施し、その絶縁性を阻害する物質を除去して絶縁層33の絶縁性を回復させる。
前記接続ビア37の形成工程、及び/或いは配線38の形成工程の際に、処理液等の影響により、絶縁層33の表面に絶縁性を阻害する物質が形成される場合があり、酸素プラズマ処理によりかかる物質を除去する。しかる後、接続ビア37及び配線38を覆って、ポリイミドからなる絶縁層39を膜厚10μm程に形成する。
ビア孔41は、前記ビア孔34と同様に、例えばUV−YAGレーザを絶縁層39に選択的に照射することにより形成される。この結果、前記配線38の表面の一部が露出される。
前記ビア孔41内に露出した配線38の表面及び絶縁層33の表面に、スパッタ法により膜厚80nmのCr層を形成し、更にかかるCr層上に厚さ500nmのCu膜を形成する。かかるCu層,Cr層がメッキシード層42を構成する。
前記メッキシード層42上にレジスト層(図示せず)を塗布形成し、当該レジスト層をパターン加工して、レジスト層43を選択的に形成する。当該レジスト層43は、前記メッキシード層42の配線形成部位を露出させる開口43aを規定する。
レジスト43を剥離液を用いて除去した後、残存するメッキシード層42をウェットエッチングにより除去する。エッチング液としては、Cuについては例えば酸性過硫酸アンモニウム水溶液、Crについてはアルカリ性フェリシアン化カリウム水溶液などを用いる。
ここで、図2(d)〜(h)では、絶縁層33,39が同一材料からなる積層膜であるので、絶縁層33,39を一体とみなして絶縁層4と記す。
なお、配線構造体6を形成する際に、各層ごとに絶縁層4及び配線5の表面を平坦化して積層することが好適であるが、この平坦化工程については後述の第2の実施形態で詳述する。
ダイシングブレード(ダイシングに使用されるダイヤモンド砥粒等を樹脂あるいはアルミなどの金属で固めて製造した刃)を用い、配線構造体6の隣接するチップ領域6a間に、第2の密着層3に達するダイシングライン(格子状の切り込み)7を形成する。
配線構造体6にダイシングライン7を形成した一例を図4に示す。図4に於けるI−Iに沿った断面が図2(e)に相当する。図示の便宜上、支持基板1上に比較的少数のチップ領域6aが画定された形態を例示するが、実際の製造プロセスでは多数のチップ領域6aが画定される。
前記所定部位、即ち図2(e)に示した形成物の周縁部(図示の例では両端部)に於いて、配線構造体6及び第2の密着層3に対してバイトを用いた切削・除去加工を施し、第1の密着層2の表面を露出させる。
ここで、本実施形態のように支持基体1がシリコンウェーハであって、その外縁が略円形状のものであれば、前記所定部位の除去には切削加工が適しているが、支持基体が矩形状を有するの場合には、ダイシングライン7の形成と同様の方法で、ブレードを用いてダイシングする。なお、図2(e)に示すダイシング処理工程と、図2(f)に示す切削処理工程は、その処理順序を逆にして行っても良い。
図2(f)に示される形成物をエッチング液に漬浸し、ウェットエッチングにより第1の密着層2を溶解除去する。ここで用いるエッチング液は、第1の密着層2の材料であるCr用のエッチング液、例えばアルカリ性フェリシアン溶液等である。
第2の密着層3は配線構造体6との密着性は高いのに対して支持基体1との密着性は低いことから、配線構造体6は、支持基板1から引き剥がされることによるダメージ、或いはエッチング液と接触(浸漬)することにより生じる変質等の悪影響を受けることなく第2の密着層3と一体となって支持基体1から分離される。
このとき、配線構造体6は可撓(フレキシブル)性を有するため、分離する際に加わる応力によって破損してしまう等の不具合を生じない。
ウェットエッチングにより、配線構造体6から第2の密着層3を溶解除去する。エッチング液としては、第2の密着層3の材料であるNi用のエッチング液(例えば奥野製薬工業株式会社製トップリップ等)を用いる。このとき、配線構造体6の各チップ領域6a間にダイシングライン7が形成されているため、第2の密着層3が溶解した後には、配線構造体6は個々のチップ状の配線基板8に分離される。
支持基板1から配線構造体6を分離する前にLSIチップ等を実装する方法は、製造効率的にメリットがある。
即ち、図5(b)に示すように、第2の密着層3及び第1の密着層2の表面部分に対して、配線構造体6の切削加工に連続して切削加工を施す。しかる後、第1の密着層2に対して第1の密着層のみ除去可能なウェットエッチングを行うことにより、図5(c)に示すように、残存する第1の密着層2を溶解除去する。
この方法では、先ず図6(b)に示すように、配線構造体6の切削加工に連続して切削加工を続行するが、このような加工を続行しつつ、尚且つ第2の密着層3の一部が残るように切削加工する。この時、切削除去される幅は、第1の密着層2の幅よりも大とされる。
この結果、支持基体1上には、第2の密着層3及び配線構造体6の一体構造物から独立・離間して第1の密着層2が残存するが、配線構造体6の分離に対する障害とはならない。この第2の除去方法にあっては、第1の密着層2よりも広い範囲を切削加工することになるため、第1の除去方法と比べて、切削加工の精度を低く設定できる。
次に、第2の実施形態について説明する。本実施形態では、第1の実施形態とほぼ同様の方法で配線基板を製造する方法を開示するが、低密着性の第2の密着層を平坦化する点、及び配線構造体を多層配線構造に形成することを具体的に付加する点の2点が、第1の実施形態と相違する。
図7及び図8は、本実施形態による配線基板の製造方法を工程順に示す概略断面図である。ここで、図7(e)及び図8(c),(f)を除く各図においては、説明を理解し易くするために、支持基体11における左右両端部に於ける厚さの差を強調して示している。
支持基体11の一方の主面11aの所定部位に、第1の密着層12をパターン形成する。支持基体11は、例えばTTVが3μm程度である8インチ径のシリコンウェーハであり、第1の密着層12は、例えばCr或いはTi等、支持基体11に対して密着性の高い材料である。本実施形態では、第1の密着層12の材料としてCrを用いる。
第2の密着層13は、前記第1の密着層12を覆って、支持基体11の一方の主面11a上に形成される。当該第2の密着層13の材料としては、前記第1の実施形態と同様の理由から、本実施形態ではCuを用いる。
本平坦化工程では、支持基体1を切削加工装置の回転テーブルに固定し、ダイヤモンド等からなる硬質のバイトを用いて、前記第2の密着層13の表面を切削加工し、平坦化する。
一例として、支持基体11のTTVが3μmのTTVを有していた場合を想定する。このとき、当該支持基体11上に第2の密着層を5μm程度略一様に形成したとすると、第2の密着層が形成された支持基体11は、支持基体11と同様に3μmのTTVを有することになる。この状態で、第2の密着層13の表層部を、最も凹の部位が1μm削れるような設定で切削した場合、第2の密着層13は、厚さが最大の箇所が(5μm−1μm=)4μmの厚みとなり、厚さが最小の箇所が(5μm−3μm−1μm=)1μmの厚みとなる。かかる状態において、第2の密着層13の表面は(支持基体11の裏面11bを基準にして)平坦化される。このように、支持基体11のTTVが第2の密着層13の厚みにより吸収される。
図7(d)に示した形成物の全体構成は、例えば図7(e)のようになる。
図7(e)では、図示の便宜上、支持基体11及び第1の密着層13のみを示す。
また、図7(f),(g)及び図8(a),(b)では、図7(e)に示される支持基体11の両端部内(円内)における構成を拡大して示すが、特に左端部における構成を対象として説明する。
かかる配線パターン18は、前記第2の密着層13の表面上に、Cu配線16及びCuビアポスト17をもって形成する。
先ず、前記Cu層15上に、リソグラフィーにより配線形状の開口を有するレジストパターン(不図示)を形成した後、メッキ法により配線形状の開口内をCuで埋め込む。そして、レジストパターンをレジスト剥離液で除去する。
その後、Cu配線16間に残存するCu層15及びCr層14をエッチング除去することにより、Cu配線16及びCuビアポスト17を有する配線パターン18が形成される。このとき、支持基板11上にあって最も外側に形成される配線パターン18は、当該支持基体11のエッジ部位から5mm程度内側に形成される。
絶縁層の材料として、絶縁材料、例えば非感光性ポリイミドを適用して、CVD法等により、配線パターン18及びCuビアポスト17を覆う絶縁層19を形成する。
これは前記絶縁層19に対し、バイトを用いた切削・平坦化加工を施すことによりなされる。切削装置は前記図9に示した切削加工装置を用いる。
この結果、絶縁層19内に配線パターン18が埋設され、絶縁層19の表面にCuビアポスト17の上端面が表出した配線層20が形成される。この時、複数個のCuビアポスト17は、互いに等しい高さをもって形成される。
即ち、配線層20の表面から露出するCuビアポスト17の上面と一部接続されるように、図7(f)と同様の工程により配線16及びCuビアポスト17を形成し、次いで図7(g)と同様の工程により絶縁層19を形成し、更に図8(a)と同様の工程により絶縁層19及び配線パターン18の表面を切削平坦化して、上層の配線層を形成する。
以上の工程により、表面が平坦化された配線層20が積層されてなる多層(ここでは4層)の配線構造体23を形成する。
かかる切り込みは、前記第1の実施形態の如くダイシングブレードを用いて行うことができる。なお、図8(c)にあっては、図示の便宜上、支持基体11及び配線構造体23のみを示す。また、図8(d),(e)では、図8(c)に示される支持基体11の両端部内(円内)における構成を拡大して示すが、特に左端部に於ける構成を主たる対象として説明する。
ここで、第2の密着層13は、その左右端で厚みが異なることから、当該第2の密着層3の下層の一部が残存するように、前記図6を用いて説明した第2の除去方法を用いる。図8(d)に示すように、前記所定部位、即ち図8(c)に示した形成物の周縁部(図示の例では両端部)において、配線構造体23及び第2の密着層13に対して、バイトを用いた切削加工を施す。
なお、図8(c)に示すダイシング処理工程と、図8(d)に示す切削処理工程は、その処理順序を逆にして行っても良い。
ここでは、図6で示した第2の除去方法(図6(c)のウェットエッチング)を用いる。
具体的には、図8(d)の形成物全体をエッチング液に漬浸し、ウェットエッチングにより第2の密着層13を溶解する。ここで用いるエッチング液は、第2の密着層13の材料であるCu用のエッチング液、例えば塩化第二鉄30°Be’溶液等である。
図8(f)に示すように、ウェットエッチングにより、配線構造体23の下面に於ける第2の密着層13を溶解除去する。ここで用いるエッチング液としては、配線構造体23を溶解させることなく第2の密着層13のみを溶解させる必要がある。
この切削・平坦化処理によって、支持基体11のTTVは、当該第2の密着層13により緩和・吸収され、絶縁樹脂層19内に微細化されたCu配線16を具備する配線基板26は、支持基板11に存在するTTVの影響を受けることなく、高精度を有しながらも低コストで製造される。
SiP100は、図10に示すように、支持基板101上に、配線基板(フィルムインターポーザ)113を介して複数個(図示の例では3個)の半導体チップ102が搭載され、当該半導体チップ102は配線基板113に於ける多層配線層115を介して相互に電機的に接続されている。
当該支持基板101の一方の主面(図示状態では上面)に配設された基板電極111に対して、前記配線基板113が、その一方の主面(図示状態では下面)に配設された端子部116に於いて、半田ボール或いは半田バンプ112を介して接続・固着される。
そして、前記半導体チップ102は、その表面の電極104に配設された半田バンプ114によって、前記配線基板113の他方の主面(図示状態では上面)に配設された端子部118に接続・固着される。
また、前記配線基板113は、内部に多層配線層を有するも、その板厚を薄く且つ高い信頼性をもって製造し得ることから、当該配線基板を前記インターポーザとして適用することにより、製造が容易で且つ高機能のSiPを安価に実現することができる。
前記第1の密着層を覆うように、前記支持基体上に前記第1の密着層に比して当該支持基体との密着性が低い第2の密着層を形成する工程と、
前記第2の密着層上に、配線構造が絶縁層内に形成されてなる配線構造体を形成する工程と、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離させる工程と、
残存した前記第2の密着層及び前記配線構造体を一体として前記支持基体から分離する工程と
を含むことを特徴とする配線基板の製造方法。
前記第2の密着層を前記配線構造体から除去する工程を更に含むことを特徴とする付記1に記載の配線基板の製造方法。
前記所定部位における前記配線構造体及び前記第2の密着層を除去する工程と、
前記第1の密着層を溶解除去する工程と
を含むことを特徴とする付記1〜3のいずれか1項に記載の配線基板の製造方法。
前記所定部位における前記配線構造体及び前記第2の密着層の上層を除去する工程と、
前記所定部位に残存した前記前記第2の密着層を溶解除去し、一体となった前記第2の密着層及び前記配線構造体を前記第1の密着層と離間させる工程と
を含むことを特徴とする付記1〜3のいずれか1項に記載の配線基板の製造方法。
前記配線構造体に各チップ構造を画する切り込みを、前記第2の密着層の上部に達する位置に形成することを特徴とする付記1〜6のいずれか1項に記載の配線基板の製造方法。
前記支持基体の他方の主面を基準として、形成された前記第2の密着層の表面をバイトを用いた切削加工により平坦化する工程を更に含むことを特徴とする付記1〜7のいずれか1項に記載の配線基板の製造方法。
前記支持基体の最大厚みと最小厚みとの差分値以上の厚みに前記第2の密着層を形成することを特徴とする付記8に記載の配線基板の製造方法。
バイトを用いた切削加工により前記配線構造の表面及び前記絶縁層の表面が連続して平坦となるように処理することを特徴とする付記1〜9のいずれか1項に記載の配線基板の製造方法。
前記配線構造を各々配線が前記絶縁層内に形成されてなる複数の配線層が積層された多層構造に形成するに際し、バイトを用いた切削加工により前記配線の表面及び前記絶縁層の表面が連続して平坦となるように処理して前記各配線層を形成することを特徴とする付記1〜9のいずれか1項に記載の配線基板の製造方法。
前記第1の密着層を覆うように、前記支持基体上に前記第1の密着層に比して当該支持基体と密着性の低い第2の密着層を形成する工程と、
前記支持基体の他方の主面を基準として、前記第2の密着層の表面をバイトを用いた切削加工により平坦化する工程と、
平坦化された前記第2の密着層上に、配線構造が絶縁層内に形成されてなる配線構造体を形成する工程と、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離させる工程と、
残存した前記第2の密着層及び前記配線構造体を一体として前記支持基体から分離する工程と
を含むことを特徴とする配線基板の製造方法。
前記支持基体の最大厚みと最小厚みとの差分値以上の厚みに前記第2の密着層を形成することを特徴とする付記15に記載の配線基板の製造方法。
1a 表面
1b 裏面
2,12 第1の密着層
3,13 第2の密着層
4,19,33,39 絶縁層
5,31,45 配線
6,23 配線構造体
6a,23a チップ領域
7,24 ダイシングライン
8,26 配線基板
10 バイト
14,15 Cr層
16 Cu配線
17 Cuビアポスト
18 配線パターン
20 配線層
21 回転テーブル
22 切削部
25 Ti層
32,43 レジスト
32a,36a 開口
34,41 ビア孔
35,42 メッキシード層
36,38 ランド配線
37 接続ビア
44 接続部
100 SiP
101 支持基板
102 半導体チップ
104 電極
111 基板電極
112,114 半田バンプ
113 配線基板(インターポーザ)
115 多層配線基層
116,118 端子部
Claims (11)
- 支持基体の一方の主面上における所定部位に、当該支持基体との密着性を有する第1の密着層を形成する工程と、
前記第1の密着層を覆い、前記支持基体上に前記第1の密着層に比して当該支持基体との密着性が低い第2の密着層を形成する工程と、
前記第2の密着層上に、配線構造体を形成する工程と、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離する工程と、
残存した前記第2の密着層及び前記配線構造体を前記支持基体から分離する工程と
を含み、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離する工程は、
前記所定部位における前記配線構造体及び前記第2の密着層を除去する工程と、
前記第1の密着層を除去する工程と
を含むことを特徴とする配線基板の製造方法。 - 支持基体の一方の主面上における所定部位に、当該支持基体との密着性を有する第1の密着層を形成する工程と、
前記第1の密着層を覆い、前記支持基体上に前記第1の密着層に比して当該支持基体との密着性が低い第2の密着層を形成する工程と、
前記第2の密着層上に、配線構造体を形成する工程と、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離する工程と、
残存した前記第2の密着層及び前記配線構造体を前記支持基体から分離する工程と
を含み、
前記所定部位において、前記第1の密着層と前記第2の密着層とを分離させる工程は、
前記所定部位における前記配線構造体及び前記第2の密着層の一部を除去する工程と、
前記所定部位に残存する前記第2の密着層を除去する工程と
を含むことを特徴とする配線基板の製造方法。 - 前記第2の密着層を除去する工程は、当該第2の密着層を溶解除去することを特徴とする請求項1又は2に記載の配線基板の製造方法。
- 前記配線構造体は、配線層が複数積層されてなることを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。
- 前記第2の密着層及び前記配線構造体を一体として前記支持基体から分離する工程の後、
前記第2の密着層を前記配線構造体から除去する工程を更に含むことを特徴とする請求項1〜4のいずれか1項に記載の配線基板の製造方法。 - 前記第1の密着層が形成される前記所定部位は、少なくとも前記支持基体の周縁部位で
あることを特徴とする請求項1〜5のいずれか1項に記載の配線基板の製造方法。 - 前記所定部位において、前記第1の密着層と前記第2の密着層とを分離する前に、
前記配線構造体に各チップ構造を画する切り込みを、前記第2の密着層の上部に達する位置に形成することを特徴とする請求項1〜6のいずれか1項に記載の配線基板の製造方法。 - 前記第2の密着層を形成する工程の後、
前記支持基体の他方の主面を基準として、形成された前記第2の密着層の表面を平坦化する工程を更に含むことを特徴とする請求項1〜7のいずれか1項に記載の配線基板の製造方法。 - 前記第2の密着層を形成する工程において、
前記支持基体の最大厚みと最小厚みとの差分値以上の厚みに前記第2の密着層を形成することを特徴とする請求項8に記載の配線基板の製造方法。 - 前記平坦化する工程は、バイトを用いた切削加工により前記第2の密着層の表面を平坦化することを特徴とする請求項8又は9に記載の配線基板の製造方法。
- 配線構造が絶縁層内に形成されてなる前記配線構造体を形成する工程において、
バイトを用いた切削加工により前記配線構造の表面及び前記絶縁層の表面が連続して平坦となるように処理することを特徴とする請求項1〜10のいずれか1項に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005089977A JP4621049B2 (ja) | 2005-03-25 | 2005-03-25 | 配線基板の製造方法 |
US11/169,007 US7247524B2 (en) | 2005-03-25 | 2005-06-29 | Manufacturing method of wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005089977A JP4621049B2 (ja) | 2005-03-25 | 2005-03-25 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006269994A JP2006269994A (ja) | 2006-10-05 |
JP2006269994A5 JP2006269994A5 (ja) | 2007-02-22 |
JP4621049B2 true JP4621049B2 (ja) | 2011-01-26 |
Family
ID=37035732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005089977A Expired - Fee Related JP4621049B2 (ja) | 2005-03-25 | 2005-03-25 | 配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7247524B2 (ja) |
JP (1) | JP4621049B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7485962B2 (en) * | 2002-12-10 | 2009-02-03 | Fujitsu Limited | Semiconductor device, wiring substrate forming method, and substrate processing apparatus |
JP4343044B2 (ja) * | 2004-06-30 | 2009-10-14 | 新光電気工業株式会社 | インターポーザ及びその製造方法並びに半導体装置 |
JP4895594B2 (ja) * | 2005-12-08 | 2012-03-14 | 株式会社ディスコ | 基板の切削加工方法 |
US7545042B2 (en) * | 2005-12-22 | 2009-06-09 | Princo Corp. | Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure |
JP2007194469A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置の製造方法 |
US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
JP4837696B2 (ja) * | 2008-03-24 | 2011-12-14 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法 |
TWI419091B (zh) | 2009-02-10 | 2013-12-11 | Ind Tech Res Inst | 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法 |
CN101833215B (zh) * | 2009-03-09 | 2013-07-10 | 财团法人工业技术研究院 | 可挠式电子装置的转移结构及可挠式电子装置的制造方法 |
US9355962B2 (en) * | 2009-06-12 | 2016-05-31 | Stats Chippac Ltd. | Integrated circuit package stacking system with redistribution and method of manufacture thereof |
DE102010016779A1 (de) * | 2010-05-04 | 2011-11-10 | Cicor Management AG | Verfahren zur Herstellung einer flexiblen Schaltungsanordnung |
JP5416724B2 (ja) * | 2011-01-26 | 2014-02-12 | 積水化学工業株式会社 | 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 |
TWI560835B (en) * | 2011-11-07 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Package substrate and fabrication method thereof |
DE102012209328A1 (de) * | 2012-06-01 | 2013-12-05 | 3D-Micromac Ag | Verfahren und Anlage zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement |
US20150366077A1 (en) * | 2013-01-30 | 2015-12-17 | Kyocera Corporation | Method for producing mounted structure |
JP7092031B2 (ja) * | 2016-09-08 | 2022-06-28 | 凸版印刷株式会社 | 配線基板の製造方法 |
JP7423907B2 (ja) * | 2019-05-24 | 2024-01-30 | Toppanホールディングス株式会社 | 配線基板の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002198462A (ja) * | 2000-10-18 | 2002-07-12 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2004087701A (ja) * | 2002-08-26 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線構造の製造方法および半導体装置の搭載方法 |
JP2005063988A (ja) * | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005079108A (ja) * | 2003-08-29 | 2005-03-24 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005244124A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005243999A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
US6300242B1 (en) * | 1999-04-28 | 2001-10-09 | Matsuhita Electronics Corporation | Semiconductor device and method of fabricating the same |
US7064412B2 (en) * | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
JP3526854B1 (ja) * | 2002-09-27 | 2004-05-17 | 沖電気工業株式会社 | 強誘電体メモリ装置 |
JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-25 JP JP2005089977A patent/JP4621049B2/ja not_active Expired - Fee Related
- 2005-06-29 US US11/169,007 patent/US7247524B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002198462A (ja) * | 2000-10-18 | 2002-07-12 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2004087701A (ja) * | 2002-08-26 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線構造の製造方法および半導体装置の搭載方法 |
JP2005063988A (ja) * | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005079108A (ja) * | 2003-08-29 | 2005-03-24 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005244124A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2005243999A (ja) * | 2004-02-27 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006269994A (ja) | 2006-10-05 |
US20060216861A1 (en) | 2006-09-28 |
US7247524B2 (en) | 2007-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4621049B2 (ja) | 配線基板の製造方法 | |
KR100741864B1 (ko) | 반도체장치의 제조방법 | |
JP4611943B2 (ja) | 半導体装置 | |
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
JP7109862B2 (ja) | 半導体ウェーハの加工方法 | |
JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004228392A (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
JP2004363478A (ja) | 半導体装置の製造方法 | |
JP2013528318A (ja) | 機能素子の再配線方法 | |
JP2002373957A (ja) | 半導体装置及びその製造方法 | |
JP2000216330A (ja) | 積層型半導体装置およびその製造方法 | |
KR100664825B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기 | |
JP2009302453A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003273155A (ja) | 半導体装置及びその製造方法 | |
JP2006186304A (ja) | 半導体装置 | |
US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
JP2010109182A (ja) | 半導体装置の製造方法 | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
JP4489016B2 (ja) | 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 | |
JP2004343088A (ja) | 半導体装置及びその製造方法 | |
TW491009B (en) | Method of fabricating printed wiring board | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP2004119472A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2012074461A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4621049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |