JP2006186304A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006186304A
JP2006186304A JP2005193748A JP2005193748A JP2006186304A JP 2006186304 A JP2006186304 A JP 2006186304A JP 2005193748 A JP2005193748 A JP 2005193748A JP 2005193748 A JP2005193748 A JP 2005193748A JP 2006186304 A JP2006186304 A JP 2006186304A
Authority
JP
Japan
Prior art keywords
electrode
metal electrode
protective film
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005193748A
Other languages
English (en)
Other versions
JP4479611B2 (ja
Inventor
Ichiji Kondo
市治 近藤
Yoshiaki Mizuno
義明 水野
Shoji Miura
昭二 三浦
Akinari Fukaya
顕成 深谷
Manabu Tomisaka
学 富坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005193748A priority Critical patent/JP4479611B2/ja
Publication of JP2006186304A publication Critical patent/JP2006186304A/ja
Application granted granted Critical
Publication of JP4479611B2 publication Critical patent/JP4479611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 半導体基板の一面に形成されたアルミニウム電極に対して接続用の金属電極を形成してなる半導体装置において、従来よりも、低コストで容易に且つ確実に金属電極をパターニングできるようにする。
【解決手段】 半導体基板１の一面１ａ上にアルミニウム電極１１、保護膜１２を順次形成し、保護膜１２に開口部１２ａを形成し、開口部１２ａから臨むアルミニウム電極１１の表面１１ａ上に金属電極１３を形成してなる半導体装置において、保護膜１２の上面に対して開口部１２ａから臨むアルミニウム電極１１の表面１１ａが引っ込むように段差が形成され、金属電極１３は、アルミニウム電極１１および保護膜１２の上に形成された膜を切削、研削もしくは研磨によりパターニングすることで、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび保護膜１２の側面１２ｂのみに形成する。
【選択図】 図２

Description

本発明は、半導体基板の一面に形成された下地電極に対して接続用の金属電極を形成してなる半導体装置に関し、特に、このような金属電極をパターニングする技術に関する。
一般的に、この種の半導体装置は、半導体基板の一面上にアルミニウムやＣｕ（銅）などからなる下地電極を形成し、この下地電極の上に保護膜を形成し、この保護膜に開口部を形成するとともに当該開口部から臨む下地電極の表面上に、接続用の金属電極を形成してなるものである。
それにより、金属電極は保護膜の開口部において選択的に形成される。すなわち、金属電極は、半導体基板上の所望の領域にパターニングされて形成されたものとなる。そして、この金属電極は、接続用の電極として、はんだやボンディングワイヤなどの部材が接続されるもの、すなわち部材接続用のものである。
従来より、このような半導体装置における金属電極の形成方法としては、ホトリソグラフィーを用いたパターン形成方法がよく知られており、これにより、所望の領域に金属電極を形成することができる。
また、その他の金属電極の形成方法として、たとえば、下地電極および保護膜の上に金属電極を形成した後に、金属電極に対する保護膜と下地電極との密着性の差を利用して、粘着シ−トを用いることによって金属電極を選択的に除去することにより、金属電極をパターニングする方法が提案されている（たとえば、特許文献１、特許文献２、特許文献３など参照）。
図８は、この粘着シートを用いた金属電極のパターニング方法を説明するための概略断面図である。
図８に示されるように、半導体基板１の一面１ａ上に下地電極１１が形成され、この下地電極１１の上に保護膜１２が形成され、この保護膜１２に開口部１２ａが形成されている。
そして、下地電極１１および保護膜１２の上に、金属電極１３を形成する。ここで、金属膜１３と下地電極１１との密着性と、金属電極１３と保護膜１２との密着性とでは、後者の方が小さい。
そのため、図８に示されるように、金属電極１３に粘着シートＫを貼り付け、これを引き剥がすと、図８中の右側部分に示されるように、下地電極１１上の金属電極１３は残り、保護膜１２上の金属電極１３は、粘着シートＫに貼り付いて粘着シートＫとともに半導体基板１から除去される。
特開２００１−３１３２９５号公報 特開２００１−３５８５４号公報 特開２００１−３４５３３８号公報
しかしながら、上述したホトリソグラフィーを用いた金属電極のパターン形成方法においては、ホトリソおよびエッチング工程での設備やプロセスコストが非常に高いという問題がある。
また、上記図８に示したような金属電極の膜を選択的に粘着シ−トで除去する方法に関しては、粘着シ−トによる剥離が所望の部位にて確実に行われない可能性がある。つまり、金属電極に対する保護膜とアルミニウムやＣｕなどからなる下地電極との密着性の差を利用してはいるものの、その密着性の差に応じた剥離が行われない可能性があり、確実にパタ−ンを形成することが難しいという問題がある。
本発明は、上記したような問題に鑑みてなされたものであり、半導体基板の一面に形成された下地電極に対して接続用の金属電極を形成してなる半導体装置において、従来よりも、低コストで容易に且つ確実に金属電極をパターニングできるようにすることを目的とする。
上記した目的を達成するため、請求項１に記載の発明によれば、半導体基板（１）の一面（１ａ）上に下地電極（１１）を形成し、下地電極（１１）の上に保護膜（１２）を形成し、保護膜（１２）に開口部（１２ａ）を形成するとともに、開口部（１２ａ）から臨む下地電極（１１）の表面（１１ａ）上に、接続用の金属電極（１３）を形成してなる半導体装置において、保護膜（１２）の上面に対して開口部（１２ａ）から臨む下地電極（１１）の表面（１１ａ）が引っ込むように段差が形成されており、金属電極（１３）は、下地電極（１１）および保護膜（１２）の上に形成された膜を機械的に削る機械的除去加工によりパターニングすることによって、開口部（１２ａ）から臨む下地電極（１１）の表面（１１ａ）および前記段差を形成する保護膜（１２）の側面（１２ｂ）のみに形成されたものとなっていることを特徴としている。
それによれば、保護膜（１２）の上面に対して開口部（１２ａ）から臨む下地電極（１１）の表面（１１ａ）が引っ込むように段差が形成されていることを利用して、下地電極（１１）および保護膜（１２）の上に形成した膜を機械的に削る機械的除去加工によりパターニングすることによって、金属電極（１３）として、開口部（１２ａ）から臨むアルミニウム電極（１１）の表面（１１ａ）および段差を形成する保護膜（１２）の側面（１２ｂ）のみに形成されたものを、形成することができる。
ここで、機械的に削る機械的除去加工とは、後述するように、切削、研削もしくは研磨、あるいはショットブラストといった削り加工であり、それによってパターニングされた後の保護膜（１２）の上面には、当該加工による削り痕が顕微鏡などにより観察される。
このように、本発明によれば、半導体基板（１）の一面（１ａ）に形成された下地電極（１１）に対して接続用の金属電極（１３）を形成してなる半導体装置において、機械的に削る機械的除去加工によりパターニングを行うことによって、従来よりも、低コストで容易に且つ確実に金属電極（１３）をパターニングすることができる。
ここで、請求項２に記載の発明のように、請求項１に記載の半導体装置においては、保護膜（１２）の上面に対して、金属電極（１３）のうち下地電極（１１）の中央部上に位置する部位の上面は、段差をもって引っ込んでいることを特徴とするものにできる。
また、請求項３に記載の発明のように、請求項１または請求項２に記載の半導体装置においては、保護膜（１２）は樹脂よりなるものにできる。
また、請求項４に記載の発明のように、請求項１〜請求項３に記載の半導体装置においては、金属電極（１３）のうち前記段差を形成する保護膜（１２）の側面（１２ｂ）に形成された部位は、金属電極（１３）を介し、はんだ（６０）が接していることを特徴とするものにできる。
また、請求項５に記載の発明のように、請求項１〜請求項４に記載の半導体装置においては、金属電極（１３）は、バイトもしくは多刃工具を用いた切削法によりパタ−ニングされたものにできる。
また、請求項６に記載の発明のように、請求項１〜請求項４に記載の半導体装置においては、金属電極（１３）は、ダイヤモンドホイ−ルもしくはＧＣ砥石もしくは電着砥石を用いた研削法によりパターニングされたものにできる。
さらに、請求項７に記載の発明のように、請求項１〜請求項４に記載の半導体装置においては、金属電極（１３）は、砥粒を用いた研磨法によりパターニングされたものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図１は、本発明の実施形態にかかる半導体装置１００の全体構成を示す概略断面図である。また、図２（ａ）は、はんだ６０の接合前における図１中のエミッタ電極２の近傍部の拡大断面図であり、図２（ｂ）は、図２（ａ）に示されるエミッタ電極２にはんだ６０を接合した後の状態を示す拡大断面図である。
図１に示されるように、本実施形態では、半導体装置１００としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が形成された半導体チップ１０を、その両面にはんだ付けされたヒートシンク２０、３０、４０によって挟み込み、さらに、樹脂５０にてモールドした構成のものを採用している。以下、この構成を、両面はんだ付けモールド構造ということにする。
半導体チップ１０は、シリコン半導体等の半導体基板１を本体として構成されており、本例では半導体基板１はシリコン基板であり、この半導体基板１の厚みは、たとえば２５０μｍ以下と薄いものとしている。
以下、半導体チップ１０すなわち半導体基板１の外表面のうち、図１中の上面側に相当する素子形成面側の面を表面（一面）１ａといい、表面１ａとは反対側の面を裏面（他面）１ｂということにする。
そして、半導体チップ１０の表面１ａには、エミッタ電極２およびゲート電極３が形成されており、裏面１ｂには、コレクタ電極４が形成されている。
ここで、エミッタ電極２には、はんだ６０を介して第１のヒートシンク２０が接合されており、さらに、第１のヒートシンク２０の外側には、はんだ６０を介して第２のヒートシンク３０が接合されている。
また、ゲート電極３にはボンディングワイヤ７０が接続されており、このボンディングワイヤ７０を介して、ゲート電極３と半導体チップ１０の周辺に設けられた接続用のリード８０とが結線され電気的に接続されている。
また、コレクタ電極４は、はんだ６０を介して第３のヒートシンク４０と接合されている。ここで、はんだ６０としては、鉛フリーはんだなどが用いられるが、たとえば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。もちろん、はんだ６０としては、鉛フリーはんだ以外のはんだであってもよい。
また、ヒートシンク２０、３０、４０は銅（Ｃｕ）等の熱伝導性に優れた材料からなるものである。ボンディングワイヤ７０は、一般的なアルミニウム（Ａｌ）や金（Ａｕ）等からなるワイヤを通常のワイヤボンディング法により形成したものである。
ここで、エミッタ電極２およびゲート電極３の詳細な構成は図２に示される。図２では、エミッタ電極２を表しているが、ゲート電極３も、接続相手がはんだ６０とボンディングワイヤ７０との違いはあるものの、エミッタ電極２と同様の構成である。
図２に示されるように、半導体基板１の一面すなわち表面１ａ上には、下地電極としてのＡｌからなるアルミニウム電極１１が形成されている。このアルミニウム電極１１は、蒸着やスパッタリングなどの物理的気相成長法（ＰＶＤ）により形成されたＡｌの膜であり、たとえば、膜厚は１μｍ程度とすることができる。
より具体的に、アルミニウム電極１１を構成する材質としては、純Ａｌや、Ａｌを主成分とするＡｌ−Ｓｉ（シリコン）およびＡｌ−Ｓｉ−Ｃｕ（銅）などの混成材料から選択された１種を採用することができる。
そして、図２に示されるように、アルミニウム電極１１の上には、樹脂などの電気絶縁性材料からなる保護膜１２が形成されている。このような保護膜１２は、たとえばポリイミド系樹脂などの電気絶縁性材料を用い、これらをスピンコート法などの塗布法によって成膜することで、形成することができる。
また、この保護膜１２には、アルミニウム電極１１の表面を開口させる開口部１２ａが形成されている。この開口部１２ａは、たとえばホトリソグラフィー技術を用いたエッチングを行うことにより形成することができる。
そして、開口部１２ａから臨むアルミニウム電極１１の表面上には、はんだやワイヤなどの部材が接続される接続用の金属電極１３が形成されている。本例では、この金属電極１３は、エミッタ電極２においては、はんだ付け用のものであり、ゲート電極３においては、ワイヤボンディング用のものである。
本実施形態では、金属電極１３はメッキにより形成された膜であり、たとえば、Ｔｉ／Ｎｉ／Ａｕの積層メッキ膜、Ｎｉ／Ａｕの積層メッキ膜、Ｃｕメッキ膜、あるいはＮｉ−Ｆｅ合金のメッキ膜等を採用することができる。
本例では、図２（ａ）に示されるように、金属電極１３は、アルミニウム電極１１側から第１の層１３ａ、第２の層１３ｂ、第３の層１３ｃが積層されてなる積層膜として構成されている。
本例の金属電極１３において第１の層１３ａは、金属電極１３とアルミニウム電極１１との間の良好な接合を形成するための膜である。具体的には、第１の層１３ａとしてＴｉ（チタン）からなるチタン薄膜を用いている。
なお、第１の層１３ａとしては、チタン薄膜の代わりに、上述の目的を達成する他の金属膜、たとえばバナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステンまたは、これらの金属の窒化物やこれらの金属を主成分とする合金などを用いてもよい。
また、金属電極１３が形成されるアルミニウム電極１１の表面上には、通常、酸化膜が形成されるため、一般的にアルミニウム電極１１上に他の金属膜を成膜する場合、上述の酸化膜を取り除く工程が必要となる。
しかし、本例のように第１の層１３ａとしてチタン薄膜を用いた場合には、チタンが上述の酸化膜を還元し、自らを酸化することによって良好な界面が形成されるため、酸化膜の除去工程は不要とすることができる。
本例の金属電極１３において第２の層１３ｂは、はんだ６０との接合をするための膜である。具体的には、第２の層１３ｂとして、Ｎｉ（ニッケル）からなるニッケル薄膜を用いている。
なお、この第２の層１３ｂとしては、ニッケル薄膜の代わりに、上述の目的を達成する他の金属膜、たとえば、銅、パラジウム、または、これらの金属を主成分とする合金などを用いてもよい。
本例の金属電極１３において第３の層１３ｃは、はんだ濡れ性の良好な膜であり、具体的には、第３の層１３ｃとして、金（Ａｕ）からなる金薄膜を用いている。なお、この第３の層１３ｃとしては、金薄膜の代わりに、上述の目的を達成する他の金属膜、たとえば、銅、銀（Ａｇ）、白金（Ｐｔ）、鉄（Ｆｅ）、錫（Ｓｎ）、Ｃｕ−Ｓｎ合金などを用いてもよい。
また、金属電極１３においては、第３の層１３ｃは、第２の層１３ｂにニッケルなどの、はんだ濡れ性の良い金属を用いた場合には省略することも可能である。しかし、ニッケル表面が酸化すると、はんだ濡れ性が劣化するため、第３の層１３ｃを用いることが望ましい。
なお、本例においては、図２（ｂ）に示されるように、この金からなる第３の層１３ｃは、金属電極１３とはんだ６０とを接合した後においては、はんだと金とが溶け合うことにより、消滅する。そして、はんだ接合後における金属電極１３は、チタンからなる第１の層１３ａとニッケルからなる第２の層１３ｂとの積層膜となる。
そして、図１、図２（ｂ）に示されるように、金属電極１３は、鉛フリーはんだからなるはんだ６０を用いて金属製の第１のヒートシンク２０と接合されている。つまり、アルミニウム電極１１は、はんだ付けされる金属電極１３を介してはんだ６０と接合されている。
このように、本実施形態の半導体装置１００においては、半導体チップ１０のエミッタ電極２およびゲート電極３は、アルミニウム電極１１と金属電極１３との積層膜として構成されている。
また、図２に示されるように、保護膜１２の上面に対して開口部１２ａから臨むアルミニウム電極１１の表面１１ａが引っ込むように段差が形成されている。
ここで、アルミニウム電極１１の表面１１ａと保護膜１２の上面との段差が１．５μｍ以上であることが好ましい。それにより、開口部１２ａに位置する金属電極１３の厚さを適切に確保することができる。
そして、詳しい形成方法は後述するが、金属電極１３は、アルミニウム電極１１および保護膜１２の上に上記の各層１３ａ〜１３ｃをスパッタリングなどにより形成し、この形成された膜を切削、研削もしくは研磨によりパターニングすることによって作ることができる。
このようにして、形成された本実施形態の金属電極１３は、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび前記の段差を形成する保護膜１２の側面１２ｂのみに形成されたものとなっている。
また、図２に示されるように、保護膜１２の上面に対して、金属電極１３のうちアルミニウム電極１１の中央部上に位置する部位の上面は、段差をもって引っ込んでいる。ここで、金属電極１３の加工上の寸法精度のマージンを考慮すると、この段差は０．５μｍ以上であることが好ましい。
また、図２（ｂ）に示されるように、金属電極１３のうち段差を形成する保護膜１２の側面１２ｂに形成された部位に対しては、金属電極１３を介して、上記はんだ６０が接している。
上記図２に示される半導体チップ１０におけるエミッタ電極２およびゲート電極３の形成方法について、図３、図４を参照して述べる。なお、図３では、エミッタ電極２について示してあるが、ゲート電極３についても同様である。
図３（ａ）、（ｂ）、（ｃ）は本形成方法を説明するための工程図であり、図４は、金属電極１３を形成するために用いられるスパッタリング装置２００の模式的な構成を示す図である。
まず、図３（ａ）に示されるように、半導体基板１としてのシリコン基板１を用意する。そして、ウェハ状態のシリコン基板１に対し一般的な半導体デバイス製造技術を用いてトランジスタ素子（図示略）を形成する。
その後、スパッタリング法や蒸着法を用いてアルミニウム電極１１を形成する。その後、ホトリソグラフィー手法により、このアルミニウム電極１１の不要部分を除去し、パターニングする。このようにして残されたアルミニウム電極１１はトランジスタ等の素子の電極部となる。
次に、スピンコート法などの塗布などによりポリイミド膜などの絶縁膜からなる保護膜１２を形成する。さらに、この保護膜１２に対し、アルミニウム電極１１と導通を得るためにホトリソグラフィー手法により開口部１２ａを形成する。
引き続き、図３（ｂ）に示されるように、ウェハ状態のシリコン基板１の表面１ａ上においてアルミニウム電極１１および保護膜１２の上に、さらに金属電極１３を順に成膜する。
ここで、図３においては、金属電極１３は１層のものとして示してあるが、実際には、金属電極１３としては、上記図２に示した例のように、チタン薄膜からなる第１の層１３ａ、ニッケル薄膜からなる第２の層１３ｂ、金薄膜からなる第３の層１３ｃを順次成膜する。
ここにおいて、これら３つの層１３ａ、１３ｂ、１３ｃは、図４に示されるような大気に暴露することなく、真空中で連続成膜が可能なスパッタリング装置２００を用いることにより成膜する。
図４に示されるように、このスパッタリング装置２００においては、真空チャンバー２０１にはその一端部にウェハ投入口２０２が設けられ、また、他端部にウェハ取り出し口２０３が設けられている。
さらに、この真空チャンバー２０１においては、第１の層１３ａを成膜するための第１金属膜用タ−ゲット２０４と、第２の層１３ｂを成膜するための第２金属膜用タ−ゲット２０５と、第３の層１３ｃを成膜するための第３金属膜用タ−ゲット２０６とが設けられている。
そして、真空チャンバー２０１内において、ウェハ（つまりウェハ状態の半導体基板１）を搬送しつつ、金属電極１３の各層１３ａ、１３ｂ、１３ｃを順に成膜することができるようになっている。
また、真空チャンバー２０１の近傍には、同チャンバー２０１内の圧力やスパッタパワーなどのスパッタリング条件を制御することの可能なコントロ−ルパネル２０７が配置されている。
この図４に示されるスパッタリング装置２００を使用することにより、金属電極１３における各層１３ａ、１３ｂ、１３ｃ間に酸化膜を形成することなく、各層１３ａ〜１３ｃを成膜することができる。そのため、各層１３ａ〜１３ｃ間の密着力性を高め、積層された各層１３ａ〜１３ｃは、１つの金属膜のような振る舞いをすることとなる。
なお、図４に示されるような形状の装置２００でなくても、真空を破ることなくウェハを搬送することが可能であれば、それ以外の異なるスパッタリング装置または蒸着装置においても、金属電極１３の形成が実現可能である。
このようにして、図３（ｂ）に示されるように、金属電極１３は、アルミニウム電極１１および保護膜１２の上に形成された膜として形成される。そして、このような金属膜としての金属電極１３を成膜した後、スパッタリング装置２００からウェハ状のシリコン基板１を取り出し、真空チャックなどにより、このシリコン基板１を固定する。
ここにおいて、半導体基板１の底面である裏面１ｂと保護膜１２の上面との平行度が半導体基板の最大径に対して５μｍ以下であることが好ましい。
このことにより、図３（ｂ）において、後工程の切削、研削、研磨においてクランプ面となる半導体基板１の底面（裏面１ｂ）と、保護膜１２の上面上に位置する金属電極１３との平行度が半導体基板１の最大径に対して５μｍ以下となる。それにより、後工程の切削、研削、研磨が良好に行われる。
また、図３（ｂ）において、保護膜１２の上面上に位置する金属電極１３の平面度が０．５μｍ以下であることが好ましい。その理由は上述と同様、後工程の切削、研削、研磨を良好に行うためである。
そして、図３（ｃ）に示されるように、アルミニウム電極１１および保護膜１２の上に形成された金属電極１３を、切削、研削もしくは研磨によりパターニングする。なお、図３（ｃ）中には、切削、研削もしくは研磨に用いる治具９００が示されている。
それによって、図３（ｃ）に示されるように、保護膜１２の上面上に位置する金属電極１３が除去される。このような切削、研削もしくは研磨によるパターニングは、通常知られている切削、研削もしくは研磨の方法や装置を採用することで可能である。
このような削り加工を行うことによって、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび段差を形成する保護膜１２の側面１２ｂのみに形成された金属電極１３が形成される。
ここで、金属電極１３は、刃具を用いた切削、固定砥石などを用いた研削、もしくは、砥粒などを用いた研磨のいずれかの手法によりパターニング形成されるが、たとえば、切削法としては、バイトもしくは多刃工具を用いた方法とすることができる。
具体的に、切削法に用いる刃具としては、刃先がダイヤモンドでコーティングされたものや、ＪＩＳのＰ種・Ｍ種・Ｋ種などの超硬合金でコーティングされたものや、ＤＬＣ（ダイヤモンドライクカーボン）やダイヤモンドなどの超硬薄膜でコ−ティングされたものを用いることができる。
また、切削法に用いる刃具としては、刃先がホ−ニング加工されることがなく、鋭利な切り刃による加工がなされたものを用いることができる。
また、研削法としては、ダイヤモンドホイ−ルもしくはＧＣ砥石もしくは電着砥石を用いた方法とすることができる。
こうして、アルミニウム電極１１および金属電極１３より構成されるエミッタ電極２およびゲート電極３ができあがる。なお、ここで、上記切削、研削、研磨を行って金属電極１３をパターニングした後、すなわち仕上げ後の保護膜１２の上面の面粗さＲａは０．５μｍ以下であることが好ましい。
その後、はんだ６０を介して金属電極１３と上記第１のヒートシンク２０とのはんだ付けを行う。このはんだ６０が金属電極１３に接合された状態が、上記図２（ｂ）に示されている。
なお、本例では、上述したように、はんだ付け後においては、金からなる第３の層１３ｃは実質的に消失するが、これは、はんだ６０と金属電極１３との間で拡散層（はんだ拡散層）が形成されるためである。ここでは、当該はんだ拡散層は、たとえばＳｎ（すず）とＮｉ（ニッケル）とが拡散したＮｉ−Ｓｎ拡散層である。
なお、上記図１において、半導体基板１の裏面１ｂに形成され第３のヒートシンク４０とはんだ付けされているコレクタ電極４は、半導体基板１の裏面１ｂの略全面にスパッタリングなどにより形成されている。
たとえば、このコレクタ電極４は、半導体基板１の裏面１ｂ側から順次、Ｔｉ（チタン）層、Ｎｉ（ニッケル）層、Ａｕ（金）層がスパッタリングなどにより積層形成されたＴｉ／Ｎｉ／Ａｕ膜とすることができる。
また、図１において、樹脂５０は第２のヒートシンク３０と第３のヒートシンク４０との間に充填され、当該ヒートシンク３０、４０間に位置する構成部品を封止している。ここで、リード８０については、ボンディングワイヤ７０との接続部が樹脂５０にて封止されている。
この樹脂５０は、エポキシ系樹脂など、電子分野において通常用いられるモールド樹脂材料を採用することができ、金型を用いたトランスファーモールド法などにより成型されるものである。
このようにして、本実施形態の半導体装置１００が構成されている。そして、この半導体装置１００では、半導体チップ１０からの発熱を熱伝導性にも優れたはんだ６０を介して各ヒートシンク２０、３０、４０に伝え、放熱を行うことができるようになっている。つまり、本実施形態では、半導体チップ１０の両面１ａ、１ｂからの放熱が可能となっている。
また、各ヒートシンク２０、３０、４０は半導体チップ１０との電気的な経路となっている。つまり、第１および第２のヒートシンク２０、３０を介して半導体チップ１０のエミッタ電極２の導通が図られ、第３のヒートシンク４０を介して半導体チップ１０のコレクタ電極４の導通が図られるようになっている。
次に、上記構成を有する半導体装置１００の組み付け方法について、述べておく。各電極２、３、４が形成された半導体チップ１０を用意し、当該各電極２〜４の表面にはんだ６０を配設する。
そして、半導体チップ１０に対して、はんだ６０を介して第１および第３のヒートシンク２０、４０を接合する。その後、ワイヤボンディングを行って半導体チップ１０のゲート電極３とリード８０とをボンディングワイヤ７０により電気的に接続する。
そして、第１のヒートシンク２０の外側に第２のヒートシンク３０をはんだ６０を介して接合する。続いて、樹脂５０によるモールドを行う。こうして、上記半導体装置１００が完成する。
ところで、本実施形態によれば、半導体基板１の一面１ａ上にアルミニウム電極１１を形成し、アルミニウム電極１１の上に保護膜１２を形成し、保護膜１２に開口部１２ａを形成するとともに、開口部１２ａから臨むアルミニウム電極１１の表面１１ａ上に、接続用の金属電極１３を形成してなる半導体装置において、保護膜１２の上面に対して開口部１２ａから臨むアルミニウム電極１１の表面１１ａが引っ込むように段差が形成されており、金属電極１３は、アルミニウム電極１１および保護膜１２の上に形成された膜を切削、研削もしくは研磨によりパターニングすることによって、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび段差を形成する保護膜１２の側面１２ｂのみに形成されたものとなっていることを特徴とする半導体装置１００が提供される。
それによれば、保護膜１２の上面に対して開口部１２ａから臨むアルミニウム電極１１の表面１１ａが引っ込むように段差が形成されていることを利用して、アルミニウム電極１１および保護膜１２の上に形成した膜を切削、研削もしくは研磨によりパターニングすることによって、金属電極１３として、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび段差を形成する保護膜１２の側面１２ｂのみに形成されたものを、形成することができる。
このように、本実施形態の半導体装置によれば、半導体基板１の一面１ａに形成されたアルミニウム電極１１に対して接続用の金属電極１３を形成してなる半導体装置１００において、切削、研削もしくは研磨といった削り加工を用いてパターニングを行うことによって、従来よりも、低コストで容易に且つ確実に金属電極１３をパターニングすることができる。
なお、上述したが、本実施形態では、アルミニウム電極１１および保護膜１２の上に形成した膜を切削、研削もしくは研磨によりパターニングすることによって、保護膜１２の上面に位置していた当該膜が切削、研削もしくは研磨といった削り加工すなわち機械的除去加工により、削り取られて除去されることになる。
そのため、本実施形態によれば、当該膜の除去をもって、金属電極１３をアルミニウム電極１１の表面１１ａおよび保護膜１２の側面１２ｂのみに形成したものとすることができるのである。
また、このとき、保護膜１２の上面には、上記削り加工により形成された切削痕、研削痕または研磨痕が確認される。つまり、本半導体装置１００では、上記削り加工による金属電極１３のパターニングを確認できるものである。
また、本実施形態の半導体装置１００においては、保護膜１２の上面に対して、金属電極１３のうちアルミニウム電極１１の中央部上に位置する部位の上面は、段差をもって引っ込んでいることも特徴のひとつである。そして、好ましくは、金属電極１３の加工上の寸法精度のマージンを考慮した場合に、この段差を０．５μｍ以上としていることも特徴のひとつである。
また、本実施形態の半導体装置１００においては、好ましくは、アルミニウム電極１１の表面１１ａと保護膜１２の上面との段差を１．５μｍ以上としていることも特徴のひとつである。それにより、開口部１２ａに位置する金属電極１３の厚さを適切に確保することができる。
また、本実施形態の半導体装置１００においては、保護膜１２が樹脂よりなるものであることや、金属電極１３のうち前記段差を形成する保護膜１２の側面１２ｂに形成された部位に金属電極１３を介し、はんだ６０が接していること（図２（ｂ）参照）も特徴のひとつである。
また、上述したが、本実施形態の半導体装置１００においては、より具体的には、金属電極１３が、バイトもしくは多刃工具を用いた切削法や、ダイヤモンドホイ−ルもしくはＧＣ砥石もしくは電着砥石を用いた研削法や、砥粒を用いた研磨法によりパターニングされたものにできることも特徴のひとつである。
また、本実施形態の半導体装置１００においては、好ましくは、保護膜１２の上面の面粗さＲａを０．５μｍ以下としていることも特徴のひとつである。
さらに、本実施形態の半導体装置１００においては、好ましくは、切削、研削、研磨による金属電極１３のパターニングを良好に行うために、半導体基板１の底面である裏面１ｂと保護膜１２の上面との平行度が半導体基板の最大径に対して５μｍ以下であることも特徴のひとつである。
また、本実施形態によれば、半導体基板１の一面１ａ上にアルミニウム電極１１を形成し、アルミニウム電極１１の上に保護膜１２を形成し、保護膜１２に開口部１２ａを形成するとともに、開口部１２ａから臨むアルミニウム電極１１の表面１１ａ上に、接続用の金属電極１３を形成してなる半導体装置の製造方法において、金属電極１３は、アルミニウム電極１１および開口部１２ａを有する保護膜１２の上に形成された金属膜を切削、研削もしくは研磨といった機械的除去加工によりパターニングすることによって、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび段差を形成する保護膜１２の側面１２ｂのみに形成することを特徴とする半導体装置１００の製造方法が提供される。
そして、このような製造方法においても、上述したように、アルミニウム電極１１および開口部１２ａを有する保護膜１２の上に金属電極１３としての金属膜を形成したときに（図２（ｂ）参照）、半導体基板１の底面（裏面１ｂ）と、保護膜１２の上面上に位置する当該金属膜の表面との平行度が当該半導体基板１の最大径に対して５μｍ以下となるようにすることが好ましい。
また、このような製造方法において、上述したように、アルミニウム電極１１および開口部１２ａを有する保護膜１２の上に金属電極１３としての金属膜を形成したときに（図２（ｂ）参照）、保護膜１２の上面上に位置する当該金属電極１３の平面度が０．５μｍ以下であることが好ましい。これら平行度および平面度の規定は、後工程の切削、研削、研磨を良好に行うためのものであることは、上述の通りである。
また、このような製造方法においては、アルミニウム電極１１の表面１１ａと保護膜１２の上面との段差が１．５μｍ以上となるように、保護膜１２および開口部１２ａを形成することが好ましい。具体的には、たとえば、保護膜１２の膜厚を１．５μｍ以上とすることが好ましい。それにより、開口部１２ａに位置する金属電極１３の厚さを適切に確保することができる。
また、本実施形態の半導体装置の製造方法においては、金属電極１３を、バイトもしくは多刃工具を用いた切削法や、ダイヤモンドホイ−ルもしくはＧＣ砥石もしくは電着砥石を用いた研削法や、砥粒を用いた研磨法によりパターニングすることも特徴のひとつである。
また、本実施形態の半導体装置の製造方法においては、好ましくは、保護膜１２の上面の面粗さＲａが０．５μｍ以下となるように切削、研削もしくは研磨を行うことも特徴のひとつである。
また、本実施形態においては、切削や研削あるいは研磨によって、保護膜１２の上面に位置する金属電極１３（金属膜）を削り取るのであるが、このとき、金属膜１３だけでなく保護膜１２の表面も削れることがある。本実施形態では、そのような場合も、もちろん含まれるものである。
次に、本実施形態の種々の変形例について述べる。上記したようなアルミニウム電極１１および保護膜１２の上に形成された膜をパターニングすることは、切削、研削もしくは研磨以外にも、ショットブラストを用いた機械的除去加工によっても可能である。
図５は、変形例としてのショットブラストによる半導体チップ１０におけるエミッタ電極２およびゲート電極３の形成方法を示す図である。図５では、エミッタ電極２について示してあるが、ゲート電極３についても同様である。
本例では、まず、上記図３と同様に、半導体基板１としてのシリコン基板１にアルミニウム電極１１を形成し、保護膜１２を形成し、開口部１２ａを形成した後、ウェハ状態のシリコン基板１の表面１ａ上においてアルミニウム電極１１および保護膜１２の上に、さらに金属電極１３を成膜する。
そして、本例では、図５に示されるように、アルミニウム電極１１および保護膜１２の上に形成された金属電極１３を、ショットブラストによりパターニングする。なお、図５中には、ショットブラスト装置におけるノズル９１０が示されている。
このノズル９１０から、セラミックなどの砥粒を含んだ水などの流体が噴射され、砥粒の衝撃により対象物を機械的に除去するものである。ノズル９１０による流体の噴射は、シリコン基板１の斜め上方から行われ、シリコン基板１の面に沿ってノズル９１０をスキャニングしていく。それによって、図５に示されるように、保護膜１２の上面の上に位置する金属電極１３が除去される。
このようなショットブラストによる機械的な削り加工を行うことによって、開口部１２ａから臨むアルミニウム電極１１の表面１１ａおよび段差を形成する保護膜１２の側面１２ｂのみに形成された金属電極１３が形成される。
また、本実施形態においては、エミッタ電極２およびゲート電極３の形成方法として、次の図６、図７に示されるような方法を採用してもよい。図６および図７では、エミッタ電極２について示してあるが、ゲート電極３についても同様である。
図６は、本実施形態の変形例としての樹脂膜１４を用いたエミッタ電極２およびゲート電極３の形成方法を説明するための工程図である。
［図６（ａ）の工程］
この工程では、上記図３（ａ）と同様に、半導体基板であるシリコン基板１の表面１ａ上に下地電極としてのアルミニウム電極１１を形成し、アルミニウム電極１１の上に保護膜１２を形成し、保護膜１２に開口部１２ａを形成する（下地電極形成工程）。
上述したように、好ましくはアルミニウム電極１１の表面１１ａと保護膜１２の上面との段差の深さは１．５μｍ以上であるが、後述する金属電極１３の凹み部１３１（図６（ｂ）参照）を形成するために、たとえば１０μｍ程度とする。
［図６（ｂ）の工程］
この工程では、上記図３（ｂ）と同様に、開口部１２ａから臨むアルミニウム電極１１の表面１１ａ上および保護膜１２上に、接続用の金属電極１３を形成する（金属電極形成工程）。
本例では、この金属電極形成工程において、金属電極１３の膜厚を、アルミニウム電極１１の表面１１ａと保護膜１２の上面との段差の深さよりも薄いものとすることにより、保護膜１２の開口部１２ａから臨むアルミニウム電極１１上にて、金属電極１３が保護膜１２の上面から引っ込んだ凹み部１３１を有するように、金属電極１３をアルミニウム電極１１および保護膜１２上に形成する。
具体的には、アルミニウム電極１１の表面１１ａと保護膜１２の上面との段差の深さを１０μｍとしたとき、金属電極１３の膜厚を１μｍ程度とすることにより、金属電極１３の凹み部１３１を形成することができる。
［図６（ｃ）の工程］
続いて、本工程では、凹み部１３１を含む金属電極１３の上に、樹脂からなる樹脂膜１４を形成するとともに、樹脂膜１４を当該凹み部１３１に充填する（樹脂膜形成工程）。ここでは、樹脂膜１４は、レジスト材料などの樹脂からなる膜であり、スピンコート法などにより成膜することができる。
［図６（ｄ）の工程］
次に、本工程では、上述した切削、研削、研磨あるいはショットブラストを用いた機械的除去加工により、金属電極１３のうち凹み部１３１およびこの凹み部１３１に充填された樹脂膜１４を残しつつ、金属電極１３のうち凹み部１３１における周辺端部１３２が露出するように、金属電極１３および樹脂膜１４を除去する（金属電極および樹脂膜の機械的除去加工工程）。
［図６（ｅ）の工程］
続いて、本工程では、金属電極１３の凹み部１３１における上記周辺端部１３２を化学的にエッチングすることによって、当該周辺端部１３１を保護膜１２の上面よりも低くする（凹み部周辺端部のエッチング工程）。
［図６（ｆ）の工程］
そして、本工程では、金属電極１３の凹み部１３１内に残っている樹脂膜１４を除去する（残存樹脂膜除去工程）。具体的には、アルカリ系のレジスト剥離液などを用いて残存樹脂膜１４の除去を行う。こうして、本例において、アルミニウム電極１１および金属電極１３より構成されるエミッタ電極２およびゲート電極３ができあがる。
本例の電極２、３においては、図６（ｆ）中に示されるように、金属電極１３の凹み部１３１における周辺端部１３２が、隣接する各電極２を絶縁区画する保護膜１２の上面よりも引っ込んでいる。そのため、図６（ｆ）中にて破線の両矢印に示されるように、隣接する各電極２における金属電極１３同士を絶縁するための沿面距離を長くすることができ、線間リークを抑制することができる。
このように、図６に示される例では、保護膜１２の開口部１２ａから臨むアルミニウム電極１１上にて、金属電極１３が保護膜１２の上面から引っ込んだ凹み部１３１を有するように、金属電極１３を形成し、この凹み部１３１を利用して、樹脂膜１４の凹み部１３１への充填および上記化学的エッチングを行うことにより、電極２、３の線間リークを抑制し、電気的な対策を講じている。
また、この図６に示される例では、上記した下地電極形成工程と、金属電極形成工程と、樹脂膜形成工程と、金属電極および樹脂膜の機械的除去加工工程と、凹み部周辺端部のエッチング工程と、残存樹脂膜除去工程とを順次行うことを特徴とする半導体装置の製造方法が提供される。
図７は、本実施形態の変形例としてのはんだ１５を用いたエミッタ電極２およびゲート電極３の形成方法を説明するための工程図である。
［図７（ａ）の工程］
本工程では、上記図６（ａ）における下地電極形成工程と同様に、シリコン基板１の表面１ａ上への下地電極としてのアルミニウム電極１１の形成、および開口部１２ａを有する保護膜１２の形成を行う。
さらに、本工程では、上記図６（ｂ）における金属電極形成工程と同様に、開口部１２ａから臨むアルミニウム電極１１の表面１１ａ上および保護膜１２上に、凹み部１３１を有する接続用の金属電極１３を形成する。
［図７（ｂ）、（ｃ）の工程］
続いて、本工程では、凹み部１３１を含む金属電極１３の上に、はんだ層１５を形成するとともに、このはんだ層１５を当該凹み部１３１に充填する（はんだ層形成工程）。
具体的には、図７（ｂ）に示されるように、凹み部１３１を含む金属電極１３の上に、はんだ箔１５ａを載せ、その後、図７（ｃ）に示されるように、このはんだ泊１５ａをリフローさせることにより、はんだ層１５を形成する。このはんだ層１５は、上記はんだ６０と同様のはんだ材料からなるものである。
なお、はんだ泊１５ａに代えてはんだパウダーを採用してもよいし、はんだペーストを印刷するものであってもよい。
また、本例は、上記図１に示される電極２、３においてはんだ６０が接続されるものに適用されるものであり、ワイヤボンディングが行われる電極３については、はんだ層１５は形成されない。たとえば、このワイヤボンディング用の電極３に対応する部位に開口部を有するはんだ箔１５ａを用いればよい。
［図７（ｄ）の工程］
次に、本工程では、上述した切削、研削、研磨あるいはショットブラストを用いた機械的除去加工により、金属電極１３のうち凹み部１３１およびこの凹み部１３１に充填されたはんだ層１５を残しつつ、金属電極１３のうち凹み部１３１における周辺端部１３２が露出するように、金属電極１３およびはんだ１５を除去する（金属電極およびはんだ層の機械的除去加工工程）。
こうして、本例においては、図７（ｅ）に示されるように、金属電極１３の凹み部１３１にはんだ層１５が充填されたエミッタ電極２ができあがる。なお、この後、このはんだ層１５を含むエミッタ電極２の上面を研削や研磨により平坦化してもよい。
つまり、本例では、実質的に金属電極１３の上にはんだ層１５が形成されたエミッタ電極２ができあがる。それによれば、それ以降の工程において、このエミッタ電極２におけるはんだ付けのためのはんだのパターニング工程が不要となる。
また、この図７に示される例では、上記した下地電極形成工程と、金属電極形成工程と、はんだ層形成工程と、金属電極およびはんだ層の機械的除去加工工程とを順次行うことを特徴とする半導体装置の製造方法が提供される。
（他の実施形態）
なお、上記実施形態では、下地電極としてアルミニウム電極１１を用いたが、下地電極としては、ＣｕまたはＣｕを主成分とするＣｕ電極を用いてもよい。
また、半導体チップ１０としては、上記したようなＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が形成された半導体チップに限定されるものではないことは、もちろんである。
また、上記実施形態では、接続用の金属電極１３としては、はんだやボンディングワイヤ以外の部材が接続されるものであってもよく、たとえば、金などのスタッドバンプなどが接続されるものでもよい。
また、上記実施形態では、金属電極１３として、主として積層膜構成のものについて述べているが、場合に応じて、単層膜構造の金属電極であってもよい。
また、半導体装置としては、上記図１に示したような両面はんだ付けモールド構造に限定されるものではない。たとえば、半導体チップの片面にのみヒートシンクをはんだ付けしたものであってもよい。
要するに、本発明は、半導体基板の一面上に下地電極を形成し、下地電極の上に保護膜を形成し、保護膜に開口部を形成するとともに、開口部から臨む下地電極の表面上に、接続用の金属電極を形成してなり、さらに、保護膜の上面に対して開口部から臨む下地電極の表面が引っ込むように段差が形成されている半導体装置であるならば、適用可能なものである。
そして、このような半導体装置において、金属電極が、下地電極および保護膜の上に形成された膜を切削、研削もしくは研磨によりパターニングすることによって、開口部から臨む下地電極の表面および保護膜の側面のみに形成されてなるものしたことが要部であり、その他の部分については、適宜設計変更が可能である。
本発明の実施形態にかかる半導体装置の全体構成を示す概略断面図である。 （ａ）は、はんだ接合前における図１中のエミッタ電極の近傍部の拡大断面図であり、（ｂ）は、（ａ）に示されるエミッタ電極にはんだを接合した後の状態を示す拡大断面図である。 上記実施形態におけるエミッタ電極およびゲート電極の形成方法を説明するための工程図である。 上記実施形態における金属電極を形成するために用いられるスパッタリング装置の模式的構成を示す図である。 上記実施形態の変形例としてのショットブラストを用いたエミッタ電極およびゲート電極の形成方法を説明するための工程図である。 上記実施形態の変形例としての樹脂膜を用いたエミッタ電極およびゲート電極の形成方法を説明するための工程図である。 上記実施形態の変形例としてのはんだを用いたエミッタ電極およびゲート電極の形成方法を説明するための工程図である。 従来の粘着シートを用いた金属電極のパターニング方法を説明するための概略断面図である。
符号の説明
１…半導体基板、１ａ…半導体基板の一面としての表面、
１ｂ…半導体基板の他面としての裏面、
１１…下地電極としてのアルミニウム電極、１１ａ…アルミニウム電極の表面、
１２…保護膜、１２ａ…保護膜の開口部、１２ｂ…保護膜の側面、
１３…金属電極、６０…はんだ。

Claims (7)

  1. 半導体基板（１）の一面（１ａ）上に下地電極（１１）を形成し、前記下地電極（１１）の上に保護膜（１２）を形成し、前記保護膜（１２）に開口部（１２ａ）を形成するとともに、前記開口部（１２ａ）から臨む前記下地電極（１１）の表面（１１ａ）上に、接続用の金属電極（１３）を形成してなる半導体装置において、
    前記保護膜（１２）の上面に対して前記開口部（１２ａ）から臨む前記下地電極（１１）の表面（１１ａ）が引っ込むように段差が形成されており、
    前記金属電極（１３）は、前記下地電極（１１）および前記保護膜（１２）の上に形成された膜を機械的に削る機械的除去加工によりパターニングすることによって、前記開口部（１２ａ）から臨む前記下地電極（１１）の表面（１１ａ）および前記段差を形成する前記保護膜（１２）の側面（１２ｂ）のみに形成されたものとなっていることを特徴とする半導体装置。
  2. 前記保護膜（１２）の上面に対して、前記金属電極（１３）のうち前記下地電極（１１）の中央部上に位置する部位の上面は、段差をもって引っ込んでいることを特徴とする請求項１に記載の半導体装置。
  3. 前記保護膜（１２）は樹脂よりなることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記金属電極（１３）のうち前記段差を形成する前記保護膜（１２）の側面（１２ｂ）に形成された部位は、前記金属電極（１３）を介し、はんだ（６０）が接していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記金属電極（１３）は、バイトもしくは多刃工具を用いた切削法によりパタ−ニングされたものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記金属電極（１３）は、ダイヤモンドホイ−ルもしくはＧＣ砥石もしくは電着砥石を用いた研削法によりパターニングされたものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  7. 前記金属電極（１３）は、砥粒を用いた研磨法によりパターニングされたものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
JP2005193748A 2004-12-03 2005-07-01 半導体装置 Active JP4479611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193748A JP4479611B2 (ja) 2004-12-03 2005-07-01 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004351114 2004-12-03
JP2005193748A JP4479611B2 (ja) 2004-12-03 2005-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2006186304A true JP2006186304A (ja) 2006-07-13
JP4479611B2 JP4479611B2 (ja) 2010-06-09

Family

ID=36739156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193748A Active JP4479611B2 (ja) 2004-12-03 2005-07-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4479611B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008012678A1 (de) 2007-03-06 2008-10-09 Denso Corp., Kariya-shi Verfahren zum Bilden einer metallischen Elektrode und die metallische Elektrode aufweisende Halbleitervorrichtung
JP2009049356A (ja) * 2007-07-26 2009-03-05 Denso Corp 半導体装置の金属電極形成方法及び半導体装置
DE102010041541A1 (de) 2009-09-29 2011-04-14 Denso Corporation, Kariya-City Verfahren zum Ausbilden einer Metallelektrode einer Halbleitereinrichtung und Vorrichtung zum Ausbilden einer Metallelektrode
JP2011077187A (ja) * 2009-09-29 2011-04-14 Denso Corp 半導体装置
DE102010042606A1 (de) 2009-10-19 2011-05-26 Denso Corporation, Kariya-City Manufacturing method of semiconductor device
JP2012138584A (ja) * 2009-08-18 2012-07-19 Denso Corp 半導体装置の製造方法
US8405218B2 (en) 2009-03-23 2013-03-26 Denso Corporation Semiconductor device and method of patterning resin insulation layer on substrate of the same
JP2013065737A (ja) * 2011-09-19 2013-04-11 Denso Corp 半導体装置の製造方法
US11495509B2 (en) 2020-05-15 2022-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800232B2 (en) 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
DE102008012678B4 (de) * 2007-03-06 2010-10-14 DENSO CORPORATION, Kariya-shi Verfahren zum Bilden einer metallischen Elektrode und die metallische Elektrode aufweisende Halbleitervorrichtung
US7910460B2 (en) 2007-03-06 2011-03-22 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
DE102008012678A1 (de) 2007-03-06 2008-10-09 Denso Corp., Kariya-shi Verfahren zum Bilden einer metallischen Elektrode und die metallische Elektrode aufweisende Halbleitervorrichtung
JP2009049356A (ja) * 2007-07-26 2009-03-05 Denso Corp 半導体装置の金属電極形成方法及び半導体装置
JP4618295B2 (ja) * 2007-07-26 2011-01-26 株式会社デンソー 半導体装置の金属電極形成方法
US8405218B2 (en) 2009-03-23 2013-03-26 Denso Corporation Semiconductor device and method of patterning resin insulation layer on substrate of the same
JP2012138584A (ja) * 2009-08-18 2012-07-19 Denso Corp 半導体装置の製造方法
DE102010041541A1 (de) 2009-09-29 2011-04-14 Denso Corporation, Kariya-City Verfahren zum Ausbilden einer Metallelektrode einer Halbleitereinrichtung und Vorrichtung zum Ausbilden einer Metallelektrode
CN102034743A (zh) * 2009-09-29 2011-04-27 株式会社电装 半导体装置的金属电极的形成方法以及金属电极形成设备
US8263490B2 (en) 2009-09-29 2012-09-11 Denso Corporation Formation method of metallic electrode of semiconductor device and metallic electrode formation apparatus
JP2011077187A (ja) * 2009-09-29 2011-04-14 Denso Corp 半導体装置
DE102010042606A1 (de) 2009-10-19 2011-05-26 Denso Corporation, Kariya-City Manufacturing method of semiconductor device
JP2013065737A (ja) * 2011-09-19 2013-04-11 Denso Corp 半導体装置の製造方法
US11495509B2 (en) 2020-05-15 2022-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4479611B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4479611B2 (ja) 半導体装置
TWI273682B (en) Method for manufacturing wafer level chip scale package using redistribution substrate
JP3530149B2 (ja) 配線基板の製造方法及び半導体装置
JP4722047B2 (ja) 機能素子及びその製造方法、並びに機能素子実装構造体
JP6406975B2 (ja) 半導体素子および半導体装置
JP3810204B2 (ja) 半導体装置の製造方法および半導体装置
JP2006005343A (ja) ウエハレベルチップスケールパッケージ製造方法
CN101185153A (zh) 半导体封装及其形成方法
JP5024348B2 (ja) 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
US7183190B2 (en) Semiconductor device and fabrication method therefor
WO2003069743A1 (fr) Embase et dispositif a semiconducteur
US8623450B2 (en) Method for producing a flexible circuit configuration
JP4501806B2 (ja) 半導体装置の製造方法
JP2006261415A (ja) 半導体装置の製造方法
CN108242438A (zh) 具有伸出导电通孔的半导体装置和制造此类装置的方法
JP2007250999A (ja) 半導体装置の製造方法
JP5077278B2 (ja) ワイヤボンディング方法
JP3209152B2 (ja) 半導体圧力センサ及びその製造方法
JP2006041229A (ja) 半導体装置とその製造方法
JP2013065737A (ja) 半導体装置の製造方法
JP2009111433A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2008004760A (ja) 配線基板および電子装置
JP4631406B2 (ja) 半導体部品の電気信号取り出し部構造及びその製造方法
JP2021111745A (ja) シート体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4479611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250