JP2006005343A - ウエハレベルチップスケールパッケージ製造方法 - Google Patents

ウエハレベルチップスケールパッケージ製造方法 Download PDF

Info

Publication number
JP2006005343A
JP2006005343A JP2005162845A JP2005162845A JP2006005343A JP 2006005343 A JP2006005343 A JP 2006005343A JP 2005162845 A JP2005162845 A JP 2005162845A JP 2005162845 A JP2005162845 A JP 2005162845A JP 2006005343 A JP2006005343 A JP 2006005343A
Authority
JP
Japan
Prior art keywords
wafer
metal layer
forming
electrode metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005162845A
Other languages
English (en)
Other versions
JP4994607B2 (ja
Inventor
Soon-Bum Kim
淳範 金
Ung-Kwang Kim
雄光 金
Keum-Hee Ma
金希 馬
Young-Hee Song
永僖 宋
Sung-Min Sim
成▲ミン▼ 沈
世容 ▲呉▼
Se-Yong Oh
Kang-Wook Lee
康旭 李
Se-Young Jeong
世泳 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006005343A publication Critical patent/JP2006005343A/ja
Application granted granted Critical
Publication of JP4994607B2 publication Critical patent/JP4994607B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】パッケージスタック用ウエハレベルチップスケールパッケージを製造する方法を提供する。
【解決手段】第１面３５及び第２面３９と、前記第１面にチップパッドを有する複数の集積回路チップ３４と、前記集積回路チップ間を走るスクライブレーン３６とを有するウエハ３０を備える段階と、前記ウエハの第１面に前記チップパッドを貫通する孔を形成する段階と、前記ウエハの第１面に前記孔の内面を覆うベース金属層４１を形成する段階と、前記孔を充填して前記チップパッドに電極金属層４２を形成する段階と、前記ウエハの第２面を研磨し、前記電極金属層を前記ウエハの第２面を介して露出する段階と、前記ウエハ第２面を介して露出した前記電極金属層にメッキバンプ４３を形成する段階と、前記電極金属層間に位置するベース金属層を除去する段階と、前記スクライブレーンに沿って前記ウエハを分離する段階とを含む。
【選択図】図１０

Description

本発明は、電子パッケージング技術に関し、さらに詳細には、３次元パッケージスタックに有効なウエハレベルチップスケールパッケージ製造方法に関するものである。
近年、電子産業の特徴は、小型化、高速化、多機能化とともに高い信頼性を有する製品を低コストで製造することである。近年、開発されたチップスケールパッケージ(または、チップサイズパッケージ)は、こうした小型高性能電子製品に適した大きさに対応できるものである。ウエハレベルチップスケールパッケージは、ウエハレベルにおいてチップスケールパッケージを製造することができ、かつ費用節減に効果的である。
３次元パッケージスタックは、単位パッケージで、ウエハレベルチップスケールパッケージを用いて上下に積層させて上部パッケージと下部パッケージとを電気的に接続する。ウエハレベルチップスケールパッケージ積層に必要な電気的接続に関する従来の方法については、下記に説明する。
従来技術によれば、研磨工程によって半導体ウエハを薄膜した後半導体ウエハを貫通する孔を形成する。孔に配線プラグを形成して配線プラグに金属バンプを形成する。金属バンプが下層に位置する半導体ウエハの配線プラグと連結されることにより、上下部パッケージが電気的に接続される。
しかし、上記方法は、研磨工程によりシリコンウエハが薄くなり、その後の製造や取扱いに際して信頼性が損なわれる短所がある。さらに、ウエハを貫通する孔に配線プラグを形成することが困難で、また、写真工程及び電気メッキにより金属バンプを形成しなければならないため、金属バンプの形成過程が極めて複雑でかつ時間と費用がかかるといった問題点がある。
さらに他の従来技術によると、ウエハに部分的に孔をあけて、その孔に配線プラグを形成する。そして、研磨工程によりウエハを薄膜化し、研磨された表面に配線プラグが露出するまでにエッチングする。配線プラグが露出する部分の上に突起部を形成し、その突起部を取り囲むようにはんだボールを形成している。
しかし、前記方法は、ウエハを薄膜化する方法としてエッチング工程を用いているが、機械的な研磨工程に比べて、エッチング工程の条件を調整することが容易ではなく、ウエハ裏面研磨工程に時間がかかるうえ、配線プラグを損傷する恐れがある。さらに、はんだボールを形成するために突起部毎にソルダボールを融着させる工程を行なわなければならないのではんだボール形成工程が複雑でかつ時間がかかるという問題点がある。
従って、本発明の目的は、工程が簡素であるとともに製造時間及び費用を軽減できるパッケージスタック用ウエハレベルチップスケールパッケージを製造する方法を提供することにある。
上記目的を達成するために、ウエハレベルチップスケールパッケージ製造方法は、第１面及び第２面と、第１面にチップパッドを含む複数の集積回路チップと、集積回路チップ間を走るスクライブレーンとを有するウエハを備える段階と、チップパッドを貫通するようウエハの第１面に孔を形成する段階と、ウエハの第１面に、孔の内面を覆うベース金属層を形成する段階と、孔を充填するともにチップパッドに電極金属層を形成する段階と、ウエハの第２面を研磨して電極金属層をウエハの第２面を介して露出する段階と、ウエハ第２面を介して露出した電極金属層にメッキバンプを形成する段階と、電極金属層間に位置するベース金属層を除去する段階と、スクライブレーンに沿ってウエハを分離する段階と、を含む。
また、本発明の製造方法において、孔の内面に絶縁層を形成する段階をさらに含む。孔は、レーザードリル孔あけ、湿式エッチング及び乾燥式エッチングのいずれか一つにより形成されることが好ましい。電極金属層は、銀（Ａｇ）、金（Ａｕ）銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）及びそれらの合金から選ばれた少なくとも一つの物質で製造され得る。
また、本発明の製造方法において、ウエハの第１面に臨時バッファ用テープを貼る段階をさらに含む。バッファ用テープとして紫外線テープを用いることが好ましい。バッファ用テープは、メッキ電極用の少なくとも一つの開口を有する。そして、孔を形成する段階は、メッキ電極用の少なくとも一つの孔を形成することを含み、また、電極金属層を形成する段階は、メッキ電極用の孔に金属層を形成することを含む。
そして、メッキバンプを形成する段階は、ウエハの第２面がメッキ液に接するようにウエハをメッキ液に供給することを含む。また、メッキバンプを形成する段階は、メッキ液に陰極を供給して陰極と電極金属層とを接続させることをさらに含む。ここで、メッキバンプは、金、ニッケル、銅及びはんだから選ばれた少なくとも一つの物質で製造されている。
また、本発明の製造方法において、ウエハの第１面から臨時バッファ用テープを除去する段階をさらに含む。
また、本発明の他の実施形態によるウエハレベルチップスケールパッケージ製造方法において、第１面及び第２面と、第１面にチップパッドを有するウエハを備える段階と、ウエハにチップパッドを貫通するブラインド孔を形成する段階と、ウエハの第１面とブラインド孔の内面とに金属層を形成する段階と、ブラインド孔に電極金属層を充填する段階と、ウエハの一部を研磨して電極金属層をウエハの第２面を介して露出する段階と、ウエハ第２面を介して露出した電極金属層にメッキバンプを形成する段階と、を含む。
本発明の更に他の実施形態によるウエハレベルチップスケールパッケージ製造方法において、第１面及び第２面を有するウエハを備える段階と、ウエハの第１面にブラインド孔を形成する段階と、ブラインド孔に電極金属層を充填する段階と、ウエハの一部を研磨してウエハの第２面を介して電極金属層を露出する段階と、ウエハ第２面を介して露出した電極金属層上にバンプを電気メッキする段階と、を含む。
本発明のウエハレベル積層パッケージ用チップスケールパッケージ製造方法は、孔に電極金属層を充填した後、ウエハ裏面から電極金属層の先端部を露出するために物理的研磨工程だけで電極金属層の先端の一部を削ってウエハ裏面から電極金属層の先端部を直接露出することができる。そのため、従来のウエハ裏面研磨工程に比べて工程条件が容易であるとともに、研磨工程の単一方法により工程時間を軽減することができる。
また、ウエハ裏面に露出した電極金属層に感光膜を用いた写真工程を用いずメッキバンプが形成できるため、メッキバンプ形成工程を簡素化させることができかつメッキバンプ形成に伴う製造費用の軽減を図ることができる。
ウエハ裏面研磨工程により薄形化されたウエハの活性面にバッファ用接着テープを貼り付けているため、メッキ工程において、薄型のウエハを損傷せず、取扱いが容易である。
以下、添付図面を参照しながら本発明の実施形態をさらに詳細に説明する。
図１乃至図１３は、本発明の実施形態のパッケージスタックを用いたウエハレベルチップスケールパッケージの製造方法による各段階を示す図である。なお、この実施形態例の説明において、同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
図１に示すように、半導体ウエハ３０は、基板３２で製造された多数の集積回路チップ３４を備える。本発明の実施形態では、シリコン素材の基板３２を示しているが、これに限定されない。ウエハ製造工程に関する説明は、従来技術としてよく知られているためその記載を省略する。集積回路チップ３４間にスクライブレーン３６が形成されている。
図２は、集積回路チップ３４を拡大した平面図で、図３は、図２のＩＩＩ-ＩＩＩ線の断面図である。図２及び図３に示すように、集積回路チップ３４は、ウエハ３０の表面３５に形成され、シリコン基板３２に形成されている集積回路（図示せず）と電気的に接続している多数のチップパッド３１を備える。また、ウエハ３０の表面３５は不活性層３３により覆われている。チップパッド３１は、アルミニウム（Ａｌ）若しくは銅（Ｃｕ）から製造されるが、これに限定されず、幾多のものから製造され得る。不活性層３３は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素又はその組合せから製造されるが、これに限定されない。そして、チップパッド３１は、集積回路チップ３４の端部に沿って少なくとも一つの列を作って配置される。しかし、チップパッド３１の配置は必ずしもこれに限定されず、集積回路チップ３４に形成されるチップパッド３１の数量もやはりこれに限定されない。
図４は、孔３７を形成する段階を示す断面図である。図４に示すように、チップパッド３１を完全に貫通してシリコン基板３２を部分的に貫通する孔３７を形成する段階を行う。孔３７は、下記に説明する通り、電気接続電極に対応するものである。また、孔３７を形成する方法として、レーザードリル孔あけ、湿式エッチング、または乾燥式エッチングのいずれか一つにより形成され得る。図４に示すように、孔３７は、一定の幅と垂直の側壁を有する。しかし、本発明はこれに限定されず、例えば、不規則な幅を有することができ、また、平坦、曲線、テーパ、傾斜（表面３５に対して）等の側壁を有することができる。さらに、チップパッド３１の内側先端を超えて側方に延出することができる。
図５は、絶縁層３８を形成する段階を示す断面図である。図５に示すように、孔３７の内面に絶縁層３８を形成する段階を行う。すなわち、絶縁層３８は、孔３７に形成される電気接続電極をシリコン基板３２から電気的に絶縁する。図５では、孔３７の全表面に形成された絶縁層３８を示しているが、これに限定されない。例えば、孔３７のある側壁に限り形成され底壁には形成され得る。チップパッド３１の表面は、絶縁層３８により覆われていない。
そして、絶縁層３８は、酸化物、窒化物またはその組合せから製造され得るが、これに限定されず、他の多様な物質で製造され得る。絶縁層３８を形成する具体的な方法として、ウエハ３０にマスク(図示せず)を塗布した後、マスクに孔に対応する開口部を形成する。化学的気相蒸着方法によって開口部を通して孔３７の表面に絶縁層３８を選択的に形成することができる。絶縁層形成方法もまたこれに限定されない。
図６は、ウエハ３０の表面３５にベース金属層４１を形成する段階を示す断面図である。図６に示すように、孔３７内の絶縁層３８、チップパッド３１及び不活性層３３を覆うベース金属層４１を形成する段階を行う。ベース金属層４１は一つ以上の金属で構成されている。金属層には、内部金属と外部金属とでなるが、内部金属として、絶縁層３８に対する密着性に優れた素材のクロム（Ｃｒ）、チタニウム（Ｔｉ）、またはその他の金属等が挙げられる。また、外部金属として、孔３７に形成される電極金属層（貫通金属）との接着性に優れた素材の銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、又はその他の金属等が挙げられる。ベース金属層４１は、スパッタリングにより形成されるが、例えば、好ましい厚さは、約５〜１０μｍが良い。しかし、本発明は、これに限定されず、他の適宜な方法で形成され得る。また、ベース金属層４１の厚さもそれ以外の厚さで形成され得る。
図７Ａ乃至図７Ｃは、電極金属層４２を形成する段階を示す断面図である。図７Ａ乃至図７Ｃに示すように、孔３７内部及びその上に電極金属層４２を形成する段階を行う。まず、図７Ａに示すように、ウエハ３０にフォトレジスト層を塗布した後パターニングしてフォトレジストマスク５１を形成する。フォトレジストマスク５１に窓５２が形成されベース金属層４１を部分的に露出させる。ベース金属層４１の露出部分は、チップパッド３１の上に重ね合わせられ、孔３７に提供される。
次に、図７Ｂに示すように、フォトレジストマスク５１の窓５２を介して露出したベース金属層４１の上に電極金属層を形成する。すなわち、電極金属層４２の形成のために電気メッキ方法が用いられるが、あくまでも例示に過ぎず、これに限定されない。ここで、ベース金属層４１は、メッキ電極としての役割を果たす。電極金属層４２は、孔３７を充填して孔３７の外部まで延出される。図７Ｂに示すように、電極金属層４１は、チップパッド３１の領域上に重ね合わせられる。電極金属層４２の素材として、金、銅、ニッケル、パラジウム、白金、これらの合金、又はその他の適宜な金属が挙げられる。
なお、図７Ｃは、フォトレジストマスク５１を除去する段階を示す。その結果、チップパッド３１と孔３７とに電極金属層４２が残ることになる。本実施形態において、ベース金属層４１は、下記に説明するように、後の電気メッキ工程においてメッキ電極としての役割を果たす。
図８は、ウエハ３０を研磨する段階を示す断面図である。図８に示すように、研摩機５３でウエハ３０の裏面３９を研磨する段階を行う。研磨の結果として、シリコン基板３２の一部が除去され、かつ孔３７内部の電極金属層４２がウエハ３０の裏面３９を介して外部に露出する。例えば、研磨する前のウエハ３０の場合、約７００μｍの厚さを有するが、本発明による裏面研磨工程によって約１００μｍ以下の厚さのウエハとなる。しかし、本発明は、これに限定されない。
本発明の本実施形態によれば、従来の、研磨方法及びエッチング工程いずれも行わなければならないことに反して、本発明は、研磨技術だけで、ウエハ裏面３９を介して電極金属層４２を露出させることができる。これにより、従来のウエハ裏面研磨工程に比べて工程が単純で、かつ時間を軽減することができる。
図９は、ウエハ３０の活性面３５に臨時バッファ用テープ５４を貼る段階を示す断面図である。図９に示すように、電極金属層４２を露出させてウエハ３０にバッファ用テープ５４を貼る。電極金属層４２及び/またはベース金属層４１を露出させるためにバッファ用テープ５４に少なくとも一箇所以上の開口５５を有する。電極金属層４２及び/またはベース金属層４１の露出部分は、電気メッキ工程によりメッキ電極が接続される位置である。バッファ用テープ５４は、薄型のウエハ３０の取扱いを容易にし、かつウエハ３０に加わる機械的な衝撃などを緩和することができる。さらに、ウエハ３０の損傷を抑制することができる。バッファ用テープ５４は、周知の紫外線テープを用いることがが好ましい。しかし、本発明はこれに限定されず、幾多のテープで適宜に実施し得る。
図１０は、電極金属層４２にメッキバンプ４３を形成する段階を示す断面図である。図１０に示すように、メッキバンプ４３は、ウエハ３０の裏面３９に露出した電極金属層４２に形成される。すなわち、メッキバンプ４３及び電極金属層４２は電気接続電極４０を構成する。メッキバンプ４３を形成するために電気メッキ方法が用いられる。電気メッキの一例を図１４に示している。
図１４を参照すると、メッキ槽６０に電解メッキ液６３を充填して陽極６２を設ける。メッキ槽６０にウエハ３０を浸してウエハ３０の裏面３９がメッキ液６３に接触するようにする。バッファ用テープ５４の開口５５を介して露出した電極金属層４２及び/またはベース金属層４１に陰極６１を接続する。このとき、電極金属層４２は、ベース金属層４１により全て電気的に接続されるため、陰極６１の一点接地（one-point connection）によって多数の電極金属層４２にメッキバンプ４３を形成することができる。しかしながら、図１４に示すように、複数点接地（multiple-point connection）も適宜実施され得るため、陰極と電極金属層４２及び／又はベース金属層４１との間の一点接地関係に限定されない。
前記電気メッキ工程において、メッキバンプ４３は、所定の高さで形成される。
電気メッキ方法を用いることにより、従来の技術で用いられた写真工程は不要となる。メッキバンプ４３の素材は、電解メッキ液６３と陽極６２の物質とにより決定される。陽極６２は、金、ニッケル、銅、はんだ、またはその他の適宜な金属などから製造される。
メッキバンプ４３が形成された後、バッファ用テープ５４を除去する。図１１は、ウエハ３０からバッファ用テープを除去する段階を示す断面図である。上記紫外線テープが臨時バッファ用テープの場合、紫外線を照射することによりウエハ３０から紫外線テープを分離する。
図１２は、ベース金属層４１を除去することで電気接続電極４０を隔離する段階を示す断面図である。図１２を参照すると、エッチング工程によって隣接の電極金属層４２との間に存在するベース金属層４１を除去する。ここで、電極金属層４２をエッチングマスクとして用いる。このような方法で、電気接続電極４０を電気的に絶縁する。本発明は、上述のエッチング方法に限定されず、例えば、幾多の物質除去方法で適宜実施され得る。
図１３は、個々のパッケージ１０に分離する段階を示す断面図である。図１３に示すように、ウエハ３０から個々のパッケージ１０を切り離すために、ダイアモンドホイール或いはレーザーのような切削機５６を用いてスクライブレーンに沿ってウエハ３０を切断する。本発明は、上述の切断方法に限定されず、例えば、ダイを用いてスクライブレーンに沿ってウエハを切断し、個々のパッケージを得ることもできる。
図１４は、メッキバンプ４３を形成する方法として電気メッキ工程の一例を例示しているが、図１５及び図１６では、電気メッキ方法の他の一例を示している。
図１５を参照すると、メッキ槽７０にメッキ液７３を充填して陽極７２を設ける。メッキ液７３にウエハ３０を浸して、ウエハ３０の裏面３９がメッキ液７３に接するようにする。陰極７１は、孔３７ａを通してウエハ３０の裏面３９を介して露出した電極金属層４２ａと接続する。従って、臨時バッファ用テープ５４に開口が形成されない。上記孔３７ａは、孔３７と同じ製造段階で同様に形成される。上記電極金属層４２ａは、電極金属層４２と同じ製造段階で同様に形成される。各々の電極金属層４２は、ベース金属層４１を介して電極金属層４２ａと電気的に接続され、陰極７１は、メッキ液７３から電気的に絶縁される。
また、図１６の他の実施形態によれば、ウエハ３０の厚さが厚くてバッファ用テープが用いられない場合、メッキ槽８０にメッキ液８３を充填して陽極８３を設ける。ウエハ３０をメッキ液８３に浸して、ウエハ３０の裏面３９をメッキ液８３に接触させる。陰極８１に密着機８４を置いてウエハ３０の上へ密着することにより、陰極８１を電極金属層４２と電気的に接続させることができる。当該密着機８４は、絶縁物質から製造され得る。
前述の実施形態による電気メッキ工程において、ウエハの一部をメッキ槽のメッキ液に浸す例を開示したが、ウエハ全体を電解メッキ液に浸すディッピング法で上記工程を行うこともできる。この場合、ウエハ３０の裏面３５は、電解メッキ液から保護される。
なお、本明細書と図面に開示された本発明の実施形態は理解を助けるための特定例を提示したに過ぎず、本発明の範囲を限定するものではない。ここに開示された実施形態の他にも本発明の技術的思想に基づき他の変形例が実施可能である。
半導体ウエハの概略的な平面図である。 集積回路チップを拡大した平面図である。 図２のＩＩＩ-ＩＩＩ線の断面図である。 シリコン基板に孔を形成する段階を示す断面図である。 孔の内面に絶縁層を形成する段階を示す断面図である。 ウエハにベース金属層を形成する段階を示す断面図である。 孔に電極金属層を形成する段階を示す断面図である。 孔に電極金属層を形成する段階を示す断面図である。 孔に電極金属層を形成する段階を示す断面図である。 ウエハ裏面を研磨する段階を示す断面図である。 ウエハに臨時バッファ用テープを貼る段階を示す断面図である。 電極金属層にメッキバンプを形成する段階を示す断面図である。 ウエハからバッファ用テープを除去する段階を示す断面図である。 ベース金属層を除去して接続電極を隔離する段階を示す断面図である。 ウエハから個々のパッケージを分離する段階を示す断面図である。 電気メッキによりメッキバンプを形成する段階を示す概略図である。 本発明の他の実施形態における電気メッキでメッキバンプを形成する段階を示す概略図である。 本発明のさらに他の実施形態における電気メッキでメッキバンプを形成する段階を示す概略図である。
符号の説明
１０ チップスケールパッケージ
３０ ウエハ
３０ａ チップ領域
３０ｂ 端部領域
３１ チップパッド
３２ シリコン基板
３３ 不活性層
３４ 半導体チップ
３５ 表面
３６ スクライブレーン
３７ 孔
３８ 絶縁層
３９ 裏面
４０ 電気接続電極
４１ ベース金属層
４２ 電極金属層
４３ メッキバンプ
５１ フォトマスク
５２ 窓
５３ 研摩機
５４ バッファ用テープ
５５ 開口
５６ 切削機
６０ メッキ槽
６１ 陰極
６２ 陽極
６３ メッキ液

Claims (22)

  1. 第１面及び第２面と、前記第１面にチップパッドを有する複数の集積回路チップと、前記集積回路チップ間を走るスクライブレーンとを有するウエハを備える段階と、
    前記ウエハの第１面に前記チップパッドを貫通する孔を形成する段階と、
    前記ウエハの第１面に前記孔の内面を覆うベース金属層を形成する段階と、
    前記孔を充填して前記チップパッドに電極金属層を形成する段階と、
    前記ウエハの第２面を研磨し、前記電極金属層を前記ウエハの第２面を介して露出する段階と、
    前記ウエハ第２面を介して露出した前記電極金属層にメッキバンプを形成する段階と、
    前記電極金属層間に位置するベース金属層を除去する段階と、
    前記スクライブレーンに沿って前記ウエハを分離する段階と、
    を含むことを特徴とするウエハレベルチップスケールパッケージ製造方法。
  2. 前記孔の内面に絶縁層を形成する段階をさらに含むことを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  3. 前記孔は、レーザードリル孔あけ、湿式エッチング及び乾燥式エッチングのいずれか一つにより形成されたことを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  4. 前記ベース金属層は、クロム、チタニウム、銀、金、銅、ニッケル、パラジウム、白金及びそれらの合金から選ばれた少なくとも一つから構成されていることを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  5. 前記電極金属層は、銀、金、銅、ニッケル、パラジウム、白金及びそれらの合金から選ばれた少なくとも一つの物質で構成されていることを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  6. 前記ウエハの第１面に臨時バッファ用テープを貼る段階をさらに含むことを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  7. 前記臨時バッファ用テープは、紫外線テープであることを特徴とする請求項６に記載のウエハレベルチップスケールパッケージ製造方法。
  8. 前記臨時バッファ用テープは、メッキ電極用の少なくとも一つの開口を含むことを特徴とする請求項６に記載のウエハレベルチップスケールパッケージ製造方法。
  9. 前記孔を形成する段階は、メッキ電極用の少なくと一つの孔を形成する段階を含むことを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  10. 前記電極金属層を形成する段階は、メッキ電極用の孔に金属層を形成する段階を含むことを特徴とする請求項９に記載のウエハレベルチップスケールパッケージ製造方法。
  11. 前記メッキバンプを形成する段階は、前記ウエハの第２面がメッキ液に接するように前記ウエハをメッキ液に供給する段階を含むことを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  12. 前記メッキバンプを形成する段階は、メッキ液に陰極を供給するとともに陽極と電極金属層とを接続させる段階をさらに含むことを特徴とする請求項１１に記載のウエハレベルチップスケールパッケージ製造方法。
  13. 前記メッキバンプは、金、ニッケル、銅及びはんだから選ばれた少なくとも一つの物質で構成されていることを特徴とする請求項１に記載のウエハレベルチップスケールパッケージ製造方法。
  14. 前記ウエハの第１面から前記臨時バッファ用テープを除去する段階をさらに含むことを特徴とする請求項６に記載のウエハレベルチップスケールパッケージ製造方法。
  15. 第１面及び第２面と、前記第１面にチップパッドとを有するウエハを備える段階と、
    前記ウエハに、前記チップパッドを貫通するブラインド孔を形成する段階と、
    前記ウエハの第１面と前記孔の内面とに金属層を形成する段階と、
    前記ブラインド孔に電極金属層を充填する段階と、
    前記ウエハの一部を研磨し、前記電極金属層を、前記ウエハの第２面に露出する段階と、
    前記ウエハの第２面に露出した前記電極金属層にメッキバンプを形成する段階と、
    を含むことを特徴とするウエハレベルチップスケールパッケージ製造方法。
  16. 前記ウエハからベース金属層の一部を除去する段階をさらに含むことを特徴とする請求項１５に記載のウエハレベルチップスケールパッケージ製造方法。
  17. 前記ウエハを個々のパッケージに分離する段階をさらに含むことを特徴とする請求項１５に記載のウエハレベルチップスケールパッケージ製造方法。
  18. 第１面及び第２面を有するウエハを備える段階と、
    前記ウエハの第１面にブラインド孔を形成する段階と、
    前記孔に電極金属層を充填する段階と、
    前記ウエハの一部を研磨し、前記電極金属層を、前記ウエハの第２面を介して露出する段階と、
    前記ウエハの第２面に露出した前記電極金属層にバンプを電気メッキする段階と、
    を含むことを特徴とするウエハレベルチップスケールパッケージ製造方法。
  19. 前記ウエハを研磨して前記電極金属層が前記ウエハの第２面を介して露出する段階をさらに含むことを特徴とする請求項１８の記載のウエハレベルチップスケールパッケージ製造方法。
  20. 前記ウエハは、シリコン物質で構成されていることを特徴とする請求項１８に記載のウエハレベルチップスケールパッケージ製造方法。
  21. 前記ウエハを個々のパッケージに分離することを特徴とする請求項１８に記載のウエハレベルチップスケールパッケージ製造方法。
  22. 前記電極金属層は、ブラインド孔を充填するともに前記ブラインド孔から突き出ていること特徴とする請求項１８に記載のウエハレベルチップスケールパッケージ製造方法。
JP2005162845A 2004-06-15 2005-06-02 ウエハレベルチップスケールパッケージ製造方法 Active JP4994607B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040044050A KR100618543B1 (ko) 2004-06-15 2004-06-15 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
KR2004-044050 2004-06-15

Publications (2)

Publication Number Publication Date
JP2006005343A true JP2006005343A (ja) 2006-01-05
JP4994607B2 JP4994607B2 (ja) 2012-08-08

Family

ID=35461095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162845A Active JP4994607B2 (ja) 2004-06-15 2005-06-02 ウエハレベルチップスケールパッケージ製造方法

Country Status (3)

Country Link
US (1) US7524763B2 (ja)
JP (1) JP4994607B2 (ja)
KR (1) KR100618543B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076883A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009088467A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd ウェハーをパッケージングする方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7704874B1 (en) * 2006-10-02 2010-04-27 Newport Fab, Llc Method for fabricating a frontside through-wafer via in a processed wafer and related structure
TW200836322A (en) * 2007-02-16 2008-09-01 Touch Micro System Tech Method of fabricating micro connectors
KR100843240B1 (ko) 2007-03-23 2008-07-03 삼성전자주식회사 웨이퍼 레벨 스택을 위한 반도체 소자 및 웨이퍼 레벨스택을 위한 반도체 소자의 관통전극 형성방법
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR100983471B1 (ko) * 2008-04-30 2010-09-27 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
KR101101432B1 (ko) * 2009-09-08 2012-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
JP7240151B2 (ja) * 2018-11-22 2023-03-15 株式会社ジャパンディスプレイ 検出装置及び表示装置
CN109872979A (zh) * 2019-02-14 2019-06-11 南通通富微电子有限公司 一种扇出型封装器件
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
CN110379766B (zh) * 2019-06-26 2023-05-09 中国电子科技集团公司第三十八研究所 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN112981482B (zh) * 2021-02-02 2022-05-13 无锡华友微电子有限公司 一种在半导体晶圆上电镀导电材质的方法
WO2023184401A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 基板及其制备方法、集成无源器件、电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160645A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 積層半導体集積回路装置
JPH02239627A (ja) * 1989-03-13 1990-09-21 Fuji Electric Co Ltd 半導体チップの電極形成方法
JP2000232131A (ja) * 1999-02-12 2000-08-22 Sumitomo Metal Mining Co Ltd バンプ接点の製造方法
JP2002170904A (ja) * 2000-12-04 2002-06-14 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール
JP2003347474A (ja) * 2002-03-19 2003-12-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2970730A (en) * 1957-01-08 1961-02-07 Motorola Inc Dicing semiconductor wafers
US3654000A (en) * 1969-04-18 1972-04-04 Hughes Aircraft Co Separating and maintaining original dice position in a wafer
US3625837A (en) * 1969-09-18 1971-12-07 Singer Co Electroplating solder-bump connectors on microcircuits
JPS5990941A (ja) * 1982-11-17 1984-05-25 Nec Home Electronics Ltd バンプメツキ方法
US4638601A (en) * 1985-11-04 1987-01-27 Silicon Technology Corporation Automatic edge grinder
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JPH06349799A (ja) * 1993-06-08 1994-12-22 Hitachi Chem Co Ltd シリコンウェハーのバックグラインド方法
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP4343286B2 (ja) * 1998-07-10 2009-10-14 シチズンホールディングス株式会社 半導体装置の製造方法
US6352073B1 (en) * 1998-11-12 2002-03-05 Kabushiki Kaisha Toshiba Semiconductor manufacturing equipment
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2001210667A (ja) 2000-01-28 2001-08-03 New Japan Radio Co Ltd 半導体装置の製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20020135069A1 (en) * 2000-11-03 2002-09-26 Wood Robert L. Electroplating methods for fabricating microelectronic interconnects
US6793792B2 (en) * 2001-01-12 2004-09-21 Unitive International Limited Curaco Electroplating methods including maintaining a determined electroplating voltage and related systems
JP2002222823A (ja) 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
US6506633B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
JP2003273155A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160645A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 積層半導体集積回路装置
JPH02239627A (ja) * 1989-03-13 1990-09-21 Fuji Electric Co Ltd 半導体チップの電極形成方法
JP2000232131A (ja) * 1999-02-12 2000-08-22 Sumitomo Metal Mining Co Ltd バンプ接点の製造方法
JP2002170904A (ja) * 2000-12-04 2002-06-14 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール
JP2003347474A (ja) * 2002-03-19 2003-12-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076883A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009088467A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd ウェハーをパッケージングする方法

Also Published As

Publication number Publication date
US20050277293A1 (en) 2005-12-15
US7524763B2 (en) 2009-04-28
KR100618543B1 (ko) 2006-08-31
JP4994607B2 (ja) 2012-08-08
KR20050118904A (ko) 2005-12-20

Similar Documents

Publication Publication Date Title
JP4994607B2 (ja) ウエハレベルチップスケールパッケージ製造方法
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
JP4373866B2 (ja) 半導体装置の製造方法
KR100945504B1 (ko) 스택 패키지 및 그의 제조 방법
TWI335061B (en) Methods for fabricating semiconductor structures and probing dies
US8502393B2 (en) Chip package and method for forming the same
JP4456027B2 (ja) 貫通導電体の製造方法
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
TWI633597B (zh) 製造晶片級半導體封裝的方法
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
JP2007036060A (ja) 半導体装置及びその製造方法
KR20120055547A (ko) 극박 적층 칩 패키징
TW201246488A (en) Chip package and manufacturing method thereof
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007318143A (ja) 半導体構造体及びその製造方法
JP4768491B2 (ja) 半導体装置の製造方法
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
JP2009188254A (ja) 半導体装置及びその製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP4544902B2 (ja) 半導体装置及びその製造方法
KR101273970B1 (ko) 프로브의 탐침 및 프로브의 제조방법
JP2007158078A (ja) 半導体装置とその製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
JP3698160B2 (ja) 半導体装置の製造方法
JP2013065582A (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250