JP2001210667A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001210667A JP2001210667A JP2000019434A JP2000019434A JP2001210667A JP 2001210667 A JP2001210667 A JP 2001210667A JP 2000019434 A JP2000019434 A JP 2000019434A JP 2000019434 A JP2000019434 A JP 2000019434A JP 2001210667 A JP2001210667 A JP 2001210667A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- hole
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 アップサイドアップでフリップチップボンデ
ィングを行うことができる半導体装置の製造方法を提供
する。 【解決手段】 表面に複数の電極パッドが形成された半
導体基板に、裏面側から貫通孔を形成する。その後、貫
通孔内をメッキ金属で充填する。半導体基板の裏面側を
エッチングすることで、メッキ金属を露出させる。露出
したメッキ金属を金属バンプとする。このような構造の
半導体装置では、半導体基板の裏面側に金属バンプが突
出する構造となるので、アップサイドアップで実装基板
等にボンディングすることができる。
ィングを行うことができる半導体装置の製造方法を提供
する。 【解決手段】 表面に複数の電極パッドが形成された半
導体基板に、裏面側から貫通孔を形成する。その後、貫
通孔内をメッキ金属で充填する。半導体基板の裏面側を
エッチングすることで、メッキ金属を露出させる。露出
したメッキ金属を金属バンプとする。このような構造の
半導体装置では、半導体基板の裏面側に金属バンプが突
出する構造となるので、アップサイドアップで実装基板
等にボンディングすることができる。
Description
【０００１】
【発明の属する技術分野】本発明はバンプ電極を備えた
フリップチップ構造の半導体装置の製造方法に関し、裏
面側にバンプ電極を備えた半導体装置の製造方法に関す
る。
フリップチップ構造の半導体装置の製造方法に関し、裏
面側にバンプ電極を備えた半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】Chip Size Package等で使用されるフリ
ップチップボンディングは、半導体基板表面に形成され
た電極パッド上に、バンプ電極を形成し、基板あるいは
パッケージ上へアップサイドダウンでボンディングする
方法である。このようなボンディング方法は、ダイスボ
ンディング工程やワイヤボンディング工程を省略できる
という利点がある。また、電極を全面グリッドに配置で
きるので実装密度が向上するという利点がある。
ップチップボンディングは、半導体基板表面に形成され
た電極パッド上に、バンプ電極を形成し、基板あるいは
パッケージ上へアップサイドダウンでボンディングする
方法である。このようなボンディング方法は、ダイスボ
ンディング工程やワイヤボンディング工程を省略できる
という利点がある。また、電極を全面グリッドに配置で
きるので実装密度が向上するという利点がある。
【０００３】従来のフリップチップ構造の半導体装置
は、次のように形成される。まず、表面に半導体素子が
形成された半導体基板１上に、複数の電極パッド２を形
成する。表面を窒化膜３で被覆した後、電極パッド２表
面を露出するように、窒化膜３をパターニングする。露
出した電極パッド２と接続するように、バリア金属膜４
を全面に形成する。次に、バンプ電極形成領域を開口す
るようにホトレジスト５をパターニングする。その後、
金メッキを行い、ホトレジスト５の開口内にバンプ電極
６を形成する（図４）。
は、次のように形成される。まず、表面に半導体素子が
形成された半導体基板１上に、複数の電極パッド２を形
成する。表面を窒化膜３で被覆した後、電極パッド２表
面を露出するように、窒化膜３をパターニングする。露
出した電極パッド２と接続するように、バリア金属膜４
を全面に形成する。次に、バンプ電極形成領域を開口す
るようにホトレジスト５をパターニングする。その後、
金メッキを行い、ホトレジスト５の開口内にバンプ電極
６を形成する（図４）。
【０００４】ホトレジスト５を除去し、バンプ電極６を
マスクとして使用し、バリア金属膜４をエッチング除去
することによって、金属バンプを備えた半導体装置を形
成することができる（図５）。
マスクとして使用し、バリア金属膜４をエッチング除去
することによって、金属バンプを備えた半導体装置を形
成することができる（図５）。
【０００５】このような構造の半導体装置を実装基板上
に組み立てる際には、アップサイドダウンでボンディン
グするため、ボンディング工程では、半導体基板の裏面
しか見えない。そのため、位置合わせが困難であるとい
う問題があった。また、実装後に寿命試験等を行う際、
素子表面の状態が目視できないという問題があった。
に組み立てる際には、アップサイドダウンでボンディン
グするため、ボンディング工程では、半導体基板の裏面
しか見えない。そのため、位置合わせが困難であるとい
う問題があった。また、実装後に寿命試験等を行う際、
素子表面の状態が目視できないという問題があった。
【０００６】また、バンプ電極６の高さは、ホトレジス
ト５の開口部の厚さと同じか、わずかに高くしか形成す
ることができず、通常１０〜３０μｍ程度が限界であっ
た。更に、ガリウム砒素やインジウムリン等の化合物半
導体で形成された半導体装置では、むき出しの裏面を押
さえてボンディングするため、チップ欠け等の不良が発
生するといった問題があった。
ト５の開口部の厚さと同じか、わずかに高くしか形成す
ることができず、通常１０〜３０μｍ程度が限界であっ
た。更に、ガリウム砒素やインジウムリン等の化合物半
導体で形成された半導体装置では、むき出しの裏面を押
さえてボンディングするため、チップ欠け等の不良が発
生するといった問題があった。
【０００７】
【発明が解決しようとする課題】以上のようにバンプ電
極が半導体基板表面に形成された半導体装置をアップサ
イドダウンでボンディングする方法では、半導体基板の
裏面しか見えないため、位置合わせが困難であったり、
素子表面の状態を目視できないという問題があった。ま
た、化合物半導体のようにもろい材料では、実装時にチ
ップ欠け等の不良が発生するという問題あった。更に従
来のバンプ電極の製造方法では、バンプ金属の高さが、
ホトレジストの厚さによって決まり、限界があるという
問題があった。本発明は、上記問題点を解消し、アップ
サイドアップでフリップチップボンディングを行うこと
ができる半導体装置の製造方法を提供することを目的と
する。
極が半導体基板表面に形成された半導体装置をアップサ
イドダウンでボンディングする方法では、半導体基板の
裏面しか見えないため、位置合わせが困難であったり、
素子表面の状態を目視できないという問題があった。ま
た、化合物半導体のようにもろい材料では、実装時にチ
ップ欠け等の不良が発生するという問題あった。更に従
来のバンプ電極の製造方法では、バンプ金属の高さが、
ホトレジストの厚さによって決まり、限界があるという
問題があった。本発明は、上記問題点を解消し、アップ
サイドアップでフリップチップボンディングを行うこと
ができる半導体装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体基板表面に設けられた電極パッドと、
前記半導体基板裏面側から前記電極パッドに達する貫通
孔と、該貫通孔を通り、前記半導体基板の裏面側に突出
するバンプ電極とを備えた半導体装置の製造方法におい
て、半導体基板表面に電極パッドを形成する工程と、前
記半導体基板裏面側から、前記電極パッドに達する貫通
孔を形成する工程と、該貫通孔内をメッキ金属で充填す
る工程と、前記半導体基板裏面側を厚さ方向に部分的に
エッチング除去し、前記メッキ金属を突出させ、バンプ
電極を形成する工程とを含むことを特徴とするものであ
る。
するため、半導体基板表面に設けられた電極パッドと、
前記半導体基板裏面側から前記電極パッドに達する貫通
孔と、該貫通孔を通り、前記半導体基板の裏面側に突出
するバンプ電極とを備えた半導体装置の製造方法におい
て、半導体基板表面に電極パッドを形成する工程と、前
記半導体基板裏面側から、前記電極パッドに達する貫通
孔を形成する工程と、該貫通孔内をメッキ金属で充填す
る工程と、前記半導体基板裏面側を厚さ方向に部分的に
エッチング除去し、前記メッキ金属を突出させ、バンプ
電極を形成する工程とを含むことを特徴とするものであ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。表面に半導体素子が形成された半導体基板
１上に、複数の電極パッド２を形成した後、表面を窒化
膜３で被覆する。その後、電極パッド２表面を露出する
ように窒化膜３の一部をエッチングする。露出した電極
パッド２と接続するように、金属膜７を全面に形成す
る。半導体基板１表面を保護するため、ホトレジスト８
を全面にコーティングする。（図１）。
て説明する。表面に半導体素子が形成された半導体基板
１上に、複数の電極パッド２を形成した後、表面を窒化
膜３で被覆する。その後、電極パッド２表面を露出する
ように窒化膜３の一部をエッチングする。露出した電極
パッド２と接続するように、金属膜７を全面に形成す
る。半導体基板１表面を保護するため、ホトレジスト８
を全面にコーティングする。（図１）。
【００１０】次に、半導体基板１裏面側に、別のホトレ
ジスト９をパターニングし、ホトレジスト９をエッチン
グマスクとして使用し、半導体基板１をドライエッチン
グする。その結果、半導体基板１裏面側から電極パッド
２に達する貫通孔１０が形成される。半導体基板１表面
に形成した金属膜７を電極として使用し、貫通孔１０内
にメッキを施し、貫通孔１０内をメッキ金属１１で充填
する（図２）。
ジスト９をパターニングし、ホトレジスト９をエッチン
グマスクとして使用し、半導体基板１をドライエッチン
グする。その結果、半導体基板１裏面側から電極パッド
２に達する貫通孔１０が形成される。半導体基板１表面
に形成した金属膜７を電極として使用し、貫通孔１０内
にメッキを施し、貫通孔１０内をメッキ金属１１で充填
する（図２）。
【００１１】半導体基板１表面の金属膜７を除去し、全
面に窒化膜１２を形成する。半導体基板１裏面のホトレ
ジスト９を除去した後、露出した半導体基板１の裏面側
を厚さ方向にエッチングし、半導体基板１を薄膜化す
る。その結果、メッキ金属１１が半導体基板１裏面側に
突出する構造となる。所定の高さまでメッキ金属を露出
させることで、バンプ電極１３を形成することができる
（図３）。
面に窒化膜１２を形成する。半導体基板１裏面のホトレ
ジスト９を除去した後、露出した半導体基板１の裏面側
を厚さ方向にエッチングし、半導体基板１を薄膜化す
る。その結果、メッキ金属１１が半導体基板１裏面側に
突出する構造となる。所定の高さまでメッキ金属を露出
させることで、バンプ電極１３を形成することができる
（図３）。
【００１２】ここで、バンプ電極１３を所定の高さに設
定するため、貫通孔１０内に充填されるメッキ金属１１
の高さは適宜設定され、図２に示すように貫通孔１０内
を全て充填せずに、必要な高さまでメッキ金属をメッキ
させても、貫通孔１０内を全てメッキ金属で充填させて
も良い。
定するため、貫通孔１０内に充填されるメッキ金属１１
の高さは適宜設定され、図２に示すように貫通孔１０内
を全て充填せずに、必要な高さまでメッキ金属をメッキ
させても、貫通孔１０内を全てメッキ金属で充填させて
も良い。
【００１３】以上のように形成された半導体装置は、バ
ンプ電極の高さは、メッキ金属１１の厚さに応じた半導
体基板１のエッチング量によって制御することができ、
従来のようなホトレジストの厚さによる制限がなくな
る。その結果、３０μｍ以上の高さのバンプ電極を形成
することができ、実装基板と半導体基板間に樹脂を充填
する際、容易に充填させることができる。また、従来の
メッキ法によるバンプ電極の形成方法と比較して、同程
度の均一性となり、バンプ電極の高さのバラツキも少な
い。
ンプ電極の高さは、メッキ金属１１の厚さに応じた半導
体基板１のエッチング量によって制御することができ、
従来のようなホトレジストの厚さによる制限がなくな
る。その結果、３０μｍ以上の高さのバンプ電極を形成
することができ、実装基板と半導体基板間に樹脂を充填
する際、容易に充填させることができる。また、従来の
メッキ法によるバンプ電極の形成方法と比較して、同程
度の均一性となり、バンプ電極の高さのバラツキも少な
い。
【００１４】バンプ電極は半導体基板の裏面側に配置さ
れるため、実装基板等にアップサイドアップで実装する
ことができ、容易に位置合わせをすることができる。ま
た、組立時に、むき出しの半導体基板を直接押させるの
ではなく、窒化膜１２で被覆された表面を押さえて組み
立てることができるため、半導体基板にクラックが発生
する等の不具合を防ぐことができ、特にＧａＡｓ、Ｉｎ
Ｐ、ＧａＮ等の化合物半導体で効果が大きい。
れるため、実装基板等にアップサイドアップで実装する
ことができ、容易に位置合わせをすることができる。ま
た、組立時に、むき出しの半導体基板を直接押させるの
ではなく、窒化膜１２で被覆された表面を押さえて組み
立てることができるため、半導体基板にクラックが発生
する等の不具合を防ぐことができ、特にＧａＡｓ、Ｉｎ
Ｐ、ＧａＮ等の化合物半導体で効果が大きい。
【００１５】
【発明の効果】以上説明したように本発明の製造方法で
は、容易にバンプ金属の高さを均一に高くすることがで
き、樹脂等を容易に充填できるという利点がある。
は、容易にバンプ金属の高さを均一に高くすることがで
き、樹脂等を容易に充填できるという利点がある。
【００１６】また、本発明の製造方法は、通常の半導体
装置の製造方法によるため、簡便で歩留まり良く、半導
体装置を形成することができる。
装置の製造方法によるため、簡便で歩留まり良く、半導
体装置を形成することができる。
【００１７】本発明により形成された半導体装置は、実
装基板等にアップサイドアップで実装することができる
ので、実装時の位置合わせが容易になる。また、実装後
に寿命試験等を行なう際、素子表面の状態を目視できる
という利点がある。
装基板等にアップサイドアップで実装することができる
ので、実装時の位置合わせが容易になる。また、実装後
に寿命試験等を行なう際、素子表面の状態を目視できる
という利点がある。
【図１】本発明の実施の形態を説明する図である。
【図２】本発明の実施の形態を説明する図である。
【図３】本発明の実施の形態を説明する図である。
【図４】従来のバンプ電極の製造方法を説明する図であ
る。
る。
【図５】従来のバンプ電極の製造方法を説明する図であ
る。
る。
１ 半導体基板 ２ 電極パッド ３ 窒化膜 ４ バリア金属膜 ５ ホトレジスト ６ バンプ電極 ７ 金属膜 ８ ホトレジスト ９ ホトレジスト １０ 貫通孔 １１ メッキ金属 １２ 窒化膜 １３ バンプ電極
Claims (1)
- 【請求項１】 半導体基板表面に設けられた電極パッド
と、前記半導体基板裏面側から前記電極パッドに達する
貫通孔と、該貫通孔を通り、前記半導体基板の裏面側に
突出するバンプ電極とを備えた半導体装置の製造方法に
おいて、 半導体基板表面に電極パッドを形成する工程と、 前記半導体基板裏面側から、前記電極パッドに達する貫
通孔を形成する工程と、 該貫通孔内をメッキ金属で充填する工程と、 前記半導体基板裏面側を厚さ方向に部分的にエッチング
除去し、前記メッキ金属を突出させ、バンプ電極を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019434A JP2001210667A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019434A JP2001210667A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210667A true JP2001210667A (ja) | 2001-08-03 |
Family
ID=18546128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019434A Pending JP2001210667A (ja) | 2000-01-28 | 2000-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001210667A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367452C (zh) * | 2003-06-19 | 2008-02-06 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7524763B2 (en) | 2004-06-15 | 2009-04-28 | Samsung Electronics Co., Ltd. | Fabrication method of wafer level chip scale packages |
| KR100919080B1 (ko) * | 2008-01-18 | 2009-09-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| KR101101432B1 (ko) | 2009-09-08 | 2012-01-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스 |
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
-
2000
- 2000-01-28 JP JP2000019434A patent/JP2001210667A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
| US7399683B2 (en) | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| CN100367452C (zh) * | 2003-06-19 | 2008-02-06 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
| US7524763B2 (en) | 2004-06-15 | 2009-04-28 | Samsung Electronics Co., Ltd. | Fabrication method of wafer level chip scale packages |
| US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
| KR100919080B1 (ko) * | 2008-01-18 | 2009-09-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR101101432B1 (ko) | 2009-09-08 | 2012-01-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
| US7655956B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4847415B2 (ja) | 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法 | |
| KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3788268B2 (ja) | 半導体装置の製造方法 | |
| KR20070042475A (ko) | 반도체 칩 및 반도체 칩의 제조 방법 | |
| JP2004179253A (ja) | 半導体装置およびその製造方法 | |
| US20190080988A1 (en) | Semiconductor device | |
| JP2001210667A (ja) | 半導体装置の製造方法 | |
| JP2001127212A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005269627A (ja) | 半導体リレー装置およびその配線基板の製造方法 | |
| US20180374780A1 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JP2011204966A (ja) | 半導体装置及びその製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP2003110080A (ja) | 半導体装置 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2001291733A (ja) | 半導体装置およびその製造方法 | |
| JPH06302727A (ja) | 半導体集積回路装置 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP7254602B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH10209164A (ja) | 半導体装置の製造方法 | |
| JP2017168578A (ja) | テープレスｑｆｎ用リードフレーム及びその製造方法並びに半導体装置の製造方法 | |
| KR101046377B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그의 제조 방법 | |
| KR20000066097A (ko) | 칩 스캐일 패키지 및 그의 제조방법 |