JPH10209164A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】側面にバンプ電極を有する半導体にあって、バ
ンプ電極の形成精度を向上することができるとともに、
大量生産を容易とする製造方法を提供すること。 【解決手段】シリコンウェハ１５上に溝１６をダイシン
グにより形成し、ＩＣチップ１１を区画する。同ウェハ
１５及び溝１６の表面にパッシベーション膜２０及び下
地電極２１を形成する。また、下地電極２１上にレジス
ト２３を塗布するとともに、同レジスト２３をパターニ
ングする。下地電極２１が露出する部分に電解金メッキ
にてバンプ電極１２を形成する。そして、レジスト２３
及び下地電極２１の不要部分を除去する。その後、ウェ
ハ１５を裏面からダイシングすることにより各ＩＣチッ
プ１１として切り分ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、詳しくは側面にバンプ電極を有してプリン
ト基板等に実装される半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来より、ＩＣ（集積回路）やＬＳＩ
（ラージスケールＩＣ）等の半導体パッケージをプリン
ト基板上に高密度に実装する技術としては、ワイヤボン
ディング、テープキャリアボンディング、或いはフリッ
プチップボンディング等々が知られている。

【０００３】特に、フリップチップボンディングによる
表面実装は微細な半田バンプにより上記半導体パッケー
ジを直接プリント基板上に接合する方法であるため、極
めて高密度な実装を可能にする技術として近年注目を集
めている。一方、半導体パッケージを小型化するため
に、パッケージのサイズを半導体チップとほぼ同等のサ
イズとするチップサイズパッケージ（ＣＳＰ）と称され
る技術も知られている。何れにしろフリップチップボン
ディングされる半導体装置にあっては、半導体チップを
基板に接合する以前又は以降に同チップの表面を樹脂で
封止し、同チップを保護することが行われる。

【０００４】また、フリップチップボンディングされる
半導体パッケージとしては、側面にバンプ電極を有する
ものも提案されており、例えば特開昭６０−２４１２２
８号公報等に記載されたものが知られている。

【０００５】図１８に示すように、上記公報の半導体パ
ッケージ４６は、４つの側面４７に半田からなるバンプ
電極４８を有する。一般に、このバンプ電極４８の高さ
は約１００μｍ程である。

【０００６】図１９は、同半導体パッケージ４６のバン
プ電極４８及びその周辺構造を示す断面図である。上記
構成を有する半導体パッケージ４６を製造するに際して
は、同図に示すように、シリコン基板４９上に絶縁膜５
０を形成し、同膜５０上に電極配線５１を形成する。次
に、絶縁膜５０及び電極配線５１をガラス膜５２で被覆
し、ホトレジストによりバンプ電極用のホト穴を設け
る。そして、そのホト穴にクロムメッキ層５３、銅メッ
キ層５４及び金メッキ層５５を接着用金属として蒸着し
た後、バンプ電極４８を形成する。通常、その後に半田
の洗浄を行う。

【０００７】上記のように製造された半導体パッケージ
４６においては、側面４７にバンプ電極４８を有するこ
とから、底面等にバンプ電極を有する他の半導体パッケ
ージとは異なり、より立体的なボンディングが可能とな
る。

【０００８】

【発明が解決しようとする課題】一般に、上記のように
側面４７にバンプ電極４８を有する半導体パッケージ４
６を製造する方法としては、シリコン基板４９をシリコ
ンウェハから切り出し、側面４７を完全に外部に露出さ
せた後に、同側面４７にバンプ電極４８を形成する方法
が挙げられる。

【０００９】ところが、切り出された個々のシリコン基
板４９に対しては、シリコンウェハ上で行われるような
通常の半導体プロセスを適用することは困難である。従
って、同方法は、半導体チップ或いは半導体パッケージ
の大量生産には不利であるとともに、バンプ電極の形成
精度も自ずと低下する。

【００１０】本発明は前述した実情に鑑みてなされたも
のであり、その目的は、チップ側面にバンプ電極を有す
る半導体装置の製造方法において、バンプ電極の形成精
度を向上することができるとともに、同半導体装置を容
易に大量生産することの可能な半導体装置の製造方法を
提供することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、チップ側面にバンプ電
極を有する半導体装置の製造方法において、半導体基板
上に互いに対向する壁面を有する凹溝を形成する工程
と、同半導体基板の表面から凹溝内に至る配線電極を形
成する工程と、配線電極に対してバンプ電極を形成する
工程と、該バンプ電極の形成された半導体基板を凹溝に
おいて個々のチップに分離する工程とを備えることを趣
旨とする。

【００１２】上記の製造方法によれば、半導体基板に凹
溝を形成することにより、同基板は個々のチップに区画
される。このとき、各チップはそれぞれ分離されること
なく、互いに連結された状態に保たれる。上記凹溝は互
いに対向する壁面を含み、後にその壁面は隣接する２つ
のチップの側面をなす。即ち、凹溝の壁面にバンプ電極
を形成することで、隣接する２つのチップの側面に同バ
ンプ電極が形成される。そして、配線電極に対してバン
プ電極を形成した後、個々のチップは凹溝においてそれ
ぞれ切り分けられる。このように、各チップが連結した
状態において、すなわち半導体基板（ウェハ）上にてバ
ンプ電極を形成するため、通常の半導体プロセスを適用
することが可能となる。従って、半導体基板上において
バンプ電極を有する多数の半導体チップを製造すること
ができる。また、基板は凹溝の深さだけ予め切り込まれ
ているため、比較的小さな切り込み量でチップを分離す
るとができる。

【００１３】請求項２に記載の発明は、チップ側面にバ
ンプ電極を有する半導体装置の製造方法において、半導
体基板上に互いに対向する壁面を有する凹溝を形成する
工程と、同半導体基板の表面から凹溝内に至る配線電極
を形成する工程と、該配線電極の形成された半導体基板
の表面に切り分ける前のチップの位置を保持する保持手
段を施す工程と、同半導体基板をその裏面側から凹溝に
おいて個々のチップに切り分ける工程と、該切り分けら
れ且つ保持手段にて保持された個々のチップの裏面から
配線電極に対してバンプ電極を形成する工程と、これら
バンプ電極の形成されたチップを保持手段から離脱させ
る工程とを備えることを趣旨とする。

【００１４】上記の製造方法によれば、バンプ電極の形
成以前に、基板は個々のチップに切り分けられるが、個
々のチップは保持手段により保持された状態が保たれ
る。このとき、基板は完全に切り分けられているため、
各チップの側面の全面積が外部に露出することとなる。
バンプ電極形成後、チップを保持手段から離脱させるの
みなので、バンプ電極に損傷を与えることなく個々のチ
ップに分離することができる。

【００１５】請求項３に記載の発明は、バンプ電極の形
成をメッキ工程にて行うことを趣旨とする。上記の製造
方法によれば、メッキにてバンプ電極を形成するため、
同バンプ電極の形成を的確且つ安定に行うことができ
る。

【００１６】請求項４に記載の発明は、個々のチップの
分離、若しくは切り分けをダイシングにて行うことを趣
旨とする。上記の製造方法によれば、ダイシングを用い
ることにより、チップの分離、若しくは切り分けを充分
な加工精度をもって、しかも簡単且つ迅速に行うことが
できる。

【００１７】請求項５に記載の発明は、側方に突出した
バンプ電極を用いてチップを金型内に保持する工程と、
該金型内に保持した状態で同チップ全体を樹脂で封止す
る工程とを更に備えたことを趣旨とする。

【００１８】上記の製造方法によれば、樹脂で封止され
る必要のないバンプ電極を用いてチップを金型に保持し
ているため、同チップの表面は金型と接触することが防
止される。従って、バンプ電極を樹脂で封止することな
く、同バンプ電極のみを外部に露出させ、且つチップ全
体を樹脂で確実に封止することができる。

【００１９】請求項６に記載の発明は、バンプ電極を有
する側面を傾斜面に形成する工程を更に備えたことを趣
旨とする。上記の製造方法によれば、その製造される半
導体装置の側面は傾斜面をなす。従って、同その半導体
装置をプリント基板等に実装する際、該基板等が半導体
装置の傾斜面と対応する形状であれば、半導体装置の実
装を容易且つ確実に行うことが可能となる。

【００２０】

【発明の実施の形態】以下、この発明に係る半導体装置
の製造方法を具体化した実施形態について図面を参照し
て説明する。

【００２１】（第１の実施形態）図１は、本実施形態の
半導体装置の製造方法に基づき製造されたＩＣチップ１
１を示す斜視図である。

【００２２】図１に示すように、ＩＣチップ１１は略矩
形をなす。このＩＣチップ１１は樹脂で封止前のベアチ
ップである。同チップ１１には、側方及び上方に突出す
る複数のバンプ電極１２（この実施形態では、各側面１
３に２つ）が形成されている。ＩＣチップ１１はシリコ
ンからなり、同チップ１１内には多数の集積回路（図示
しない）が形成されている。バンプ電極１２は金からな
り、略「く」字状をなす。

【００２３】次に、図２に基づき、上記ＩＣチップ１１
の製造方法の概要を説明する。図２は、ＩＣチップ１１
の製造過程におけるシリコンウェハ１５を示す部分拡大
図である。

【００２４】同製造方法にあっては、図２に示すよう
に、各チップ１１に対応して集積回路等が予め形成され
たシリコンウェハ１５上にそれら各チップ１１を区画す
る線に沿って溝１６を縦横に形成する。そして、ウェハ
１５上に所定の配線、膜等を形成した後、溝１６におい
て、各チップ１１のパッドに対応する位置に上記バンプ
電極１２をメッキ形成する。そしてその後、ウェハ１５
を裏面からダイシングすることにより、各ＩＣチップ１
１として切り出す。

【００２５】次に、上記溝１６に形成されるバンプ電極
１２の形成方法について、図３に基づき詳細に説明す
る。図３はバンプ電極１２の形成工程を示す断面図であ
る。以下、同図においてウェハ１５の上面を表面側、下
面を裏面側と定義する。

【００２６】先ず、図３（ａ）に示すように、半導体素
子形成後のシリコンウェハ１５上にダイシングにより溝
１６を形成する。このダイシングの加工精度は±１〜２
μｍ程度であるため、ウェハ１５を切断することなく、
所定の深さまで切り込むことが可能である。溝１６の両
側には２つのＩＣチップ１１が形成されることとなる
が、それらＩＣチップ１１は互いに連結された状態が保
たれる。

【００２７】溝１６は、底面１７と、互いに対向する壁
面１８とを含み、後に同壁面１８は溝１６により区画さ
れた２つのＩＣチップ１１の側面１３となる。溝１６の
壁面１８は傾斜しており、同壁面１８とウェハ１５の表
面１９とのなす角度は９０度以上に設定されている。こ
れにより、後にウェハ１５の表面１９から溝１６の底面
１７にかけて形成される配線の断線が防止される。この
実施形態では、溝１６の深さは、シリコンウェハ１５の
厚みのほぼ半分に設定されている。

【００２８】次に、図３（ｂ）に示すように、ウェハ１
５の表面１９から溝１６の底面１７にかけてパッシベー
ション膜２０を形成する。同パッシベーション膜２０は
ウェハ１５を絶縁するための膜であり、例えばチッ化膜
等が採用可能である。

【００２９】次に、図３（ｃ）に示すように、パッシベ
ーション膜２０の一部を取り除き、ウェハ１５と外部と
を導通可能とする部分をパターニングする。また、同図
に示すように、ウェハ１５の表面１９から溝１６の底面
１７にかけて下地電極（配線電極）２１を蒸着する。こ
の下地電極２１は、後にバンプ電極１２を電解メッキす
るための導電電極になるとともに、同バンプ電極１２の
バリアメタルとして機能する。また、この下地電極２１
は、上記パターニングされた部分において、ウェハ１５
と接する導電部２２を有し、同導電部２２はウェハ１５
内の集積回路と電気的に接続されている。こうした下地
電極２１としては、例えばチタン、ニッケル、金等の材
料が採用可能である。

【００３０】そして、図３（ｄ）に示すように、下地電
極２１上の所定箇所（導電部２２から溝１６のほぼ中間
まで）のみにバンプ電極１２を形成するために、レジス
ト２３を塗布するとともに、同バンプ電極１２の形成が
所望される部分のみが露出されるようにこのレジスト２
３をパターニングする。

【００３１】次に、図３（ｅ）に示すように、レジスト
２３のパターニングにより露出された下地電極２１を導
電電極として電解金メッキを施して、同露出部分に金か
らなるバンプ電極１２を形成する。このとき、溝１６の
中間部に残されたレジスト２３により、両バンプ電極１
２間にはレジスト２３とほぼ同等の間隔が確保される。
また、このバンプ電極１２は上記導電部２２を通じてウ
ェハ１５と電気的に接続される。

【００３２】その後、図３（ｆ）に示すように、レジス
ト２３を除去する。更に、図３（ｇ）に示すように、下
地電極２１の不要部分をイオンミリング等のドライエッ
チングにより除去する。

【００３３】そして、図３（ｈ）に示すように、ウェハ
１５を裏面からダイシングし、個々のＩＣチップ１１に
切り分ける。この場合も、ダイシングの加工精度は±１
〜２μｍであるため、ウェハ１５のみを選択的に切削可
能である。

【００３４】上記工程により、図１に示したようにＩＣ
チップ１１の側方及び上方に突出するバンプ電極１２が
形成される。次に、上記製造されたＩＣチップ１１を樹
脂で封止する方法について説明する。

【００３５】図４はＩＣチップ１１が金型に装着された
状態を示す平面図であり、図５は図４の５−５線に沿っ
た断面図である。図５に示すように、ＩＣチップ１１の
バンプ電極１２を下型２４上に載置した後、上型２５を
その上に載置する。両型２４，２５の内部には所定の空
間Ｓ１が形成される。このとき、ＩＣチップ１１のバン
プ電極１２を両型２４，２５で挟持しているので、ＩＣ
チップ１１の他の表面は両型２４，２５内の空間Ｓ１に
露出している。

【００３６】そして、その空間Ｓ１に樹脂を注入し、Ｉ
Ｃチップ１１をＣＳＰ化する。これにより、ＩＣチップ
１１の全表面は樹脂で封止され、図６に示すような半導
体パッケージ２６が製造される。

【００３７】上記樹脂封止工程において、バンプ電極１
２の上部が樹脂で被覆されるため、半導体パッケージ２
６の側面のみにバンプ電極１２が突出する構成となる。
このとき、バンプ電極１２の側方への突出量は２０μｍ
以下に抑えられている。これはバンプ電極１２が電解金
メッキにて形成されているため、そのような小型のバン
プ電極１２を安定して形成することが可能となってい
る。

【００３８】以上詳述したように、この実施形態の製造
方法によれば、バンプ電極１２の形成工程において、シ
リコンウェハ１５上に個々のＩＣチップ１１が連結され
た状態に保たれるため、通常の半導体プロセスを適用す
ることができる。従って、ウェハ１５上に多数のバンプ
電極１２を容易に大量生産することができるとともに、
バンプ電極１２を精度良く形成することができる。

【００３９】また、この実施形態では、バンプ電極１２
が金からなるため、従来の半田バンプと比較して以下の
ような優れた効果を奏する。すなわち、図１８及び図１
９に例示した従来の半導体パッケージ４６では、バンプ
電極４８として半田が使用されているため、半導体パッ
ケージ４６の製造において、同半田を洗浄する工程が必
要となる。これにより、製造工程が増加し、結果的に製
造コストの増大を招いている。更に、上記半田は鉛を含
んでおり、環境汚染を招く等の問題も懸案される。

【００４０】これに対して、この実施形態では、半田バ
ンプを形成する際に必要とされるフラックスの洗浄工程
等を要しないため、その分の製造工程を簡略化すること
ができ、ひいては製造コストの低減を図ることができ
る。更に、バンプ電極１２は鉛を含まないため、環境汚
染等を引き起こすおそれもない。

【００４１】尚、この実施形態では、ＩＣチップ１１の
切り分け工程において、ウェハ１５の表面側からダイシ
ングを行うとバンプ電極１２に損傷を与えるおそれがあ
るが、上記のようにウェハ１５の裏面側からダイシング
を行うようにしたことで、バンプ電極１２に損傷を与え
ることなくチップの切り分けを行うことができる。

【００４２】また、バンプ電極１２の形成工程におい
て、溝１６を形成する際、溝１６の壁面１８とウェハ１
５の表面１９とのなす角度は９０度以上に設定されてい
る。これにより、ウェハ１５の表面１９から溝１６の底
面１７にかけて形成される配線の断線が防止される。

【００４３】また、この実施形態によれば、ＩＣチップ
１１全体を樹脂で完全に被覆しているため、同チップ１
１がイオンや金属等により汚染されることを防止するこ
とができる。このことから、半導体パッケージ２６の信
頼性を向上させることができる。

【００４４】因みに、チップ底面にバンプ電極を備える
半導体チップに関してではあるが、上記ＣＳＰにあって
基板への接合前に、半導体チップをパッケージにより保
護する方法として、従来は以下の方法が採用されてい
た。

【００４５】即ち、同パッケージング方法にあっては、
先ず、図１７に示すように、底面にバンプ電極４２が形
成されている半導体チップ４１を裏返しにしてその上面
をピン４３で支持する。そして、その状態で、同図に一
点鎖線で示すように樹脂４４でチップ４１を封止し、そ
の後にピン４３を取り除く。以上の工程を経て、半導体
パッケージ４５が製造される。

【００４６】しかしながら、上記方法では、半導体チッ
プ４１の大部分の表面を樹脂４４で被覆することはでき
るが、ピン４３が配置されていた箇所は樹脂４４で完全
に被覆されず、同箇所においては半導体チップ４１の表
面が外部と露出することとなる。そのため、同露出部か
らガス状のイオン又は水溶液のイオン、或いは微量の金
属等の侵入によってチップが汚染される等、半導体パッ
ケージ４５としての信頼性の低下を招くおそれがある。
なお、その露出部をゲル等で埋めることは可能である
が、余分の製造工程が必要となってしまう。これに対し
て、バンプ電極１２以外、ＩＣチップ１１全体を完全に
被覆することのできるこの実施形態の樹脂封止方法によ
れば、このような不具合も自ずと回避されるようにな
る。

【００４７】ところで、近年、通信等の分野ではＧ（ギ
ガ）Ｈｚオーダーの高周波が使用される電子機器に半導
体パッケージが用いられることがある。そのような周波
数は非常に短い波長を有するため、半導体パッケージ自
身の形状及びサイズ等も高周波特性上無視できないもの
となっている。例えば、６０ＧＨｚ程度のミリ波では、
バンプ電極の高さは２０μｍ以下であることが高周波特
性上好ましいのに対し、従来の高さ１００μｍ程の半田
からなるバンプ電極４８を有する半導体パッケージ４６
では、その使用される周波数にも自ずと制限が課せられ
るようになる。

【００４８】これに対して、この実施形態では、バンプ
電極１２高さを上述のように２０μｍと小型化できるこ
とから、バンプ電極１２がこうした高周波環境で使用さ
れる電子機器に与える影響を好適に低減することができ
るようになる。 （第２の実施形態）この実施形態の半導体装置の製造方
法は、バンプ電極の形成手法において上記第１の実施形
態とは異なり、例えば図７に示すように、ＩＣチップ１
１の側面１３のみに平板状をなすバンプ電極３０を形成
するものである。なお、この実施形態において、上記第
１の実施形態と同様の部材には同様の符号を付し、その
説明を省略する。

【００４９】図８に基づき、この実施形態に係る製造方
法を説明する。この実施形態の製造方法においても、前
述した第１の実施形態の図３（ａ）〜図３（ｃ）に示し
た工程と同様の工程を通じて下地電極（配線電極）２１
の蒸着までが行われる。

【００５０】そしてこの実施形態にあっては、図３
（ｃ）に示す下地電極２１の蒸着を終えた後、図８
（ａ）に示すように、下地電極２１上にレジスト２３を
塗布するとともに、バンプ電極３０の形成が所望される
部分のみが露出されるようにこのレジスト２３をパター
ニングする。詳しくは、溝１６の底面１７のほぼ中間部
分から壁面１８に対応する部分では下地電極２１が外部
に露出した状態に保たれる。このように、第１の実施形
態とは異なり溝１６以外の全ての部分がレジスト２３で
被覆される。

【００５１】そして、図８（ｂ）に示すように、レジス
ト２３のパターニングにより露出された下地電極２１を
導電電極として電解金メッキを施して、同露出部分に金
からなるバンプ電極３０を形成する。このとき、ウェハ
１５の上面にはレジスト２３が塗布されているため、バ
ンプ電極３０はウェハ１５の上面に形成されることな
く、溝１６の壁面１８及び底面１７のみに付着したかた
ちで形成される。

【００５２】その後、図８（ｃ）に示すように、レジス
ト２３及び下地電極２１の不要部分をイオンミリングに
より除去する。このとき、イオンミリングによって下地
電極２１の不要部分を除去する際、導電部２２までも除
去しないようにする必要がある。その方法としては、例
えば導電部２２上にのみレジスト２３を残した状態で、
その他の部分のレジスト２３を除去し、導電部２２がレ
ジスト２３により被覆された状態で下地電極２１の不要
部分を除去し、その後に導電部２２上のレジスト２３を
除去する。

【００５３】そして、図８（ｄ）に示すように、ウェハ
１５を裏面からダイシングすることにより、各ＩＣチッ
プ１１として切り分ける。上記工程により、図７に示さ
れるような側方のみに突出するバンプ電極３０が形成さ
れる。そしてこの場合も、そのＣＳＰ化に際しては、第
１の実施形態と同様、先の図４及び図５に示される態様
でＩＣチップ１１の全表面が樹脂で封止される。

【００５４】以上詳述したように、ＩＣチップ１１の側
面のみにバンプ電極３０を形成することができ、同バン
プ電極３０を第１の実施形態のバンプ電極１２よりもさ
らに小型化することができる。また、レジスト２３の塗
布面を調節し、バンプ電極３０の形状を任意に変更する
ことも可能である。 （第３の実施形態）以下に示す製造方法によっても、Ｉ
Ｃチップの側面のみにバンプ電極を形成することができ
る。

【００５５】図９は、本実施形態のバンプ電極の形成方
法を示す断面図である。ここでも、先の図３（ａ）〜図
３（ｃ）と同様の手順で下地電極（配線電極）２１の形
成が行われた後、図９（ａ）に示す態様で、レジスト２
３を塗布し、且つこれをパターニングする。

【００５６】次に、図９（ｂ）に示すように、下地電極
２１のレジスト２３によって覆われていない部分をイオ
ンミリングにより除去する。そして、図９（ｃ）に示す
ように、レジスト２３を除去した後、図９（ｄ）に示す
ように、導電性を有するダイシングテープ３１にウェハ
１５の表面側を貼り付ける。これにより、ウェハ１５と
ダイシングテープ３１との間には空間Ｓ２が形成され
る。このダイシングテープ３１は、後にバンプ電極３０
を電解メッキするための導電電極としても機能する。

【００５７】その後、図９（ｅ）に示すように、ウェハ
１５をダイシングして、個々のＩＣチップ１１として切
り分ける。ただしこの時点で、それらＩＣチップ１１は
ダイシングテープ３１により互いに連結された状態に保
たれている。

【００５８】次いで、図９（ｆ）に示すように、ダイシ
ングテープ３１及び露出された下地電極２１を導電電極
として電解金メッキを施して、同露出部分、即ち壁面１
８にバンプ電極３０を形成する。なお、このメッキ工程
においては、ダイシングテープ３１を伸張させ、隣接す
るＩＣチップ１１間に所定の間隔を確保することで、そ
れら隣接するＩＣチップ１１が互いに干渉することを防
止する。

【００５９】そして最後に、図９（ｇ）に示すように、
ダイシングテープ３１を剥がすことにより、側面１３の
みにバンプ電極３０を有するＩＣチップ１１としてチッ
プを分離する。なおこの場合も、そのＣＳＰ化に際して
は、先の図４及び図５に示される態様で、同ＩＣチップ
１１の全表面が樹脂で封止される。

【００６０】以上詳述したように、この実施形態では、
ＩＣチップ１１に切り分けた後であっても、ダイシング
テープ３１によりＩＣチップ１１を連結状態に保つこと
で、上記各実施形態と同様に、半導体プロセスを適用す
ることができる。従って、バンプ電極３０の形成精度を
向上させることができるとともに、同バンプ電極３０を
有するＩＣチップを大量生産することができる。

【００６１】また、この実施形態によれば、ダイシング
の後にバンプ電極３０が形成されるため、ダイシングブ
レードがバンプ電極３０を切削してしまうような不都合
も生じない。

【００６２】（第４の実施形態）この実施形態は、特に
先の第１の実施形態の製造方法を通じて製造されるＩＣ
チップをＣＳＰ化する際に有効である他の方法を示すも
のである。

【００６３】すなわちこの実施形態に係る製造方法で
は、第１の実施形態と同様に製造されたＩＣチップ１１
を、図１０に示す形状を有する金型２４，２５’内に装
着する。このとき、バンプ電極１２はその側部及び上部
が金型２５’に接触した状態となるため、空間Ｓ１に樹
脂を注入し、ＩＣチップ１１をＣＳＰ化した際には、図
１１に示すような側面及び上面の双方にバンプ電極１２
が設けられる構造を有する半導体パッケージ３３が製造
されることとなる。

【００６４】従って、このような半導体パッケージ３３
によれば、バンプ電極１２の側方に突出する部分と、バ
ンプ電極１２の上方に突出する部分との双方を用いて、
多様な形態でプリント基板（図示しない）に実装するこ
とができる。

【００６５】ところで、上記各製造方法にて製造された
半導体パッケージは、一般に、図１２に示す態様でプリ
ント基板に実装される。すなわち同図に示すように、プ
リント基板２７上に更に配線板２８を立設し、それら配
線板２８の間に複数の半導体パッケージ２６（３３）を
それぞれバンプ電極１２を通じて接続固定する。このよ
うに、側面に形成されたバンプ電極１２を用いることに
より、半導体パッケージ２６（３３）を立体的、且つ高
密度に実装することができる。

【００６６】しかし、チップ側面にバンプ電極を有する
半導体パッケージにあっては、上記以外にも、以下に示
す種々の態様での実装が可能である。まず、図１３及び
１４に示す態様での実装が可能である。この実装構造で
は、プリント基板３４に形成された収容孔３５に、例え
ば第１〜第３の実施形態にて製造された半導体パッケー
ジ２６を埋設する。即ち、その収容孔３５はその外形が
半導体パッケージ２６の外形よりも若干大きく形成され
るとともに、同収容孔３５の内壁３２には、各バンプ電
極１２と対応する位置にパッド３６が設けられている。
そして、それらバンプ電極１２とパッド３６とを電気的
に接続することで半導体パッケージ２６の実装が行わ
れ、実装後は図１４に示すように、半導体パッケージ２
６がプリント基板３４内に埋め込まれたかたちとなる。

【００６７】このような実装構造によれば、同半導体パ
ッケージが実装される電子装置の厚みを薄くすることが
できる。さらに、従来のフリップチップボンディングで
は、バンプ電極と基板との接合部を視覚的に検査するこ
とはできないが、上記実装構造によれば、バンプ電極１
２の接合状態を視覚的に検査することもできる。

【００６８】また、こうした実装構造は更に、図１５
（ａ），（ｂ）に示す構造に変更することができる。即
ち、この実装構造にあっては、図１５（ａ），（ｂ）に
示すように、半導体パッケージ２６’として、バンブ電
極１２が形成される各チップ側面３７が傾斜面を施した
ものを用いている。これは、ＩＣチップ１１の樹脂封止
工程において金型２４，２５の形状を変更することによ
り容易に変更することができる。そして同実装構造にあ
っては、それらチップ側面３４の形状変更に伴い、プリ
ント基板としてもその収容孔３５の内壁３２を切削等に
より斜面に変更したプリント基板３４’を用いている。

【００６９】従って、同実装構造において、上記半導体
パッケージ２６’をプリント基板３４に対して実装する
には、先ず図１５（ａ）に示すように、半導体パッケー
ジ２６’を上方からプリント基板３４’の収容孔３５に
載置する。そしてその状態で、図１５（ｂ）に示すよう
に、バンプ電極１２とパッド３６とを電気的に接続す
る。

【００７０】このような実装構造によれば、半導体パッ
ケージ２６’を収容孔３５に容易且つ確実に埋設させる
ことができ、バンプ電極１２とパッド３６との接続をよ
り確実に行うことができる。

【００７１】また、このように半導体パッケージがプリ
ント基板の収容孔から落下することなくこれに載置され
る構造としては他に、図１６（ａ）或いは図１６（ｂ）
に示す構造がある。

【００７２】例えば、図１６（ａ）に示す実装構造で
は、プリント基板側の収容孔３５のみに傾斜を設けてい
る。即ち、上記プリント基板３４’を用い、その収容孔
３５の下端における間隔を半導体パッケージ２６の幅よ
りも狭く設定している。

【００７３】一方、図１６（ｂ）に示す実装構造では、
半導体パッケージ側のみに傾斜を設けている。即ち、上
記半導体パッケージ２６’を用い、プリント基板３４の
収容孔３５を同半導体パッケージ２６’の上端よりも狭
く設定している。

【００７４】これらの実装構造によっても、半導体パッ
ケージ２６の下端或いは半導体パッケージ２６’の上端
が収容孔３５の内壁３２に当接してストッパとして作用
するため、半導体パッケージ２６或いは２６’を収容孔
３５内に容易且つ確実に保持することができる。

【００７５】なお、上述した各実装構造は、先の各実施
形態により製造される半導体装置に限らず、チップ側面
にバンプ電極を備える全ての半導体装置に適用可能であ
る。また、上述した実装構造ではいずれも、半導体パッ
ケージ２６，２６’をプリント基板３４，３４’の収容
孔３５内に実装したが、樹脂封止前のＩＣチップ１１を
プリント基板３４の収容孔３５内に実装することもでき
る。この場合、ＩＣチップ１１を収容孔３５に実装した
後、同ＩＣチップ１１を樹脂で封止する。特に、先の各
実施形態に係る製造方法にあってＩＣチップ１１の側面
１３に傾斜を設けるには、そのような傾斜を有するダイ
シングブレードを用いればよい。

【００７６】ところで、上記各実施形態の製造方法は次
のように変更することもできる。 ・上記各実施形態では、溝１６の形成工程、又はＩＣチ
ップ１１の切り分け工程をダイシングにて行った。これ
に対して、上記工程をエッチングによって行ってもよ
い。エッチングでは、ダイシングによる切削加工よりも
良好な加工精度が得られる。

【００７７】・上記各実施形態では、パンプ電極１２，
３０を金で形成した。これに対して、電解メッキが適用
可能な他の材料、例えば白金、銀、銀パラジウム等を用
いても良い。また、メッキ以外の方法であってもバンプ
電極１２，３０の形成は可能であり、その場合には上記
メッキ材料の他にも導電性を有する種々の金属を用いて
も良い。更に、特に高周波での使用を意図しない半導体
装置であれば、バンプ電極１２，３０として従来のよう
に半田を用いることもできる。その場合であれ、その製
造方法として先の各実施形態に係る製造方法が適用され
ることで、その高精度化、大量生産化が容易となる。

【００７８】・上記各実施形態では、各側面にバンプ電
極１２，３０を２つずつ備えていたが、バンプ電極１
２，３０の数は任意である。 ・上記各実施形態において、半導体装置は集積度に関わ
らずＬＳＩ、ＶＬＳＩ、ＵＬＳＩ等の任意のチップを含
むものであってもよい。

【００７９】尚、上記記載から把握し得る請求項以外の
技術的思想について、以下にその効果とともに記載す
る。 （イ）チップ側面にバンプ電極を有する半導体装置であ
って、前記バンプ電極を有する側面が傾斜面であること
を特徴とする半導体装置。

【００８０】（ロ）チップ側面にバンプ電極を有する半
導体装置をプリント基板等に実装する半導体装置の実装
構造であって、前記プリント基板は前記半導体装置を収
容するための収容孔を備え、同収容孔の内壁と前記半導
体装置の側面とは、重力方向において互いに当接可能な
形状をなすことを特徴とする半導体装置の実装構造。

【００８１】（ハ）上記（ロ）に記載の半導体装置の実
装構造において、前記半導体装置の側面は傾斜面をな
し、前記収容孔の内壁は前記傾斜面とほぼ平行をなすこ
とを特徴とする半導体装置の実装構造。

【００８２】

【発明の効果】請求項１の発明では、半導体基板に凹溝
を形成するが、各チップはそれぞれ分離されることな
く、互いに連結された状態に保たれる。このように、各
チップが連結した状態で、半導体基板上にてバンプ電極
を形成するため、通常の半導体プロセスを適用すること
が可能である。従って、バンプ電極を精度良く形成する
ことができるとともに、半導体基板上においてバンプ電
極を有する半導体チップを大量生産することができる。

【００８３】請求項２の発明では、バンプ電極の形成以
前に、基板は個々のチップに切り分けられるが、個々の
チップは保持手段により保持された状態が保たれる。こ
のとき、基板は完全に切り分けられているため、各チッ
プの側面の全面積が外部に露出することとなる。バンプ
電極の形成後、チップを保持手段から離脱させるのみな
ので、バンプ電極に損傷を与えることを防止することが
できる。

【００８４】請求項３の発明では、メッキにて小型のバ
ンプ電極の形成を的確且つ安定に行うことができる。請
求項４の発明では、個々のチップの分離、若しくは切り
分けを良好な加工精度をもって、しかも簡単且つ迅速に
行うことができる。

【００８５】請求項５の発明では、バンプ電極を樹脂で
封止することなく、同バンプ電極のみを外部に露出さ
せ、且つチップ全体を樹脂で確実に封止することができ
る。従って、半導体装置の信頼性の向上を図ることがで
きる。

【００８６】請求項６の発明では、半導体装置の側面に
は傾斜面が形成される。半導体装置をプリント基板に対
して実装する際、該基板等が半導体装置の傾斜面と対応
する形状であれば、半導体装置の実装を容易且つ確実に
行うことができる。

【図面の簡単な説明】

【図１】本発明の製造方法の第１の実施形態により製造
されるＩＣチップの構造を示す斜視図。

【図２】同実施形態の製造過程でのシリコンウェハの表
面を示す部分拡大図。

【図３】同実施形態に係るバンプ電極の形成手順を示す
断面図。

【図４】同実施形態に係るＩＣチップの樹脂封止方法を
示す平面図。

【図５】図４の５−５線に沿った断面図。

【図６】樹脂封止された半導体パッケージを示す斜視
図。

【図７】第２及び第３の実施形態の製造方法に基づくＩ
Ｃチップの構造を示す斜視図。

【図８】第２の実施形態に係るバンプ電極の形成手順を
示す断面図。

【図９】第３の実施形態に係るバンプ電極の形成手順を
示す断面図。

【図１０】第４の実施形態に係る樹脂封止を示す断面
図。

【図１１】第４の実施形態の製造方法によって樹脂封止
された半導体パッケージを示す斜視図。

【図１２】側面にバンプ電極を有する半導体パッケージ
の一般的な実装構造を示す側面図。

【図１３】同半導体パッケージの他の実装構造を示す斜
視図。

【図１４】同半導体パッケージの他の実装構造を示す断
面図。

【図１５】同半導体パッケージの他の実装構造を示す断
面図。

【図１６】同半導体パッケージの他の実装構造を示す断
面図。

【図１７】フリップチップの従来のＣＳＰ化方法を示す
側面図。

【図１８】側面にバンプ電極を有する従来の半導体パッ
ケージを示す斜視図。

【図１９】同半導体パッケージのバンプ電極及びその周
辺構造を示す断面図。

【符号の説明】

１１…ＩＣチップ、１２，３０…バンプ電極、１３…側
面、１４…上面、１６…溝、１７…底面、１８…壁面、
２１…下地電極、２３…レジスト、２６，２６’，３３
…半導体パッケージ、３１…ダイシングテープ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 チップ側面にバンプ電極を有する半導体
   装置の製造方法において、 半導体基板上に互いに対向する壁面を有する凹溝を形成
   する工程と、 同半導体基板の表面から前記凹溝内に至る配線電極を形
   成する工程と、 前記配線電極に対してバンプ電極を形成する工程と、 該バンプ電極の形成された半導体基板を前記凹溝におい
   て個々のチップに分離する工程とを備えることを特徴と
   する半導体装置の製造方法。
2. 【請求項２】 チップ側面にバンプ電極を有する半導体
   装置の製造方法において、 半導体基板上に互いに対向する壁面を有する凹溝を形成
   する工程と、 同半導体基板の表面から前記凹溝内に至る配線電極を形
   成する工程と、 該配線電極の形成された半導体基板の表面に切り分ける
   前のチップの位置を保持する保持手段を施す工程と、 同半導体基板をその裏面側から前記凹溝において個々の
   チップに切り分ける工程と、 該切り分けられ且つ前記保持手段にて保持された個々の
   チップの裏面から前記配線電極に対してバンプ電極を形
   成する工程と、 これらバンプ電極の形成されたチップを前記保持手段か
   ら離脱させる工程とを備えることを特徴とする半導体装
   置の製造方法。
3. 【請求項３】 請求項１又は２に記載の半導体装置の製
   造方法において、 前記バンプ電極の形成をメッキ工程にて行うことを特徴
   とする半導体装置の製造方法。
4. 【請求項４】 請求項１〜３の何れか１項に記載の半導
   体装置の製造方法において、 前記個々のチップの分離、若しくは切り分けをダイシン
   グにて行うことを特徴とする半導体装置の製造方法。
5. 【請求項５】 請求項１〜４の何れか１項に記載の半導
   体装置の製造方法において、 側方に突出したバンプ電極を用いて前記チップを金型内
   に保持する工程と、 該金型内に保持した状態で同チップ全体を樹脂で封止す
   る工程と を更に備えることを特徴とする半導体装置の製造方法。
6. 【請求項６】 請求項１〜５の何れか１項に記載の半導
   体装置の製造方法において、 前記バンプ電極を有する側面を傾斜面に形成する工程を
   更に備えることを特徴とする半導体装置の製造方法。