JP2000306949A - 半導体装置及びその製造方法並びにその実装構造 - Google Patents
半導体装置及びその製造方法並びにその実装構造Info
- Publication number
- JP2000306949A JP2000306949A JP11116431A JP11643199A JP2000306949A JP 2000306949 A JP2000306949 A JP 2000306949A JP 11116431 A JP11116431 A JP 11116431A JP 11643199 A JP11643199 A JP 11643199A JP 2000306949 A JP2000306949 A JP 2000306949A
- Authority
- JP
- Japan
- Prior art keywords
- sealing film
- semiconductor device
- columnar electrode
- auxiliary sealing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の柱状電極で応力を吸収すること
ができるようにする。 【解決手段】 半導体装置２０においては、柱状電極１
６と本来の封止膜１９との間に本来の封止膜１９よりも
弾性率の低い樹脂からなる補助封止膜１７が介在されて
いる。この場合、柱状電極１６の側面を補助封止膜１７
によって覆い、次いで補助封止膜１７間におけるシリコ
ン基板１１下に封止膜１９を形成する。そして、半導体
チップ２０は、回路基板２１上に異方性導電接着剤２３
を介して実装されている。
ができるようにする。 【解決手段】 半導体装置２０においては、柱状電極１
６と本来の封止膜１９との間に本来の封止膜１９よりも
弾性率の低い樹脂からなる補助封止膜１７が介在されて
いる。この場合、柱状電極１６の側面を補助封止膜１７
によって覆い、次いで補助封止膜１７間におけるシリコ
ン基板１１下に封止膜１９を形成する。そして、半導体
チップ２０は、回路基板２１上に異方性導電接着剤２３
を介して実装されている。
Description
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置及びその製造方法並びにその実装構造に関
する。
る半導体装置及びその製造方法並びにその実装構造に関
する。
【０００２】
【従来の技術】例えばＣＳＰ(Chip Size Package)と呼
ばれる半導体装置では、中間基板（インターポーザ）上
に、他の回路基板と接続される柱状電極が設けられてい
る。従来のこのような半導体装置の製造方法では、一例
として、まず図２２に示すように、ウエハ状態のシリコ
ン基板１の上面に接続パッド２が形成され、その上面の
接続パッド２の中央部を除く部分に絶縁膜３が形成さ
れ、絶縁膜３に形成された開口部４を介して露出された
接続パッド２の上面から絶縁膜３の上面にかけて配線５
が形成され、配線５の先端部からなる接続パッド部５ａ
の上面に柱状電極６が形成されたものを用意する。
ばれる半導体装置では、中間基板（インターポーザ）上
に、他の回路基板と接続される柱状電極が設けられてい
る。従来のこのような半導体装置の製造方法では、一例
として、まず図２２に示すように、ウエハ状態のシリコ
ン基板１の上面に接続パッド２が形成され、その上面の
接続パッド２の中央部を除く部分に絶縁膜３が形成さ
れ、絶縁膜３に形成された開口部４を介して露出された
接続パッド２の上面から絶縁膜３の上面にかけて配線５
が形成され、配線５の先端部からなる接続パッド部５ａ
の上面に柱状電極６が形成されたものを用意する。
【０００３】次に、図２３に示すように、柱状電極６を
含むシリコン基板１の上面全体にエポキシ樹脂からなる
封止膜７をトランスファモールド法等により厚さが柱状
電極６の高さよりもやや厚くなるように形成する。した
がって、この状態では、柱状電極６の上面は封止膜７に
よって覆われている。次に、封止膜７の上面側を適宜に
研磨することにより、図２４に示すように、柱状電極６
の上面を露出させる。次に、ダイシング工程を経ると、
図２５に示すように、個々の半導体チップ（半導体装
置）が得られる。
含むシリコン基板１の上面全体にエポキシ樹脂からなる
封止膜７をトランスファモールド法等により厚さが柱状
電極６の高さよりもやや厚くなるように形成する。した
がって、この状態では、柱状電極６の上面は封止膜７に
よって覆われている。次に、封止膜７の上面側を適宜に
研磨することにより、図２４に示すように、柱状電極６
の上面を露出させる。次に、ダイシング工程を経ると、
図２５に示すように、個々の半導体チップ（半導体装
置）が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うにして得られた半導体装置では、図２５に示すよう
に、封止膜７の厚さが柱状電極６の高さと同じとなるの
で、柱状電極６が揺れ動きにくく、この結果、図示しな
い回路基板上に実装した後において、シリコン基板１と
回路基板との間の熱膨張係数差に起因して発生する応力
を柱状電極６で吸収することができず、柱状電極６の露
出面と回路基板側との接合部分にクラックが発生しやす
く、ひいては導通不良が発生してしまうことがあるとい
う問題があった。この発明の課題は、柱状電極で応力を
吸収することができるようにすることである。
うにして得られた半導体装置では、図２５に示すよう
に、封止膜７の厚さが柱状電極６の高さと同じとなるの
で、柱状電極６が揺れ動きにくく、この結果、図示しな
い回路基板上に実装した後において、シリコン基板１と
回路基板との間の熱膨張係数差に起因して発生する応力
を柱状電極６で吸収することができず、柱状電極６の露
出面と回路基板側との接合部分にクラックが発生しやす
く、ひいては導通不良が発生してしまうことがあるとい
う問題があった。この発明の課題は、柱状電極で応力を
吸収することができるようにすることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、基板上に形成された複数の柱状電極の
各側面が本来の封止膜よりも弾性率の低い樹脂からなる
補助封止膜によって覆われ、これらの補助封止膜間にお
ける前記基板上に本来の封止膜が設けられているもので
ある。請求項６記載の発明に係る半導体装置の製造方法
は、基板上に形成された複数の柱状電極の各側面を本来
の封止膜よりも弾性率の低い樹脂からなる補助封止膜に
よって覆い、これらの補助封止膜間における前記基板上
に本来の封止膜を形成するようにしたものである。請求
項８記載の発明に係る半導体装置の製造方法は、基板上
に複数の柱状電極形成領域及びその各近傍に対応する部
分に開口部を有する封止膜を形成し、該封止膜の各開口
部内に前記封止膜よりも弾性率の低い樹脂からなる筒状
の補助封止膜を形成し、これらの補助封止膜内に柱状電
極を形成するようにしたものである。請求項１２記載の
発明に係る半導体装置の実装構造は、基板上に形成され
た複数の柱状電極の各側面が本来の封止膜よりも弾性率
の低い樹脂からなる補助封止膜によって覆われ、これら
の補助封止膜間における前記基板上に本来の封止膜が設
けられた半導体装置を回路基板上にフェイスダウン方式
により実装したものである。請求項１３記載の発明に係
る半導体装置の実装構造は、基板上に形成された複数の
柱状電極の各側面が本来の封止膜よりも弾性率の低い樹
脂からなる補助封止膜によって覆われ、これらの補助封
止膜間における前記基板上に本来の封止膜が設けられ、
前記柱状電極上に半田ボールが設けられた半導体装置を
回路基板上にフェイスダウン方式により実装したもので
ある。以上の発明によれば、半導体装置において、柱状
電極と本来の封止膜との間に本来の封止膜よりも弾性率
の低い樹脂からなる補助封止膜を介在させているので、
柱状電極を揺れ動き易くすることができ、ひいては柱状
電極で応力を吸収することができる。
る半導体装置は、基板上に形成された複数の柱状電極の
各側面が本来の封止膜よりも弾性率の低い樹脂からなる
補助封止膜によって覆われ、これらの補助封止膜間にお
ける前記基板上に本来の封止膜が設けられているもので
ある。請求項６記載の発明に係る半導体装置の製造方法
は、基板上に形成された複数の柱状電極の各側面を本来
の封止膜よりも弾性率の低い樹脂からなる補助封止膜に
よって覆い、これらの補助封止膜間における前記基板上
に本来の封止膜を形成するようにしたものである。請求
項８記載の発明に係る半導体装置の製造方法は、基板上
に複数の柱状電極形成領域及びその各近傍に対応する部
分に開口部を有する封止膜を形成し、該封止膜の各開口
部内に前記封止膜よりも弾性率の低い樹脂からなる筒状
の補助封止膜を形成し、これらの補助封止膜内に柱状電
極を形成するようにしたものである。請求項１２記載の
発明に係る半導体装置の実装構造は、基板上に形成され
た複数の柱状電極の各側面が本来の封止膜よりも弾性率
の低い樹脂からなる補助封止膜によって覆われ、これら
の補助封止膜間における前記基板上に本来の封止膜が設
けられた半導体装置を回路基板上にフェイスダウン方式
により実装したものである。請求項１３記載の発明に係
る半導体装置の実装構造は、基板上に形成された複数の
柱状電極の各側面が本来の封止膜よりも弾性率の低い樹
脂からなる補助封止膜によって覆われ、これらの補助封
止膜間における前記基板上に本来の封止膜が設けられ、
前記柱状電極上に半田ボールが設けられた半導体装置を
回路基板上にフェイスダウン方式により実装したもので
ある。以上の発明によれば、半導体装置において、柱状
電極と本来の封止膜との間に本来の封止膜よりも弾性率
の低い樹脂からなる補助封止膜を介在させているので、
柱状電極を揺れ動き易くすることができ、ひいては柱状
電極で応力を吸収することができる。
【０００６】
【発明の実施の形態】図１〜図６はそれぞれこの発明の
第１実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照して、この
実施形態における半導体装置の構造についてその製造方
法と併せ説明する。
第１実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照して、この
実施形態における半導体装置の構造についてその製造方
法と併せ説明する。
【０００７】まず、図１に示すように、ウエハ状態のシ
リコン基板（半導体基板）１１の上面に接続パッド１２
が形成され、その上面の接続パッド１２の中央部を除く
部分に酸化シリコン等からなる絶縁膜１３が形成され、
絶縁膜１３に形成された開口部１４を介して露出された
接続パッド１２の上面から絶縁膜１３の上面にかけて配
線１５が形成され、配線１５の先端部からなる接続パッ
ド部１５ａの上面に柱状電極１６が形成されたものを用
意する。この場合、柱状電極１６は金、銅、ニッケル等
の電解メッキによって形成されている。
リコン基板（半導体基板）１１の上面に接続パッド１２
が形成され、その上面の接続パッド１２の中央部を除く
部分に酸化シリコン等からなる絶縁膜１３が形成され、
絶縁膜１３に形成された開口部１４を介して露出された
接続パッド１２の上面から絶縁膜１３の上面にかけて配
線１５が形成され、配線１５の先端部からなる接続パッ
ド部１５ａの上面に柱状電極１６が形成されたものを用
意する。この場合、柱状電極１６は金、銅、ニッケル等
の電解メッキによって形成されている。
【０００８】次に、図２に示すように、柱状電極１６を
含むシリコン基板１１の上面全体に、後述する本来の封
止膜の材料であるエポキシ樹脂よりも弾性率の低い樹脂
（例えば、ポリイミド樹脂、エラストマー配合のエポキ
シ樹脂）からなる補助封止膜１７をスクリーン印刷法、
ディスペンス法、ディッピング法等により厚さが柱状電
極１６の高さよりもやや厚くなるように形成する。した
がって、この状態では、柱状電極１６の上面は補助封止
膜１７によって覆われている。
含むシリコン基板１１の上面全体に、後述する本来の封
止膜の材料であるエポキシ樹脂よりも弾性率の低い樹脂
（例えば、ポリイミド樹脂、エラストマー配合のエポキ
シ樹脂）からなる補助封止膜１７をスクリーン印刷法、
ディスペンス法、ディッピング法等により厚さが柱状電
極１６の高さよりもやや厚くなるように形成する。した
がって、この状態では、柱状電極１６の上面は補助封止
膜１７によって覆われている。
【０００９】次に、柱状電極１６上における補助封止膜
１７の上面の所定の箇所にフォトレジスト膜１８を形成
する。この場合、フォトレジスト膜１８の平面サイズは
柱状電極１６の平面サイズよりもある程度大きくなって
いる。次に、フォトレジスト膜１８をマスクとして補助
封止膜１７をエッチングすると、図３に示すように、柱
状電極１６の側面及び上面に補助封止膜１７が残存され
る。すなわち、柱状電極１６の側面及び上面のみが補助
封止膜１７によって覆われた状態となる。この後、フォ
トレジスト膜１８を剥離する。
１７の上面の所定の箇所にフォトレジスト膜１８を形成
する。この場合、フォトレジスト膜１８の平面サイズは
柱状電極１６の平面サイズよりもある程度大きくなって
いる。次に、フォトレジスト膜１８をマスクとして補助
封止膜１７をエッチングすると、図３に示すように、柱
状電極１６の側面及び上面に補助封止膜１７が残存され
る。すなわち、柱状電極１６の側面及び上面のみが補助
封止膜１７によって覆われた状態となる。この後、フォ
トレジスト膜１８を剥離する。
【００１０】次に、図４に示すように、補助封止膜１７
を含むシリコン基板１１の上面全体にエポキシ樹脂から
なる封止膜１９をトランスファモールド法、ディスペン
ス法、ディッピング法、スクリーン印刷法等により厚さ
が補助封止膜１７の高さよりもやや厚くなるように形成
する。次に、封止膜１９及び補助封止膜１７の上面側を
適宜に研磨することにより、図５に示すように、柱状電
極１６の上面を露出させる。この状態では、柱状電極１
６、補助封止膜１７及び封止膜１９の各上面は同一平面
となっている。次に、ダイシング工程を経ると、図６に
示すように、個々の半導体チップ（半導体装置）２０が
得られる。
を含むシリコン基板１１の上面全体にエポキシ樹脂から
なる封止膜１９をトランスファモールド法、ディスペン
ス法、ディッピング法、スクリーン印刷法等により厚さ
が補助封止膜１７の高さよりもやや厚くなるように形成
する。次に、封止膜１９及び補助封止膜１７の上面側を
適宜に研磨することにより、図５に示すように、柱状電
極１６の上面を露出させる。この状態では、柱状電極１
６、補助封止膜１７及び封止膜１９の各上面は同一平面
となっている。次に、ダイシング工程を経ると、図６に
示すように、個々の半導体チップ（半導体装置）２０が
得られる。
【００１１】次に、図７は図６に示す半導体装置２０を
回路基板２１上に実装した状態の一例の断面図を示した
ものである。この場合、半導体装置２０は回路基板２１
上に異方性導電接着剤２３を介してフェイスダウン方式
により実装されている。すなわち、回路基板２１の上面
の所定の箇所には接続端子２２が設けられている。異方
性導電接着剤２３は、絶縁性接着剤２４中に導電性粒子
２５をほぼ均一に混入したものからなっている。そし
て、半導体装置２０の柱状電極１６の下端面は回路基板
２１の接続端子２２に異方性導電接着剤２３の導電性粒
子２５を介して導電接続されている。また、半導体装置
２０の下面は回路基板２１の上面に異方性導電接着剤２
３の絶縁性接着剤２４を介して接着されている。
回路基板２１上に実装した状態の一例の断面図を示した
ものである。この場合、半導体装置２０は回路基板２１
上に異方性導電接着剤２３を介してフェイスダウン方式
により実装されている。すなわち、回路基板２１の上面
の所定の箇所には接続端子２２が設けられている。異方
性導電接着剤２３は、絶縁性接着剤２４中に導電性粒子
２５をほぼ均一に混入したものからなっている。そし
て、半導体装置２０の柱状電極１６の下端面は回路基板
２１の接続端子２２に異方性導電接着剤２３の導電性粒
子２５を介して導電接続されている。また、半導体装置
２０の下面は回路基板２１の上面に異方性導電接着剤２
３の絶縁性接着剤２４を介して接着されている。
【００１２】ところで、半導体装置２０においては、柱
状電極１６と本来の封止膜１９との間に本来の封止膜１
９よりも弾性率の低い樹脂からなる補助封止膜１７が介
在されているので、柱状電極１６を揺れ動き易くするこ
とができる。この結果、半導体装置２０を回路基板２１
上に実装した後において、シリコン基板１１と回路基板
２１との間の熱膨張係数差に起因して発生する応力を柱
状電極１６で吸収することができる。したがって、柱状
電極１６の下端面と接続端子２２との接合部分にクラッ
クが発生しにくいようにすることができ、ひいては導通
不良が発生しにくいようにすることができる。
状電極１６と本来の封止膜１９との間に本来の封止膜１
９よりも弾性率の低い樹脂からなる補助封止膜１７が介
在されているので、柱状電極１６を揺れ動き易くするこ
とができる。この結果、半導体装置２０を回路基板２１
上に実装した後において、シリコン基板１１と回路基板
２１との間の熱膨張係数差に起因して発生する応力を柱
状電極１６で吸収することができる。したがって、柱状
電極１６の下端面と接続端子２２との接合部分にクラッ
クが発生しにくいようにすることができ、ひいては導通
不良が発生しにくいようにすることができる。
【００１３】なお、図８に示すように、半導体装置２０
を回路基板２１上に導電性ペースト２６を介してフェイ
スダウン方式により実装するようにしてもよい。この場
合、導電性ペースト２６は、回路基板２１の接続端子２
２の上面にスクリーン印刷法、転写法、ディスペンサ法
等により予め設けられている。
を回路基板２１上に導電性ペースト２６を介してフェイ
スダウン方式により実装するようにしてもよい。この場
合、導電性ペースト２６は、回路基板２１の接続端子２
２の上面にスクリーン印刷法、転写法、ディスペンサ法
等により予め設けられている。
【００１４】また、図５に示す製造工程後に、図９に示
すように、柱状電極１６上に半田ボール２７を形成する
ようにしてもよい。この場合の実装構造は図１０に示す
ようになる。すなわち、半導体チップ２０の柱状電極１
６を半田ボール２７を介して回路基板２１の接続端子２
２に接続することになる。そして、この場合には、柱状
電極１６で応力を吸収することにより、柱状電極１６の
下端面と半田ボール２７との接合部分にクラックが発生
しにくいようにすることができる。なお、半田ボール２
７形成前に、柱状電極１６上にニッケル／金、ニッケル
／半田、ニッケル／錫等による表面処理を施すようにし
てもよい。
すように、柱状電極１６上に半田ボール２７を形成する
ようにしてもよい。この場合の実装構造は図１０に示す
ようになる。すなわち、半導体チップ２０の柱状電極１
６を半田ボール２７を介して回路基板２１の接続端子２
２に接続することになる。そして、この場合には、柱状
電極１６で応力を吸収することにより、柱状電極１６の
下端面と半田ボール２７との接合部分にクラックが発生
しにくいようにすることができる。なお、半田ボール２
７形成前に、柱状電極１６上にニッケル／金、ニッケル
／半田、ニッケル／錫等による表面処理を施すようにし
てもよい。
【００１５】次に、図１１〜図１６はそれぞれこの発明
の第２実施形態における半導体装置の各製造工程を示し
たものである。そこで、これらの図を順に参照して、こ
の実施形態における半導体装置の構造についてその製造
方法と併せ説明する。
の第２実施形態における半導体装置の各製造工程を示し
たものである。そこで、これらの図を順に参照して、こ
の実施形態における半導体装置の構造についてその製造
方法と併せ説明する。
【００１６】まず、図１１に示すように、ウエハ状態の
シリコン基板１１の上面に接続パッド１２が形成され、
その上面の接続パッド１２の中央部を除く部分に酸化シ
リコン等からなる絶縁膜１３が形成され、絶縁膜１３に
形成された開口部１４を介して露出された接続パッド１
２の上面から絶縁膜１３の上面にかけて配線１５が形成
されたものを用意する。この場合、配線１５の先端部は
接続パッド部１５ａとなっている。
シリコン基板１１の上面に接続パッド１２が形成され、
その上面の接続パッド１２の中央部を除く部分に酸化シ
リコン等からなる絶縁膜１３が形成され、絶縁膜１３に
形成された開口部１４を介して露出された接続パッド１
２の上面から絶縁膜１３の上面にかけて配線１５が形成
されたものを用意する。この場合、配線１５の先端部は
接続パッド部１５ａとなっている。
【００１７】次に、図１２に示すように、シリコン基板
１１の上面にエポキシ樹脂からなる封止膜１９を形成す
る。この場合、封止膜１９のうち接続パッド部１５ａに
対応する部分（つまり、複数の柱状電極形成領域及びそ
の各近傍に対応する部分）に開口部１９ａを形成する。
この開口部１９ａの形成方法としては、封止膜１９をデ
ィスペンス法やディッピング法により形成する場合に
は、エキシマレーザやＹＡＧレーザ等のレーザを照射す
ることにより開口部１９ａを形成する方法がある。封止
膜１９をトランスファモールド法やスクリーン印刷法に
より形成する場合には、レーザの照射により開口部１９
ａを形成するようにしてもよく、また封止膜１９の形成
と同時に開口部１９ａを形成するようにしてもよい。
１１の上面にエポキシ樹脂からなる封止膜１９を形成す
る。この場合、封止膜１９のうち接続パッド部１５ａに
対応する部分（つまり、複数の柱状電極形成領域及びそ
の各近傍に対応する部分）に開口部１９ａを形成する。
この開口部１９ａの形成方法としては、封止膜１９をデ
ィスペンス法やディッピング法により形成する場合に
は、エキシマレーザやＹＡＧレーザ等のレーザを照射す
ることにより開口部１９ａを形成する方法がある。封止
膜１９をトランスファモールド法やスクリーン印刷法に
より形成する場合には、レーザの照射により開口部１９
ａを形成するようにしてもよく、また封止膜１９の形成
と同時に開口部１９ａを形成するようにしてもよい。
【００１８】次に、図１３に示すように、封止膜１９の
各開口部１９ａ内に、本来の封止膜１９の材料であるエ
ポキシ樹脂よりも弾性率の低い樹脂（例えば、シリコー
ン変性エポキシ樹脂、ポリイミド樹脂）からなる補助封
止膜１７をスクリーン印刷法により形成する。この場
合、補助封止膜１７はその上部が封止膜１９上にやや盛
り上がるように形成する。次に、図１４に示すように、
補助封止膜１７の中央部（つまり、柱状電極形成領域）
に、エキシマレーザやＹＡＧレーザ等のレーザを照射す
ることにより、開口部１７ａを形成する。この状態で
は、補助封止膜１７は筒状となり、接続パッド部１５ａ
の所定の部分が露出される。
各開口部１９ａ内に、本来の封止膜１９の材料であるエ
ポキシ樹脂よりも弾性率の低い樹脂（例えば、シリコー
ン変性エポキシ樹脂、ポリイミド樹脂）からなる補助封
止膜１７をスクリーン印刷法により形成する。この場
合、補助封止膜１７はその上部が封止膜１９上にやや盛
り上がるように形成する。次に、図１４に示すように、
補助封止膜１７の中央部（つまり、柱状電極形成領域）
に、エキシマレーザやＹＡＧレーザ等のレーザを照射す
ることにより、開口部１７ａを形成する。この状態で
は、補助封止膜１７は筒状となり、接続パッド部１５ａ
の所定の部分が露出される。
【００１９】次に、図１５に示すように、補助封止膜１
７の開口部１７ａ内における接続パッド部１５ａの上面
に柱状電極１６をその上部が補助封止膜１７の上面から
ある程度突出するように形成する。この柱状電極１６の
形成方法としては、導電性接着剤や導電性ペーストを用
いてスクリーン印刷法により形成する方法があり、また
金、銅、ニッケル等の無電解メッキにより形成する方法
がある。次に、ダイシング工程を経ると、図１６に示す
ように、個々の半導体チップ（半導体装置）２０が得ら
れる。
７の開口部１７ａ内における接続パッド部１５ａの上面
に柱状電極１６をその上部が補助封止膜１７の上面から
ある程度突出するように形成する。この柱状電極１６の
形成方法としては、導電性接着剤や導電性ペーストを用
いてスクリーン印刷法により形成する方法があり、また
金、銅、ニッケル等の無電解メッキにより形成する方法
がある。次に、ダイシング工程を経ると、図１６に示す
ように、個々の半導体チップ（半導体装置）２０が得ら
れる。
【００２０】次に、図１７は図１６に示す半導体装置２
０を回路基板２１上に実装した状態の一例の断面図を示
したものである。この場合、半導体装置２０は回路基板
２１上に異方性導電接着剤２３を介してフェイスダウン
方式により実装されている。すなわち、回路基板２１の
上面の所定の箇所には接続端子２２が設けられている。
異方性導電接着剤２３は、絶縁性接着剤２４中に導電性
粒子２５をほぼ均一に混入したものからなっている。そ
して、半導体装置２０の柱状電極１６の下端面は回路基
板２１の接続端子２２に異方性導電接着剤２３の導電性
粒子２５を介して導電接続されている。また、半導体装
置２０の下面は回路基板２１の上面に異方性導電接着剤
２３の絶縁性接着剤２４を介して接着されている。
０を回路基板２１上に実装した状態の一例の断面図を示
したものである。この場合、半導体装置２０は回路基板
２１上に異方性導電接着剤２３を介してフェイスダウン
方式により実装されている。すなわち、回路基板２１の
上面の所定の箇所には接続端子２２が設けられている。
異方性導電接着剤２３は、絶縁性接着剤２４中に導電性
粒子２５をほぼ均一に混入したものからなっている。そ
して、半導体装置２０の柱状電極１６の下端面は回路基
板２１の接続端子２２に異方性導電接着剤２３の導電性
粒子２５を介して導電接続されている。また、半導体装
置２０の下面は回路基板２１の上面に異方性導電接着剤
２３の絶縁性接着剤２４を介して接着されている。
【００２１】ところで、この場合も、半導体装置２０に
おいては、柱状電極１６と本来の封止膜１９との間に本
来の封止膜１９よりも弾性率の低い樹脂からなる補助封
止膜１７が介在されているので、柱状電極１６を揺れ動
き易くすることができる。この結果、半導体装置２０を
回路基板２１上に実装した後において、シリコン基板１
１と回路基板２１との間の熱膨張係数差に起因して発生
する応力を柱状電極１６で吸収することができる。した
がって、柱状電極１６の下端面と接続端子２２との接合
部分にクラックが発生しにくいようにすることができ、
ひいては導通不良が発生しにくいようにすることができ
る。
おいては、柱状電極１６と本来の封止膜１９との間に本
来の封止膜１９よりも弾性率の低い樹脂からなる補助封
止膜１７が介在されているので、柱状電極１６を揺れ動
き易くすることができる。この結果、半導体装置２０を
回路基板２１上に実装した後において、シリコン基板１
１と回路基板２１との間の熱膨張係数差に起因して発生
する応力を柱状電極１６で吸収することができる。した
がって、柱状電極１６の下端面と接続端子２２との接合
部分にクラックが発生しにくいようにすることができ、
ひいては導通不良が発生しにくいようにすることができ
る。
【００２２】なお、図１８に示すように、半導体装置２
０を回路基板２１上に導電性ペースト２６を介してフェ
イスダウン方式により実装するようにしてもよい。この
場合も、導電性ペースト２６は、回路基板２１の接続端
子２２の上面にスクリーン印刷法、転写法、ディスペン
サ法等により予め設けられている。
０を回路基板２１上に導電性ペースト２６を介してフェ
イスダウン方式により実装するようにしてもよい。この
場合も、導電性ペースト２６は、回路基板２１の接続端
子２２の上面にスクリーン印刷法、転写法、ディスペン
サ法等により予め設けられている。
【００２３】また、図１５に示す製造工程後に、図１９
に示すように、柱状電極１６上に半田ボール２７を形成
するようにしてもよい。この場合の実装構造は図２０に
示すようになる。すなわち、半導体チップ２０の柱状電
極１６を半田ボール２７を介して回路基板２１の接続端
子２２に接続することになる。そして、この場合には、
柱状電極１６で応力を吸収することにより、柱状電極１
６の下端面と半田ボール２７との接合部分にクラックが
発生しにくいようにすることができる。なお、半田ボー
ル２７形成前に、柱状電極１６上にニッケル／金、ニッ
ケル／半田、ニッケル／錫等による表面処理を施すよう
にしてもよい。
に示すように、柱状電極１６上に半田ボール２７を形成
するようにしてもよい。この場合の実装構造は図２０に
示すようになる。すなわち、半導体チップ２０の柱状電
極１６を半田ボール２７を介して回路基板２１の接続端
子２２に接続することになる。そして、この場合には、
柱状電極１６で応力を吸収することにより、柱状電極１
６の下端面と半田ボール２７との接合部分にクラックが
発生しにくいようにすることができる。なお、半田ボー
ル２７形成前に、柱状電極１６上にニッケル／金、ニッ
ケル／半田、ニッケル／錫等による表面処理を施すよう
にしてもよい。
【００２４】ところで、図１５に示す製造工程の場合に
は、補助封止膜１７の開口部１７ａ内における接続パッ
ド部１５ａの上面に柱状電極１６をその上部が補助封止
膜１７の上面からある程度突出するように形成している
が、これに限定されるものではない。例えば、図２１に
示すように、補助封止膜１７の開口部１７ａ内における
接続パッド部１５ａの上面に柱状電極１６をその上面が
補助封止膜１７の上面よりもある程度低くなるように形
成し、この柱状電極１６上に半田ボール２７を形成する
ようにしてもよい。この場合も、半田ボール２７形成前
に、柱状電極１６上にニッケル／金、ニッケル／半田、
ニッケル／錫等による表面処理を施すようにしてもよ
い。
は、補助封止膜１７の開口部１７ａ内における接続パッ
ド部１５ａの上面に柱状電極１６をその上部が補助封止
膜１７の上面からある程度突出するように形成している
が、これに限定されるものではない。例えば、図２１に
示すように、補助封止膜１７の開口部１７ａ内における
接続パッド部１５ａの上面に柱状電極１６をその上面が
補助封止膜１７の上面よりもある程度低くなるように形
成し、この柱状電極１６上に半田ボール２７を形成する
ようにしてもよい。この場合も、半田ボール２７形成前
に、柱状電極１６上にニッケル／金、ニッケル／半田、
ニッケル／錫等による表面処理を施すようにしてもよ
い。
【００２５】また、上記実施形態では、この発明をＣＳ
Ｐと呼ばれる半導体装置に適用した場合について説明し
たが、これに限らず、例えば、図示していないが、図６
を参照して説明すると、接続パッド１２上における配線
（下地金属層）１５上に柱状電極１６が形成された半導
体チップからなる半導体装置にも適用することができ
る。
Ｐと呼ばれる半導体装置に適用した場合について説明し
たが、これに限らず、例えば、図示していないが、図６
を参照して説明すると、接続パッド１２上における配線
（下地金属層）１５上に柱状電極１６が形成された半導
体チップからなる半導体装置にも適用することができ
る。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、半導体装置において、柱状電極と本来の封止膜との
間に本来の封止膜よりも弾性率の低い樹脂からなる補助
封止膜を介在させているので、柱状電極を揺れ動き易く
することができ、ひいては柱状電極で応力を吸収するこ
とができ、導通不良が発生しにくいようにすることがで
きる。
ば、半導体装置において、柱状電極と本来の封止膜との
間に本来の封止膜よりも弾性率の低い樹脂からなる補助
封止膜を介在させているので、柱状電極を揺れ動き易く
することができ、ひいては柱状電極で応力を吸収するこ
とができ、導通不良が発生しにくいようにすることがで
きる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における半導体装置の
製造に際し、当初用意したものの断面図。
製造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に示す半導体装置を回路基板上に実装した
状態の一例の断面図。
状態の一例の断面図。
【図８】図６に示す半導体装置を回路基板上に実装した
状態の他の例の断面図。
状態の他の例の断面図。
【図９】図５に示す製造工程後に半田ボールを形成した
場合の断面図。
場合の断面図。
【図１０】図９に示す場合の半導体装置を回路基板上に
実装した状態の断面図。
実装した状態の断面図。
【図１１】この発明の第２実施形態における半導体装置
の製造に際し、当初用意したものの断面図。
の製造に際し、当初用意したものの断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】図１４に続く製造工程の断面図。
【図１６】図１５に続く製造工程の断面図。
【図１７】図１６に示す半導体装置を回路基板上に実装
した状態の一例の断面図。
した状態の一例の断面図。
【図１８】図１６に示す半導体装置を回路基板上に実装
した状態の他の例の断面図。
した状態の他の例の断面図。
【図１９】図１５に示す製造工程後に半田ボールを形成
した場合の断面図。
した場合の断面図。
【図２０】図１９に示す場合の半導体装置を回路基板上
に実装した状態の断面図。
に実装した状態の断面図。
【図２１】図１９に示す場合の変形例の断面図。
【図２２】従来の半導体装置の一例の製造に際し、当初
用意したものの断面図。
用意したものの断面図。
【図２３】図２２に続く製造工程の断面図。
【図２４】図２３に続く製造工程の断面図。
【図２５】図２４に続く製造工程の断面図。
１１ シリコン基板 １２ 接続パッド １３ 絶縁膜 １５ 配線 １６ 柱状電極 １７ 補助封止膜 １９ 封止膜 ２０ 半導体装置 ２１ 回路基板 ２２ 接続端子 ２３ 異方性導電接着剤 ２６ 導電性ペースト ２７ 半田ボール
Claims (16)
- 【請求項１】 基板上に形成された複数の柱状電極の各
側面が本来の封止膜よりも弾性率の低い樹脂からなる補
助封止膜によって覆われ、これらの補助封止膜間におけ
る前記基板上に本来の封止膜が設けられていることを特
徴とする半導体装置。 - 【請求項２】 請求項１記載の発明において、前記柱状
電極、前記補助封止膜及び前記封止膜の各上面は同一平
面となっていることを特徴とする半導体装置。 - 【請求項３】 請求項１記載の発明において、前記柱状
電極の上部は前記補助封止膜の上面から突出されている
ことを特徴とする半導体装置。 - 【請求項４】 請求項１記載の発明において、前記柱状
電極の上面は前記補助封止膜の上面よりも低くなってい
ることを特徴とする半導体装置。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記柱状電極上に半田ボールが設けられている
ことを特徴とする半導体装置。 - 【請求項６】 基板上に形成された複数の柱状電極の各
側面を本来の封止膜よりも弾性率の低い樹脂からなる補
助封止膜によって覆い、これらの補助封止膜間における
前記基板上に本来の封止膜を形成することを特徴とする
半導体装置の製造方法。 - 【請求項７】 請求項６記載の発明において、前記柱状
電極、前記補助封止膜及び前記封止膜の各上面が同一平
面となるようにすることを特徴とする半導体装置の製造
方法。 - 【請求項８】 基板上に複数の柱状電極形成領域及びそ
の各近傍に対応する部分に開口部を有する封止膜を形成
し、該封止膜の各開口部内に前記封止膜よりも弾性率の
低い樹脂からなる筒状の補助封止膜を形成し、これらの
補助封止膜内に柱状電極を形成することを特徴とする半
導体装置の製造方法。 - 【請求項９】 請求項８記載の発明において、前記柱状
電極をその上面が前記補助封止膜の上面から突出するよ
うに形成することを特徴とする半導体装置の製造方法。 - 【請求項１０】 請求項８記載の発明において、前記柱
状電極をその上面が前記補助封止膜の上面よりも低くな
るように形成することを特徴とする半導体装置の製造方
法。 - 【請求項１１】 請求項６〜１０のいずれかに記載の発
明において、前記柱状電極上に半田ボールを形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項１２】 基板上に形成された複数の柱状電極の
各側面が本来の封止膜よりも弾性率の低い樹脂からなる
補助封止膜によって覆われ、これらの補助封止膜間にお
ける前記基板上に本来の封止膜が設けられた半導体装置
を回路基板上にフェイスダウン方式により実装したこと
を特徴とする半導体装置の実装構造。 - 【請求項１３】 基板上に形成された複数の柱状電極の
各側面が本来の封止膜よりも弾性率の低い樹脂からなる
補助封止膜によって覆われ、これらの補助封止膜間にお
ける前記基板上に本来の封止膜が設けられ、前記柱状電
極上に半田ボールが設けられた半導体装置を回路基板上
にフェイスダウン方式により実装したことを特徴とする
半導体装置の実装構造。 - 【請求項１４】 請求項１２または１３記載の発明にお
いて、前記半導体装置の柱状電極、補助封止膜及び封止
膜の各上面は同一平面となっていることを特徴とする半
導体装置の実装構造。 - 【請求項１５】 請求項１２または１３記載の発明にお
いて、前記半導体装置の柱状電極の上部は補助封止膜の
上面から突出されていることを特徴とする半導体装置の
実装構造。 - 【請求項１６】 請求項１３記載の発明において、前記
半導体装置の柱状電極の上面は補助封止膜の上面よりも
低くなっていることを特徴とする半導体装置の実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11643199A JP3496569B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置及びその製造方法並びにその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11643199A JP3496569B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置及びその製造方法並びにその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000306949A true JP2000306949A (ja) | 2000-11-02 |
| JP3496569B2 JP3496569B2 (ja) | 2004-02-16 |
Family
ID=14686942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11643199A Expired - Fee Related JP3496569B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置及びその製造方法並びにその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496569B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467674B1 (en) * | 1999-12-09 | 2002-10-22 | Casio Computer Co., Ltd. | Method of manufacturing semiconductor device having sealing film on its surface |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| JP2006310426A (ja) * | 2005-04-27 | 2006-11-09 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| JP2007242866A (ja) * | 2006-03-08 | 2007-09-20 | Yamaha Corp | 半導体装置及びその製造方法 |
| JP2008263121A (ja) * | 2007-04-13 | 2008-10-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2009152423A (ja) * | 2007-12-21 | 2009-07-09 | Rohm Co Ltd | 半導体装置 |
| TWI511246B (zh) * | 2011-07-05 | 2015-12-01 | Chipbond Technology Corp | 凸塊製程及其結構 |
| CN109216204A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
-
1999
- 1999-04-23 JP JP11643199A patent/JP3496569B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467674B1 (en) * | 1999-12-09 | 2002-10-22 | Casio Computer Co., Ltd. | Method of manufacturing semiconductor device having sealing film on its surface |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| US8269347B2 (en) | 2004-12-28 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor chip, electrode structure therefor and method for forming same |
| US7956460B2 (en) | 2004-12-28 | 2011-06-07 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
| JP4663391B2 (ja) * | 2005-04-27 | 2011-04-06 | ローム株式会社 | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| JP2006310426A (ja) * | 2005-04-27 | 2006-11-09 | Rohm Co Ltd | 半導体チップの電極構造およびその形成方法ならびに半導体チップ |
| JP2007242866A (ja) * | 2006-03-08 | 2007-09-20 | Yamaha Corp | 半導体装置及びその製造方法 |
| JP2008263121A (ja) * | 2007-04-13 | 2008-10-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2009152423A (ja) * | 2007-12-21 | 2009-07-09 | Rohm Co Ltd | 半導体装置 |
| TWI511246B (zh) * | 2011-07-05 | 2015-12-01 | Chipbond Technology Corp | 凸塊製程及其結構 |
| CN109216204A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
| US10269587B2 (en) | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| TWI673848B (zh) * | 2017-06-30 | 2019-10-01 | 台灣積體電路製造股份有限公司 | 積體電路封裝及其形成方法 |
| US10784123B2 (en) | 2017-06-30 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
| US11527418B2 (en) | 2017-06-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit packages and methods of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3496569B2 (ja) | 2004-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW554453B (en) | Semiconductor device and method of manufacturing the same | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100449307B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| JPH1032307A (ja) | 半導体装置及びその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| US7253510B2 (en) | Ball grid array package construction with raised solder ball pads | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |