JP4663391B2 - 半導体チップの電極構造およびその形成方法ならびに半導体チップ - Google Patents

半導体チップの電極構造およびその形成方法ならびに半導体チップ Download PDF

Info

Publication number
JP4663391B2
JP4663391B2 JP2005129000A JP2005129000A JP4663391B2 JP 4663391 B2 JP4663391 B2 JP 4663391B2 JP 2005129000 A JP2005129000 A JP 2005129000A JP 2005129000 A JP2005129000 A JP 2005129000A JP 4663391 B2 JP4663391 B2 JP 4663391B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode structure
barrier layer
bump
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005129000A
Other languages
English (en)
Other versions
JP2006310426A (ja
Inventor
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005129000A priority Critical patent/JP4663391B2/ja
Priority to PCT/JP2005/023911 priority patent/WO2006070808A1/ja
Priority to US11/794,243 priority patent/US7956460B2/en
Publication of JP2006310426A publication Critical patent/JP2006310426A/ja
Application granted granted Critical
Publication of JP4663391B2 publication Critical patent/JP4663391B2/ja
Priority to US13/095,193 priority patent/US8269347B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体チップに形成される電極構造およびその形成方法に関する。
ICやLSIのような半導体装置において、半導体チップと基板とを接続する技術として、半導体チップの表面に設けられたバンプと基板上の端子とをボンディングする方法が知られている。近年、携帯電話やPDA(Personal Digital Assistant)に代表される電子機器の小型化を進めるにあたり、半導体チップのさらなる微細化が要求されている。半導体チップの微細化にともなって、隣接するバンプの間隔が狭ピッチ化され、隣接するバンプの間隔は10μm程度にまで狭められている。特許文献1は、従来のバンプおよびバンプ形成方法を開示する。
特開2000−340595号公報
バンプの間隔の狭ピッチ化にともない、バンプに含まれる金属成分が移動することによってバンプ間の短絡が発生することが懸念されている。バンプ間の短絡を抑制する技術は、半導体チップのさらなる微細化を進める上で欠かせない技術となっている。
本発明はこうした課題に鑑みてなされたものであり、その目的は、バンプに含まれる金属成分が移動することによって生じるバンプ間の短絡を抑制する技術の提供にある。
本発明の半導体チップの電極構造のある態様は、半導体チップに形成された多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と、保護膜の上に形成された絶縁膜と、電極パッドを底面とし、絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、バンプの側壁と絶縁膜との間に設けられたバリア層とを含む。
上記態様によれば、バンプに含まれる金属成分が絶縁膜中を移動して、隣接するバンプが短絡することが抑制される。この結果として、半導体チップの動作信頼性を向上させつつ、半導体チップの微細化を図ることができる。
上記態様において、バンプが金で形成されていることが好ましい。また、バリア層がTi、W、SiまたはTiWからなる群より選ばれる1つ以上の金属または合金で形成されていることが好ましい。
本発明の半導体チップの電極構造の形成方法のある態様は、半導体チップに形成された多層配線に電極パッドを接続し、電極パッドの周囲の基板を保護膜で被覆する工程と、電極パッドの上に金属性のバンプを形成する工程と、バンプおよび電極パッドの露出面をバリア層で被覆する工程と、バンプの側面を除いて、バリア層を選択的に除去する工程と、バンプの上面が露出するように保護膜の上に絶縁膜を形成する工程とを備える。
上記態様において、バンプとして金が用いられることが好ましい。また、バリア層として、Ti、W、Si、Ni、Co、Al、TiW、またはNiCoからなる群より選ばれる1つ以上の金属または合金が用いられることが好ましい。
本発明の半導体チップのある態様は、多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と、保護膜の上に形成された絶縁膜と、電極パッドを底面とし、絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、バンプの側壁と絶縁膜との間に設けられたバリア層とを備える。
上記態様によれば、バンプに含まれる金属成分が絶縁膜中を移動して、隣接するバンプが短絡することが抑制されるので、動作信頼性を損なうことなく、半導体チップを微細化することができる。
上記態様において、バンプが金で形成されていることが好ましい。また、バリア層がTi、W、Si、Ni、Co、Al、TiW、またはNiCoからなる群より選ばれる1つ以上の金属または合金で形成されていることが好ましい。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、バンプに含まれる金属成分が移動することによって生じるバンプ間の短絡が抑制され、信頼性の高い半導体チップの電極構造が提供される。
本発明の実施形態にかかる半導体チップに形成される電極構造およびその形成方法ならびに半導体チップについて図面を参照して説明する。
図1は、実施形態にかかる半導体チップに形成される電極構造の断面図である。
半導体チップ10は半導体集積回路(図示せず)が形成されたシリコンなどからなる基板20を有する。基板20は、半導体集積回路の電気配線として、複数の配線層と配線層間を絶縁するための層間絶縁膜からなる多層配線を含む。
基板20の表面の所望の領域において、半導体集積回路の電極端子となる電極パッド30が多層配線の一部と接続されている。電極パッド30は、アルミニウムなどの金属またはAl-Si、Al-Si-Cuなどの合金などで構成されている。
電極パッド30の周囲の基板20は、シリコン窒化膜(Si3N4膜)などからなる保護膜40によって被覆されている。保護膜40により外部からの水分等の侵入が防止される。
保護膜40の上に、絶縁膜50が形成されている。絶縁膜50には、ポリイミドなどの絶縁材料が用いられる。絶縁膜50により隣接するバンプ間が絶縁性が保たれる
電極パッド30を底面とし、絶縁膜50によって側面が囲まれた領域に金などの金属からなるバンプ60が形成されている。
バンプ60の側壁と絶縁膜50との間に、バリア層70が設けられている。バリア層70は、バンプ60および絶縁膜50との密着性が良好で、かつ酸化されにくい材料で構成されている。バリア層70に酸化されにくい材料を用いることにより、バンプ60の金属成分が絶縁膜50の中を横切って移動する現象(マイグレーション)を抑制することができる。また、バリア層70によりバンプ60の側壁が保護されるため、バンプ60の耐久性が向上する。
バリア層70に用いられる材料として、Ti、W、Si、Ni、Co、Al、TiW、またはNiCoなどの金属または合金が挙げられる。このうち、Siは、金と合金を形成する性質があるため、金のマイグレーションをより効果的に抑制することができる。
本実施形態にかかる電極構造によれば、バリア層70によってバンプ60の金属成分のマイグレーションが抑制される。この結果、隣接するバンプ60間の絶縁性を向上させることができ、半導体チップ10の動作信頼性を損なうことなく、半導体チップ10の微細化を実現することができる。
図2および図3は、実施形態にかかる電極構造を形成する方法を示す工程断面図である。
まず、図2(A)に示すように、基板20の上の所望の領域にアルミニウムから成る電極パッド30を形成した後、プラズマCVD法によりシリコン窒化膜から成る保護膜40を全面に形成する。
続いて、図2(B)に示すように、フォトリソグラフィ法を用いて、電極パッド30上の保護膜40を開口させ、電極パッド30の表面を露出させる。
次に、図2(C)に示すように、電極パッド30の領域を開口とするフォトレジスト(図示せず)を用いて、金メッキにより電極パッド30の上にバンプ60を形成する。
次に、図3(A)に示すように、Ti、Alなどの金属からなるバリア層70を全面にスパッタして、バンプ60および電極パッド30の露出面を被覆する。バリア層70の厚さは1原子層あればマイグレーション抑制効果が期待できるが、マイグレーション抑制効果をより確実とするために、バリア層70の厚さは30〜100nmであることが好ましい。
バリア層70の厚さが30nm未満だと、バンプ60の金属成分を遮断する能力が低減し、マイグレーション抑制効果が低減する。バリア層70の厚さが100nmより大きいと、バリア層70にひびが入ったり、割れやすくなることにより、バンプ60の金属成分がマイグレーションを起こす経路がバリア層70内に生じてしまう。
次に、図3(B)に示すように、プラズマエッチングなどのドライエッチングによりエッチバックにより、電極パッド30およびバンプ60の上面を被覆しているバリア層70を選択的に除去し、バンプ60の側面を被覆するバリア層70を残す。
次に、図3(C)に示すように、ポリイミドなどの絶縁膜50を全面にスパッタした後、バンプ60の領域を開口とするフォトレジスト(図示せず)を用いて、バンプ60の上の絶縁膜50を選択的に除去し、バンプ60の上面を露出させる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
バンプ60に金を用いた場合には、バリア層70は金属または合金であることが必要であるが、バンプ60に金以外の銅などを用いた場合は、バリア層70は必ずしも金属である必要はなく、フェノール樹脂などの有機材料を用いてもよい。この場合、図3(A)のスパッタに代えてCVD法を用いることにより、バンプ60および電極パッド30の全面にバリア層70を被覆させることができる。
実施形態にかかる半導体チップに形成される電極構造の断面図である。 実施形態にかかる電極構造を形成する方法を示す工程断面図である。 実施形態にかかる電極構造を形成する方法を示す工程断面図である。
符号の説明
10 半導体チップ、20 基板、30 電極パッド、40 保護膜、50 絶縁膜、60 バンプ、70 バリア層。

Claims (14)

  1. 半導体チップに形成された多層配線に接続された電極パッドと、
    前記電極パッドの周囲の基板を被覆する保護膜と、
    前記保護膜の上に形成された絶縁膜と、
    前記電極パッドを底面とし、前記絶縁膜によって側面が囲まれた領域に設けられた金属性のバンプと、
    前記バンプの側壁と前記絶縁膜との間に設けられたバリア層と、
    を含み、
    前記バリア層がTi、W、Si、Ni、Co、Al、TiW、またはNiCoからなる群より選ばれる1つ以上の金属または合金で形成されている半導体チップの電極構造。
  2. 前記バンプが金で形成されていることを特徴とする請求項1に記載の半導体チップの電極構造。
  3. 前記バリア層の膜厚が30〜100nmであることを特徴とする請求項1または2に記載の半導体チップの電極構造。
  4. 前記多層配線は複数の配線層と配線間を絶縁するための層間絶縁膜からなることを特徴とする請求項1乃至3のいずれか1項に記載の半導体チップの電極構造。
  5. 前記電極パッドはアルミニウムまたはAl−Si、Al−Si−Cu合金で構成されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体チップの電極構造。
  6. 前記保護膜はシリコン窒化膜からなることを特徴とする請求項1乃至5のいずれか1項に記載の半導体チップの電極構造。
  7. 前記絶縁膜はポリイミドからなることを特徴とする請求項1乃至6のいずれか1項に記載の半導体チップの電極構造。
  8. 半導体チップに形成された多層配線に電極パッドを接続し、前記電極パッドの周囲の基板を保護膜で被覆する工程と、
    前記電極パッドの上に金属性のバンプを形成する工程と、
    前記バンプおよび前記電極パッドの露出面をバリア層で被覆する工程と、
    前記バンプの側面を除いて、前記バリア層を選択的に除去する工程と、
    前記バンプの上面が露出するように前記保護膜の上に絶縁膜を形成する工程と、
    を備え、
    前記バリア層として、Ti、W、Si、Ni、Co、Al、TiW、またはNiCoからなる群より選ばれる1つ以上の金属または合金が用いられることを特徴とする半導体チップの電極構造の形成方法。
  9. 前記バンプとして金が用いられることを特徴とする請求項8に記載の半導体チップの電極構造の形成方法。
  10. 前記バリア層の膜厚が30〜100nmであることを特徴とする請求項8または9に記載の半導体チップの電極構造の形成方法。
  11. 前記多層配線は複数の配線層と配線間を絶縁するための層間絶縁膜からなることを特徴とする請求項8乃至10のいずれか1項に記載の半導体チップの電極構造の形成方法。
  12. 前記電極パッドはアルミニウムまたはAl−Si、Al−Si−Cu合金で構成されていることを特徴とする請求項8乃至11のいずれか1項に記載の半導体チップの電極構造の形成方法。
  13. 前記保護膜はシリコン窒化膜からなることを特徴とする請求項8乃至12のいずれか1項に記載の半導体チップの電極構造の形成方法。
  14. 前記絶縁膜はポリイミドからなることを特徴とする請求項8乃至13のいずれか1項に記載の半導体チップの電極構造の形成方法。
JP2005129000A 2004-12-28 2005-04-27 半導体チップの電極構造およびその形成方法ならびに半導体チップ Expired - Fee Related JP4663391B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005129000A JP4663391B2 (ja) 2005-04-27 2005-04-27 半導体チップの電極構造およびその形成方法ならびに半導体チップ
PCT/JP2005/023911 WO2006070808A1 (ja) 2004-12-28 2005-12-27 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置
US11/794,243 US7956460B2 (en) 2004-12-28 2005-12-27 Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
US13/095,193 US8269347B2 (en) 2004-12-28 2011-04-27 Semiconductor chip, electrode structure therefor and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005129000A JP4663391B2 (ja) 2005-04-27 2005-04-27 半導体チップの電極構造およびその形成方法ならびに半導体チップ

Publications (2)

Publication Number Publication Date
JP2006310426A JP2006310426A (ja) 2006-11-09
JP4663391B2 true JP4663391B2 (ja) 2011-04-06

Family

ID=37477001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005129000A Expired - Fee Related JP4663391B2 (ja) 2004-12-28 2005-04-27 半導体チップの電極構造およびその形成方法ならびに半導体チップ

Country Status (1)

Country Link
JP (1) JP4663391B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
TWI511246B (zh) * 2011-07-05 2015-12-01 Chipbond Technology Corp 凸塊製程及其結構
US9564345B1 (en) 2015-08-18 2017-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10658318B2 (en) 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
CN111146170A (zh) * 2019-12-30 2020-05-12 颀中科技(苏州)有限公司 封装结构及其成型方法
CN116403989B (zh) * 2023-06-08 2023-09-15 深圳和美精艺半导体科技股份有限公司 Ic基板、制备方法及应用其的电子封装件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188305A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188305A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造

Also Published As

Publication number Publication date
JP2006310426A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
US7221054B2 (en) Bump structure
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
JP4373866B2 (ja) 半導体装置の製造方法
US20060103020A1 (en) Redistribution layer and circuit structure thereof
US20050093149A1 (en) Semiconductor device and method of manufacturing the same
JP4663391B2 (ja) 半導体チップの電極構造およびその形成方法ならびに半導体チップ
US20060164110A1 (en) Semiconductor device and method of fabricating the same
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US8115317B2 (en) Semiconductor device including electrode structure with first and second openings and manufacturing method thereof
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
US7759803B2 (en) Semiconductor device and method of manufacturing the same
US7244635B2 (en) Semiconductor device and method of manufacturing the same
JP5165190B2 (ja) 半導体装置及びその製造方法
CN106856178B (zh) 半导体装置及其制造方法
JP2010251687A (ja) 半導体装置
JP2007221080A (ja) 半導体装置およびその製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2008244134A (ja) 半導体装置及びその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2005150578A (ja) 半導体装置及びその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP4740536B2 (ja) 半導体装置およびその製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006318987A (ja) 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP5036217B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Ref document number: 4663391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees