JP2008091457A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008091457A
JP2008091457A JP2006268309A JP2006268309A JP2008091457A JP 2008091457 A JP2008091457 A JP 2008091457A JP 2006268309 A JP2006268309 A JP 2006268309A JP 2006268309 A JP2006268309 A JP 2006268309A JP 2008091457 A JP2008091457 A JP 2008091457A
Authority
JP
Japan
Prior art keywords
barrier layer
layer
copper
semiconductor device
copper wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006268309A
Other languages
English (en)
Inventor
Koichi Ozawa
弘一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006268309A priority Critical patent/JP2008091457A/ja
Priority to US11/865,219 priority patent/US20080099919A1/en
Publication of JP2008091457A publication Critical patent/JP2008091457A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造工程を簡略化でき且つ銅の拡散をより抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体素子層２と、配線層３と、ポリイミド層４と、第１バリア層５と、銅配線６と、第２バリア層７と、接着層８とを備えている。第２バリア層７は、導電性を有し銅の拡散及び酸化を抑制可能なＴａＮからなり、銅配線６の上面と側面とを覆うように連続して形成されている。接着層８は、導電性を有しワイヤとの接着性の高いＡｌからなり、第２バリア層７の上面を覆うように形成されている。
【選択図】図１

Description

本発明は、銅配線を有する半導体装置及び半導体装置の製造方法に関する。
従来、低抵抗化を実現可能な銅配線を有する半導体装置及び半導体装置の製造方法が知られている。このような半導体装置としては、例えば、図７に示すような半導体装置が知られている。図７に示す半導体装置１０１は、基板１０２上に形成された銅配線１０３と、銅配線１０３の側面を覆う保護膜１０４とを備えている。保護膜１０４は、絶縁性のポリイミドなどの樹脂からなり、物理的な破損などから銅配線を保護するとともに、銅の拡散及び酸化を抑制するためのものである。
更に、保護膜１０４は絶縁性のため、銅配線１０３の上面には、ワイヤ（図示略）と銅配線１０３とを電気的に接続するために、導電性のバリア層１０５と、バリア層１０５上に形成された導電性の接着層１０６とを備えている。バリア層１０５は、銅の拡散を抑制可能な金属を含み、接着層１０６への銅の拡散を抑制して、接着層１０６とワイヤとの接着性の低下を抑制する。
また、特許文献１には、ダマシン法により形成された銅配線と、銅配線の下面及び側面を覆う第１バリア層と、銅配線の上面の一部を覆う第２バリア層とを備えた半導体装置が記載されている。この半導体装置では、銅配線の側面を第２バリア層により覆うことにより、横方向の銅の拡散をもある程度抑制できる。
特開２００１−３１９９４６号公報
しかしながら、図７に示す半導体装置１０１の場合、銅配線の側面を保護膜１０４により覆っているため、バリア層１０５を形成する工程とは別に保護膜１０４を形成してパターニングする工程が必要になるため製造工程が複雑化するといった課題がある。また、樹脂製の保護膜１０４では、銅の拡散を充分に抑制できないといった課題もある。
一方、特許文献１の半導体装置では、銅配線の上面の一部のみを第２バリア層により覆っているため接着層への銅の拡散を充分に抑制することができないといった課題がある。また、例え第２バリア層を銅配線の上面全体を覆うように形成しても、第１バリア層と第２バリア層とが不連続に形成されているため、膨張・収縮により第１バリア層と第２バリア層との間に容易に隙間が形成されてしまう。この結果、第２バリア層が銅配線の上面を覆うように構成しても、横方向の銅の拡散を充分に抑制することができないといった課題がある。
本発明は、上述した課題を解決するために創案されたものであり、製造工程を簡略化でき且つ銅の拡散をより抑制できる半導体装置及び半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、請求項１に記載の発明は、半導体素子と銅配線とを備えた半導体装置において、銅の拡散及び酸化を抑制可能な金属を含み、前記銅配線の上面及び側面を連続して覆うバリア層と、前記バリア層の上面に形成された接着層とを備えたことを特徴とする半導体装置である。
また、請求項２に記載の発明は、半導体素子と銅配線とを備えた半導体装置の製造方法において、レジスト膜を用いて前記銅配線を形成し、その後、前記レジスト膜を除去する工程と、銅の拡散及び酸化を抑制可能な金属を含み、前記銅配線の上面及び側面を連続して覆うバリア層を形成する工程と、前記バリア層の上面に接着層を形成する工程とを備えたことを特徴とする半導体装置の製造方法である。
また、請求項３に記載の発明は、前記バリア層は、ＣＶＤ（化学気相成長）法により形成されることを特徴とする請求項２に記載の半導体装置の製造方法である。
本発明の半導体装置によれば、銅配線の上面及び側面を銅の拡散及び酸化を抑制可能な金属を含む連続したバリア層によって覆っているので、銅配線の側面を樹脂製の保護膜により覆う場合に比べて、保護膜を形成する工程を省略して製造工程を簡略化しつつ銅の拡散をより抑制することができる。
また、バリア層を銅配線の上面及び側面に連続して形成することにより、銅配線の上面を全て覆うことができるので、銅の上方への拡散をより抑制してワイヤと接着層との接着性の低下を抑制することができる。
更に、銅配線の上面及び側面を異なるバリア層により覆った場合のように熱により膨張・収縮によりバリア層間に隙間が形成されることがないので、銅配線の露出を抑制することができ、その結果、横方向の銅の拡散をもより抑制することができる。
本発明の半導体装置の製造方法により製造された半導体装置は、上述した請求項１に記載の半導体装置と同様の効果を奏することができる。
以下、図面を参照して本発明をＬＳＩに適用した実施形態を説明する。図１は、本発明の実施形態による半導体装置の断面図である。
図１に示すように、半導体装置１は、半導体素子層２と、配線層３と、ポリイミド層４と、第１バリア層５と、銅配線６と、第２バリア層（請求項記載のバリア層に相当）７と、接着層８とを備えている。
半導体素子層２は、ダイオードやトランジスタなどの複数の半導体素子（図示略）を含む。
配線層３は、複数の半導体素子を電気的に接続するための多層構造のアルミニウム配線と、異なる層のアルミニウムを絶縁するための層間絶縁膜と、異なる層のアルミニウム配線を接続するためのビアとを備えている（図示略）。尚、アルミニウム配線は、アルミニウム金属単体により構成してもよく、また、ＡｌＣｕやＡｌＳｉＣｕなどのアルミニウム合金により構成してもよい。
ポリイミド層４には、配線層３のアルミニウム配線と銅配線６とを第１バリア層５を介して電気的に接続するためのスルーホール（図示略）が形成されている。
第１バリア層５は、半導体素子層２などへの下方への銅の拡散を抑制しつつ、配線層３に形成されたアルミニウム配線と銅配線６とを電気的に接続するためのものである。第１バリア層５は、導電性を有し銅の拡散及び酸化を抑制可能なＴｉＷからなり、銅配線６の下面を覆うように形成されている。尚、第１バリア層５は、ＴｉやＴｉＮなどにより構成してもよい。
銅配線６は、低抵抗化を可能な程度の厚み（例えば、約５μｍ〜約２０μｍ）を有し、半導体素子層２に形成された半導体素子などを互いに電気的に接続するためのものである。銅配線６は、配線層３よりも上層、即ち、配線のうちで最上層に形成され、接着層８及び第２バリア層７を介してワイヤ（図示略）が電気的に接続される。尚、銅配線６は、後述する製造工程で形成される銅シード層６ａを含む。
第２バリア層７は、上方の接着層８や横方向への銅の拡散を抑制しつつ、銅配線６とワイヤとを電気的に接続するためのものである。第２バリア層７は、導電性を有し銅の拡散及び酸化を抑制可能なＴａＮからなり、銅配線６の上面及び側面を覆うように連続して形成されている。
ここで、第２バリア層７を構成する材料は、ＴａＮに限定されるものではなく、Ｎｉ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗなどの金属及びこれらの金属を含む合金または窒化物などの材料を適用することができる。尚、ポリイミド層４上に形成される第２バリア層７ａは、製造工程上形成されるものであり、特に機能を有するものでない。
接着層８は、Ａｕからなるワイヤとの接着性が低い銅配線６に代わって、ワイヤとの接着性を向上させつつ、銅配線６とワイヤとを電気的に接続するためのものである。接着層８は、導電性を有しワイヤとの接着性の高いＡｌからなり、第２バリア層７の上面を覆うように形成されている。
ここで、接着層８を構成する材料は、Ａｌに限定されるものではなく、ＡｌＣｕやＡｌＳｉＣｕなどを適用することができる。尚、第２バリア層７ａ上に形成される接着層８ａは、製造工程上形成されるものであり、特に機能を有するものでない。
次に、上述した半導体装置の製造方法について図２〜図６を参照して説明する。尚、図２〜図６は、各製造工程での半導体装置の断面図である。
まず、図２に示すように、半導体素子を含む半導体素子層２と、アルミニウム配線を含む配線層３と、ポリイミド層４とを順次形成する。その後、ＴｉＷからなる第１バリア層５をスパッタ法によりポリイミド層４の上面全体に形成した後、第１バリア層５の上面全体に銅シード層６ａをスパッタ法により形成する。そして、フォトリソグラフィー技術を用いて、銅配線６を形成する領域以外の領域にレジスト膜１１を形成する。ここで、感光時にレジスト膜１１の下方へは光が届きにくいため、レジスト膜１１の下面の開口の幅が上面の開口の幅に比べて小さく形成される。
次に、図３に示すように、電解メッキ法により銅配線６をレジスト膜１１から露出している銅シード層６ａ上に形成する。
次に、図４に示すように、レジスト膜１１を除去する。その後、レジスト膜１１の除去により露出した銅シード層６ａをエッチングにより除去する。そして、銅配線６の下に位置する第１バリア層５のみが残るように、銅シード層６ａの除去により露出した第１バリア層５をエッチングにより除去する。その後、銅配線６の表面の酸化膜をエッチングにより除去する。
次に、図５に示すように、プラズマＣＶＤ法によりＴａＮからなる第２バリア層７を銅配線６の上面及び側面とポリイミド層４の上面とを覆うように形成する。その後、スパッタ法によりＡｌからなる接着層８を第２バリア層７の上面を覆うように形成する。ここで、接着層８はスパッタ法により形成するので、上方から視て接着層７に隠れる領域には接着層８が形成されない。
次に、図６に示すように、フォトリソグラフィー技術を用いて、銅配線６及びその周辺部の第２バリア層７と接着層８とを覆うようにレジスト膜１２を形成する。
次に、図１に示すように、銅配線６の上方に位置する接着層８が残るように、レジスト膜１２から露出している接着層８をエッチングにより除去する。その後、銅配線６の上面及び側面の第２バリア層７が残るように、接着層８の除去により露出した第２バリア層７をエッチングにより除去する。そして、レジスト膜１２を除去する。最後に、所望の領域の接着層８上にワイヤを接着した後、モールド樹脂（図示略）により全体を覆って半導体装置１が完成する。
上述したように半導体装置１は、銅配線６の上面及び側面を銅の拡散及び酸化を抑制可能なＴａＮからなる連続した第２バリア層７によって覆っているので、銅配線６の側面を樹脂製の保護膜により覆う場合に比べて、保護膜を形成する工程を省略して製造工程を簡略化しつつ銅の拡散をより抑制することができる。
また、第２バリア層７を銅配線６の上面及び側面に連続して形成することにより、銅配線６の上面を全て覆うことができるので、銅の上方への拡散をより抑制してワイヤと接着層との接着性の低下を抑制することができる。
更に、銅配線の上面及び側面を異なるバリア層により覆った場合のように熱により膨張・収縮などによりバリア層間に隙間が形成されることがないので、銅配線６の露出を抑制することができ、その結果、横方向の銅の拡散をもより抑制することができる。
また、プラズマＣＶＤ法によって第２バリア層７を形成することにより容易に銅配線６の上面及び側面に第２バリア層７を形成することができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した半導体装置１を構成する各材料は一例であり、適宜変更可能である。
また、本発明をＬＳＩに適用した一例を示したが、ディスクリート半導体などの他の半導体装置に適用してもよい。
また、上述の実施形態では、プラズマＣＶＤ法により第２バリア層７を形成したが、メッキ法などの他の方法により第２バリア層を形成してもよい。
本発明の実施形態による半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 従来の半導体装置の断面図である。
符号の説明
１ 半導体装置
２ 半導体素子層
３ 配線層
４ ポリイミド層
５ 第１バリア層
６ 銅配線
６ａ 銅シード層
７、７ａ 第２バリア層
８、８ａ 接着層
１１ レジスト膜
１２ レジスト膜

Claims (3)

  1. 半導体素子と銅配線とを備えた半導体装置において、
    銅の拡散及び酸化を抑制可能な金属を含み、前記銅配線の上面及び側面を連続して覆うバリア層と、
    前記バリア層の上面に形成された接着層とを備えたことを特徴とする半導体装置。
  2. 半導体素子と銅配線とを備えた半導体装置の製造方法において、
    レジスト膜を用いて前記銅配線を形成し、その後、前記レジスト膜を除去する工程と、
    銅の拡散及び酸化を抑制可能な金属を含み、前記銅配線の上面及び側面を連続して覆うバリア層を形成する工程と、
    前記バリア層の上面に接着層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  3. 前記バリア層は、ＣＶＤ（化学気相成長）法により形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
JP2006268309A 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法 Withdrawn JP2008091457A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006268309A JP2008091457A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法
US11/865,219 US20080099919A1 (en) 2006-09-29 2007-10-01 Semiconductor device including copper interconnect and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006268309A JP2008091457A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008091457A true JP2008091457A (ja) 2008-04-17

Family

ID=39329154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006268309A Withdrawn JP2008091457A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080099919A1 (ja)
JP (1) JP2008091457A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017045865A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020208990A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US9224643B2 (en) * 2011-09-19 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for tunable interconnect scheme
US10332792B1 (en) * 2017-12-14 2019-06-25 Micron Technology, Inc. Methods of fabricating conductive traces and resulting structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179822B1 (ko) * 1995-04-01 1999-04-15 문정환 반도체 장치의 배선 구조 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9972505B2 (en) 2014-12-17 2018-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US10192755B2 (en) 2014-12-17 2019-01-29 Renesas Electronics Corporation Semiconductor device and its manufacturing method
JP2017045865A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020208990A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
US11916029B2 (en) 2019-04-08 2024-02-27 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20080099919A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4373866B2 (ja) 半導体装置の製造方法
US20100013008A1 (en) Semiconductor device and method of manufacturing the same
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2013016538A (ja) 半導体装置及びその製造方法
JP2001217242A (ja) 半導体装置およびその製造方法
JP2010171365A (ja) 半導体装置及びその製造方法
KR20180090200A (ko) 혹독한 매체 적용에 있어서의 본드 패드 보호
JP2008235786A (ja) 半導体装置及びその製造方法
JP2010251687A (ja) 半導体装置
JP2007208181A (ja) 金属配線の形成方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP2008244134A (ja) 半導体装置及びその製造方法
JP2006310426A (ja) 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JPH04167449A (ja) 半導体装置
JP2009088002A (ja) 半導体装置及びその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP5273920B2 (ja) 半導体装置
JP2006261552A (ja) 半導体装置及びその製造方法
JP2008066450A (ja) 半導体装置
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
US8278754B2 (en) Metal line in semiconductor device and method for forming the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091201