JP2007208181A - 金属配線の形成方法 - Google Patents
金属配線の形成方法 Download PDFInfo
- Publication number
- JP2007208181A JP2007208181A JP2006028357A JP2006028357A JP2007208181A JP 2007208181 A JP2007208181 A JP 2007208181A JP 2006028357 A JP2006028357 A JP 2006028357A JP 2006028357 A JP2006028357 A JP 2006028357A JP 2007208181 A JP2007208181 A JP 2007208181A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- forming
- copper
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】金属配線同士が短絡することがない、信頼性の高い複数層の金属配線の形成方法を提供すること。
【解決手段】第一層目の金属配線7の側壁が露出するように最初に使用したレジストマスク6を再度露光、現像してパターニングしてレジストマスク6aを形成し、第一層目の金属配線7の外側に空間12を形成する。この後、第二層目の金属配線8を第一層目の金属配線7の表面と側壁に形成する。金属配線間にレジストマスク6aが形成されているので、金属配線間に第二層目の金属配線の形成時に発生する析出物が形成されないので金属配線同士の短絡が防止され、高信頼性の金属配線が形成できる。
【選択図】 図6
【解決手段】第一層目の金属配線7の側壁が露出するように最初に使用したレジストマスク6を再度露光、現像してパターニングしてレジストマスク6aを形成し、第一層目の金属配線7の外側に空間12を形成する。この後、第二層目の金属配線8を第一層目の金属配線7の表面と側壁に形成する。金属配線間にレジストマスク6aが形成されているので、金属配線間に第二層目の金属配線の形成時に発生する析出物が形成されないので金属配線同士の短絡が防止され、高信頼性の金属配線が形成できる。
【選択図】 図6
Description
この発明は、シリコン基板等の半導体基板上にメッキ法により金属配線を形成する方法に関する。
近年、半導体基板に形成したデバイスにおける抵抗値は、より低いものが要求されているが、デバイス全体の抵抗値における金属配線の抵抗値の割合は8割近くにもなっており、半道体基板に形成するデバイスの工夫だけではデバイス全体の抵抗値を劇的に下げることは困難になってきている。そのために金属配線に用いられる材料の見直しなどが行なわれている。
その中の一つとして、従来の金属配線を形成した後に、低抵抗値の金属を電解メッキ法により厚膜で形成し、下層の金属配線と接続させることで、金属配線の低抵抗化を行なう方法がある。
低抵抗化を行なうためには、形成する金属配線の比抵抗が低い金属でなるべく厚い配線を形成する必要がある。
そのために、一般的には銅を電解メッキ法により形成することが広く行なわれている。
また、一般的な半導体装置の組み立てでは、半導体装置の電極パッドと、パッケージ側のリードフレームの間を金ワイヤーにて接続することが多いため、金属配線の最表面は、金ワイヤーとの接続が容易で信頼性の高い金(Au)にする必要がある。そのため所望の金属配線を銅の電解メッキにより形成した後に引き続き金を形成する。
図10〜図17は、従来の金属配線の形成方法を示す工程図であり、工程順に示した要部工程断面図である。
半導体基板1(シリコンウェハ)の表面に、図示されていないデバイスが形成され。その最表面に、パッシベーション膜3が形成され、図示しないデバイス電極(例えば、ゲートパッドやエミッタ電極パッド)と接続する金属配線2、例えばアルミニウム(Al)−シリコン(Si)−銅(Cu)が露出する状態で形成されている(図10)。
つぎに、金属配線2上にメッキにより形成される第一層目の金属配線7である銅の拡散を防止するために、バリア層4、例えば、チタン(Ti)を約150nm程度スパッタ法により成膜する。その後に、銅の電解メッキを行なうためのシード層5、例えば、銅を約600nm程度スパッタ法により成膜する(図11)。
つぎに、第一層目の金属配線7を銅による配線で行なうためのレジストマスク6の形成をフォトリソグラフィ工程により行なう(図12)。
このときのレジストマスク6の膜厚は電解メッキによる銅配線の膜厚の約2割程度厚めにする。これは、電解メッキ時における銅のメッキ厚のばらつきを考慮したもので、ばらつきの大きさに応じて銅メッキ膜厚よりも厚く設定する。銅メッキ膜厚がこのレジストマスク6の膜厚を超えると、レジストマスク6を壁にして垂直に成長してきた銅が、レジストマスク6の膜厚を超えたところから水平方向へも成長してしまい、隣接する配線とショートすることを避けるためである。
つぎに、シード層5上に低抵抗な第一層目の金属配線7、例えば銅を約5μm程度の膜厚で成膜する(図13)。
つぎに、第一層目の金属配線7である銅の腐食を防止するために第二層目の金属配線8を形成する。第二層目の金属配線8は第一層目の金属配線7の銅側に形成するニッケル9とこのニッケル9上に形成する金10で構成される。この第二層目の金属配線8を無電解メッキ法、もしくは電界メッキ法にて形成する。
第二層目の金属配線8のニッケル9を形成することで、第一層目の金属配線7の銅と第ニ層目の金属配線8の金10を強固に固着できる(図14)。
つぎに、レジストマスク6を酸素プラズマもしくは専用の剥離液等にて除去する(図15)。
つぎに、シード層5をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図16)。
つぎに、バリア層4をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図17)。
このようにして形成された銅と金の積層金属配線は、その製造方法から、最表面には金があるものの、側壁に対しては銅が露出したままであり。銅は比較的腐食性が高い金属であることから、半導体装置に求められる高温多湿下での信頼性が低下する。また、銅が露出しているとマイグレーションなどの不良が発生しやすい。
そこで、銅の電解メッキ後に、マスクとなっていたレジストや、電解メッキのために形成していたシード層などを除去した後に、銅配線部にしかメッキが形成されない無電解メッキ法により金を銅配線の上部や側壁の全体に形成させ、銅を露出しない構造にするなどの対策がとられている。その方法をつぎに説明する。
図18〜図25は、別の従来の金属配線の形成方法を示す工程図であり、工程順に示した要部工程断面図である。
半導体基板1(シリコンウェハ)の表面に、図示されていないデバイスが形成され。その最表面に、パッシベーション膜3が形成され、デバイスの電極の部と接続する金属配線2、例えばAl−Si−Cuが露出する状態で形成されている(図18)。
つぎに、金属配線2上にメッキにより形成される第一層目の金属配線7である銅の拡散を防止するために、バリア層4、例えば、Tiを約150nm程度スパッタ法により成膜する。その後に、銅の電解メッキを行なうためのシード層5、例えば、銅を約600nm程度スパッタ法により成膜する(図19)。
つぎに、金属配線2上にメッキにより形成される第一層目の金属配線7である銅の拡散を防止するために、バリア層4、例えば、Tiを約150nm程度スパッタ法により成膜する。その後に、銅の電解メッキを行なうためのシード層5、例えば、銅を約600nm程度スパッタ法により成膜する(図19)。
つぎに、第一層目の金属配線7を銅による配線で行なうためのレジストマスク6の形成をフォトリソグラフィ工程により行なう(図20)。
つぎに、シート層5上に低抵抗な第一層目の金属配線7、例えばCu、を約5μm程度成膜する(図21)。
つぎに、レジストマスク6を酸素プラズマもしくは専用の剥離液等にて除去する(図22)。
つぎに、シード層5をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図23)。
つぎに、バリア層4をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図24)。
つぎに、第一層目の金属電極7である銅の腐食を防止するために第二層目の金属配線8を形成する。第二層目の金属配線8は第一層目の金属配線7の銅側に形成するニッケル9とこのニッケル9上に形成する金10で構成される。この第二層目の金属配線8を無電解メッキ法にて形成する(図25)。
また、特許文献1および特許文献2には、電子部品の電極を半田接合パッドに強固に接続するための方法が記載され、電解銅めっき層の側面に電解ニッケルめっき層と電解金めっき層を形成するために2回の新規のレジストマスクを使用することが記載されている。
また、特許文献3には、ベアチップの保護膜上に電極端子に接続する配線パターンの形成方法が記載されている。これは図18〜図25の方法と類似の方法である。
特開2004−140190号公報
特開2004−165578号公報
特開2000−150518号公報
図18〜図25に示す従来の金属配線の形成方法では、最後に行なう金の無電解メッキ時に、配線部以外のメッキの不要な個所(ここでは隣接する配線の間の隙間)へも金が析出することが少なくなく、図26に示すように、この析出物11で第二層目の金属配線8同士がショートしてしまうことがあるという問題があった。
尚、この不要な個所への金の析出は、下地膜の種類、メッキ液の状態、配線の間隔、アスペクト比などに依存する。
この発明の目的は、前記の課題を解決して、金属配線同士が短絡することがない、信頼性の高い複数層の金属配線の形成方法を提供することにある。
前記の目的を達成するために、半導体基板上に複数の金属配線を積層して形成した金属配線の形成方法において、レジストマスクを用いて前記半導体基板上に第一層目の金属配線を形成する工程と、該レジストマスクの開口部を広げて、前記第一層目の金属配線の側壁を露出させる工程と、前記開口部が広げられた前記レジストマスクを用いて前記第一層目の金属配線の表面および側壁に第ニ層目の金属配線を形成する工程を有する形成方法とする。
また、前記第一層目の金属配線の材質が銅であるとよい。
また、前記半導体基板と前記第一層目の金属配線の間の前記半導体基板表面に選択的に金属膜が形成され、該金属膜上にバリア層が形成され、該バリア層上にシード層が形成され、該シード層上に前記第一層目の金属配線の少なくとも一部が形成されるとよい。
また、前記金属膜の材質がアルミニウム、アルミシリコンもしくはアルミシリコン銅のいずれかであり、前記バリア層の材質がチッ化チタンであり、前記シード層の材質が銅であるとよい。
また、前記第ニ層目の金属配線の材質がニッケルおよび金が積層した金属膜であり、前記銅上に前記ニッケル側が配置され、前記金が露出面であるとよい。
また、前記第一層目の金属配線および前記第ニ層目の金属配線がメッキ法を用いて形成されるとよい。
(作用)
この発明では、第一層目の金属配線である銅配線を電解メッキ法により形成するために形成したレジストマスクを、銅配線のメッキ後に、再度露光、現像することにより、銅配線の側壁を露出し、銅配線間にレジストを残したレジストマスクを形成し、このレジストマスクを用いて銅配線の表面と側壁に第二層目の金属配線である金を無電解メッキ法により形成することで、配線間への金の析出を防止する。
(作用)
この発明では、第一層目の金属配線である銅配線を電解メッキ法により形成するために形成したレジストマスクを、銅配線のメッキ後に、再度露光、現像することにより、銅配線の側壁を露出し、銅配線間にレジストを残したレジストマスクを形成し、このレジストマスクを用いて銅配線の表面と側壁に第二層目の金属配線である金を無電解メッキ法により形成することで、配線間への金の析出を防止する。
この発明によれば、半導体基板上へレジストマスクを用いて形成された金属配線に対して、このレジストマスクを再度露光、現像することで、金属配線の側壁が露出し配線間にレジストが残ったレジストマスクを形成し、この再度形成したレジストマスクを用いることにより、第一層目の金属配線の表面や側壁に第二層目の金属配線を無電解メッキ法により形成することができて、異常な析出も防止できて、隣接する第二層目の金属配線同士の短絡を防止することができる。
発明の実施の形態を以下の実施例で説明する。
図1から図9は、この発明の第1実施例で金属配線の形成方法を示す工程図であり、工程順に示した要部工程断面図である。尚、図10から図25と同一の部位には同一の符号を付した。
半導体基板1(シリコンウェハ)の表面に、図示されていないデバイスが形成され。その最表面に、パッシベーション膜3が形成され、図示しないデバイス電極(例えば、ゲートパッドやエミッタ電極パッド)などと接続する金属配線2、例えばAl−Si−Cuが露出する状態で形成されている。この金属配線2は半導体基板1と接するように形成される個所と絶縁膜上に形成される個所がある。図では絶縁膜が省略されている(図1)。
つぎに、金属配線2上にメッキにより形成される第一層目の金属配線7である銅の拡散を防止するために、バリア層4、例えば、チタンを約150nm程度スパッタ法により成膜する。その後に、銅の電解メッキを行なうためのシード層5、例えば、銅を約600nm程度スパッタ法により成膜する(図2)。
つぎに、第一層目の金属配線7を銅配線で行なうために、レジストマスク6の形成をフォトリソグラフィ工程により行なう。このレジストマスク6はポジ型であり、シード層5表面に500rpm〜1000rpmの回転数で900cp程度の粘度のレジスト液を回転塗布した後、110℃程度でレジスト液をプレベークし、20μm程度の厚さのレジスト膜とする。その後、露光、現像してレジストマスク6とする。このレジストマスク6を用いてレジストマスク6aを形成するため、レジストマスク6の形成に当たってはポストベークは行わない(図3)。
前記したように、このときのレジストマスク6の膜厚は電解メッキによる銅配線の膜厚の約2割程度厚めにする。これは、電解メッキ時である銅のメッキ厚のばらつきを考慮したもので、ばらつきの大きさに応じて銅メッキ膜厚よりも厚く設定する。銅メッキ膜厚がこのレジストマスク6の膜厚を超えると、レジストマスク6を壁にして垂直に成長してきた銅が、レジストマスク6の膜厚を超えたところから水平方向へも成長してしまい、隣接する配線とショートすることを避けるためである。
つぎに、シート層5上に低抵抗な第一層目の金属配線7、例えば、銅を約5μm程度成膜する(図4)。
つぎに、第一層目の金属配線7の側壁が露出するように最初に使用したレジストマスク6を再度露光、現像してパターニングしてレジストマスク6aを形成し、第一層目の金属配線7の外側に空間12を形成する。このレジストマスク6aの形成に当たってはポストベークしても構わない。(図5)。
つぎに、第一層目の金属電極7である銅の腐食を防止するために第二層目の金属配線8を形成する。第二層目の金属配線8は第一層目の金属配線7の銅側に形成するニッケル9とこのニッケル9上に形成する金10で構成される。この第二層目の金属配線8を無電解メッキ法もしくは電界メッキ法にて形成する。
第二層目の金属配線8のニッケル9を形成することで、第一層目の金属配線7の銅と第ニ層目の金属配線8の金10を強固に固着できるためである(図6)。
つぎに、レジストマスク6を酸素プラズマもしくは専用の剥離液等にて除去する(図7)。
つぎに、シード層5をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図8)。
つぎに、バリア層4をエッチング液にてウェットエッチングもしくはドライエッチングにて除去する(図9)。
このように、半導体基板1上へレジストマスク6を用いて第一層目の金属配線7を形成し、このレジストマスク6をフォトリソグラフィ工程で、再度レジストマスク6aを形成し、このレジストマスク6aを用いることにより、第一層目の金属配線7の表面ばかりでなく側壁にも第二層目の金属配線8を無電解メッキ法により形成することができる。
隣接する第二層目の金属配線8同士の間がレジストマスク6a(金属配線の間に形成されるレジストマスクのこと)で分離されているので、隣接する第二層目の金属配線8同士の間に異常な析出が起こることが防止され、隣接する第二層目の金属配線8同士の短絡を防止することができる。
尚、この実施例ではデバイス電極と接続する金属配線2の表面に第一層目の金属配線7を形成し、金属配線としては三層構造(下地の金属配線2(Al−Si−Cu)、第一層目の金属配線7(銅)、第二層目の金属配線8(ニッケル、金))となっている場合について説明したが、図示しないデバイス電極に直接第一層目の金属配線7を接続し、その上に第二層目の金属配線8を形成しても構わない。この場合は第一層目の金属配線7の下には金属配線2は存在しないで金属配線としては二層構造となる。
1 半導体基板
2 金属配線
3 パッシべーション膜
4 バリア層
5 シード層
6、6a レジストマスク
7 第一層目の金属配線
8 第二層目の金属配線
9 ニッケル
10 金
11 析出物
12 空間
2 金属配線
3 パッシべーション膜
4 バリア層
5 シード層
6、6a レジストマスク
7 第一層目の金属配線
8 第二層目の金属配線
9 ニッケル
10 金
11 析出物
12 空間
Claims (6)
- 半導体基板上に複数の金属配線を積層して形成した金属配線の形成方法において、レジストマスクを用いて前記半導体基板上に第一層目の金属配線を形成する工程と、該レジストマスクの開口部を広げて、前記第一層目の金属配線の側壁を露出させる工程と、前記開口部が広げられた前記レジストマスクを用いて前記第一層目の金属配線の表面および側壁に第ニ層目の金属配線を形成する工程を有することを特徴とする金属配線の形成方法。
- 前記第一層目の金属配線の材質が銅であることを特徴とする請求項1に記載の金属配線の形成方法。
- 前記半導体基板と前記第一層目の金属配線の間の前記半導体基板表面に選択的に金属膜が形成され、該金属膜上にバリア層が形成され、該バリア層上にシード層が形成され、該シード層上に前記第一層目の金属配線の少なくとも一部が形成されることを特徴とする請求項2に記載の金属配線の形成方法。
- 前記金属膜の材質がアルミニウム、アルミシリコンもしくはアルミシリコン銅のいずれかであり、前記バリア層の材質がチッ化チタンであり、前記シード層の材質が銅であることを特徴とする請求項3に記載の金属配線の形成方法。
- 前記第ニ層目の金属配線の材質がニッケルおよび金が積層した金属膜であり、前記銅上に前記ニッケル側が配置され、前記金が露出面であることを特徴とする請求項1〜4のいずれか一項に記載の金属配線の形成方法。
- 前記第一層目の金属配線および前記第2の金属配線がメッキ法を用いて形成されることを特徴とする請求項1〜5のいずれか一項に記載の金属膜配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006028357A JP2007208181A (ja) | 2006-02-06 | 2006-02-06 | 金属配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006028357A JP2007208181A (ja) | 2006-02-06 | 2006-02-06 | 金属配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007208181A true JP2007208181A (ja) | 2007-08-16 |
Family
ID=38487353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006028357A Pending JP2007208181A (ja) | 2006-02-06 | 2006-02-06 | 金属配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007208181A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141176A (ja) * | 2008-12-12 | 2010-06-24 | Toshiba Corp | 発光装置及びその製造方法 |
JP2010171365A (ja) * | 2008-12-26 | 2010-08-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011135113A (ja) * | 2011-04-08 | 2011-07-07 | Toshiba Corp | 発光装置の製造方法 |
JP2011155315A (ja) * | 2011-05-20 | 2011-08-11 | Toshiba Corp | 発光装置の製造方法 |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014203957A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
-
2006
- 2006-02-06 JP JP2006028357A patent/JP2007208181A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141176A (ja) * | 2008-12-12 | 2010-06-24 | Toshiba Corp | 発光装置及びその製造方法 |
JP4724222B2 (ja) * | 2008-12-12 | 2011-07-13 | 株式会社東芝 | 発光装置の製造方法 |
US8110421B2 (en) | 2008-12-12 | 2012-02-07 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
US9184357B2 (en) | 2008-12-12 | 2015-11-10 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
US9478722B2 (en) | 2008-12-12 | 2016-10-25 | Kabushiki Kaisha Toshiba | Light emitting device and method for manufacturing same |
JP2010171365A (ja) * | 2008-12-26 | 2010-08-05 | Toshiba Corp | 半導体装置及びその製造方法 |
US8810032B2 (en) | 2008-12-26 | 2014-08-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing of same |
JP2011135113A (ja) * | 2011-04-08 | 2011-07-07 | Toshiba Corp | 発光装置の製造方法 |
JP2011155315A (ja) * | 2011-05-20 | 2011-08-11 | Toshiba Corp | 発光装置の製造方法 |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014203957A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373866B2 (ja) | 半導体装置の製造方法 | |
US9391036B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007208181A (ja) | 金属配線の形成方法 | |
TWI413188B (zh) | 導線結構及其形成方法 | |
KR101132825B1 (ko) | 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스 | |
JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20110035910A (ko) | 반도체 컴포넌트 및 구조물의 제조 방법 | |
TWI453806B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JP2008091457A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008244134A (ja) | 半導体装置及びその製造方法 | |
US9761555B2 (en) | Passive component structure and manufacturing method thereof | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5273920B2 (ja) | 半導体装置 | |
KR100896841B1 (ko) | 반도체 소자 제조시 본드 패드 형성방법 | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
JP6836615B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4702827B2 (ja) | 半導体装置およびその製造方法 | |
KR101671973B1 (ko) | 다층 금속 범프 구조체 및 그 제조방법 | |
JP2005129862A (ja) | 半導体パッケージの製造方法、半導体パッケージ | |
JP5273921B2 (ja) | 半導体装置およびその製造方法 | |
JP4387731B2 (ja) | 薄膜多層基板の製造方法 | |
JP5565095B2 (ja) | 配線回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |