JP5565095B2 - 配線回路基板の製造方法 - Google Patents
配線回路基板の製造方法 Download PDFInfo
- Publication number
- JP5565095B2 JP5565095B2 JP2010119851A JP2010119851A JP5565095B2 JP 5565095 B2 JP5565095 B2 JP 5565095B2 JP 2010119851 A JP2010119851 A JP 2010119851A JP 2010119851 A JP2010119851 A JP 2010119851A JP 5565095 B2 JP5565095 B2 JP 5565095B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring layer
- contact
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
前記コンタクト配線は、前記第1配線層のコンタクト面を被覆する第1被覆部と、前記第2配線層のコンタクト面を被覆する第2被覆部と、前記第1被覆部と前記第2被覆部の間に延びるプラグ部を有し、
前記第1被覆部、前記プラグ部、及び前記第2被覆部は、同一の導電性材料で一体的に形成された内部に界面のないコンタクト配線である。
基板上に第1配線層を形成し、
前記第1配線層の表面を被覆する導電性の第1被覆膜を形成し、
前記第1配線層と前記基板の全面を覆う層間絶縁層を形成し、
前記層間絶縁層に開口を形成して、前記開口内に前記第1被覆膜を露出させ、
前記開口内に、前記第1被覆膜から連続して前記第1被覆膜と同一材料の導体膜を成長して前記層間絶縁層上に所定の量だけオーバーフローさせ、
前記層間絶縁層上に、前記オーバーフローした導体膜と電気的に接続する第2配線層を形成する、
工程を含む。
図5Aから図5Gは、図4のコンタクト構造を有する配線回路基板を、SPA法により作製する場合のプロセスフローである。まず、図5Aに示すように、基板11上の下地絶縁層12上に、密着バリア層とめっきシード層との積層膜13を介して、第1配線14を形成する。密着バリア層として、たとえばTiやTi化合物を全面にスパッタリングして成膜する。めっきシード層として、Ti密着バリア層上の全面にCuシード膜をスパッタリングにより成膜して、積層膜13を形成する。積層膜13の全面にレジスト膜(不図示)を塗布し、第1配線の形状に対応する開口を有するように露光、現像処理する。これにより所定の開口パターンを有するレジストマスク(不図示)が形成される。レジストマスクの開口内に、積層膜13のCuシード層が露出する。電界めっきにより、開口内に金属配線層、たとえばCu層を成長する。所定の高さまでCu層を成長させた後、レジスト膜を除去し、下地絶縁層12上の余分な積層膜(Cuシード層とTi密着バリア層)13をエッチング除去する。レジストマスクの開口幅とめっき成長膜厚は、あらかじめCuシード層のエッチング除去による減少を見込んだ値に設定しておくのが望ましい。これにより、第1配線層としてのCu配線層14が形成される。
図6Aから図6Gは、図4のコンタクト構造を有する配線回路基板を、ダマシン法により作製する場合のプロセスフローである。まず、図6Aに示すように、基板11上の下地絶縁層12の全面に、層間絶縁層41を形成し、所定の配線形状を有する配線溝42を形成する。層間絶縁層41はたとえば感光性永久レジスト膜とし、露光及び現像により配線溝42を形成する。配線溝42の内壁と層間絶縁層41の表面の全面に、たとえばTi又はTi化合物により密着バリア層をスパッタリングし、次いでめっきシード層をスパッタリングして積層膜53を形成する。
6、20、60 コンタクト配線
5、14、54 第1配線層
6a、15、55 第1被覆膜
6b、16、56 プラグ部
6c、17、57 第2被覆部
7、33、65 第2配線層
11 半導体基板
12 下地絶縁層
13、29、53、63 めっきシード/密着バリアの積層膜
21、41,51,61 層間絶縁層
Claims (3)
- 基板上に第1配線層を形成し、
前記第1配線層の表面を被覆する導電性の第1被覆膜を形成し、
前記第1配線層と前記基板の全面を覆う層間絶縁層を形成し、
前記層間絶縁層に開口を形成して、前記開口内に前記第1被覆膜を露出させ、
前記開口内に、前記第1被覆膜から連続して前記第1被覆膜と同一材料の導体膜を成長して前記層間絶縁層上に所定の量だけオーバーフローさせ、
前記層間絶縁層上に、前記オーバーフローした導体膜と電気的に接続する第2配線層を形成する、
工程を含むことを特徴とする配線回路基板の製造方法。 - 前記オーバーフローする量は、前記層間絶縁層に形成された隣接する開口からオーバーフローする導体膜と接触せず、かつ前記オーバーフローする導体膜の膜厚が前記第2配線層の膜厚の2〜15%となるように制御されることを特徴とする請求項1に記載の配線回路基板の製造方法。
- 前記導体膜は、前記第1被覆膜から無電界めっき法により成長することを特徴とする請求項2に記載の配線回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119851A JP5565095B2 (ja) | 2010-05-25 | 2010-05-25 | 配線回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119851A JP5565095B2 (ja) | 2010-05-25 | 2010-05-25 | 配線回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249483A JP2011249483A (ja) | 2011-12-08 |
JP5565095B2 true JP5565095B2 (ja) | 2014-08-06 |
Family
ID=45414408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119851A Expired - Fee Related JP5565095B2 (ja) | 2010-05-25 | 2010-05-25 | 配線回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565095B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2743110B2 (ja) * | 1990-05-17 | 1998-04-22 | 株式会社日立製作所 | 多層配線板の製造方法 |
JPH0582970A (ja) * | 1991-09-24 | 1993-04-02 | Hitachi Ltd | 混成回路基板 |
SG70654A1 (en) * | 1997-09-30 | 2000-02-22 | Ibm | Copper stud structure with refractory metal liner |
JPH11330236A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electron Corp | 多層配線を有する電子装置及びその製造方法 |
JP2000332106A (ja) * | 1999-05-19 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
JP4122792B2 (ja) * | 2002-02-15 | 2008-07-23 | ソニー株式会社 | 半導体素子の製造方法 |
JP2004273523A (ja) * | 2003-03-05 | 2004-09-30 | Renesas Technology Corp | 配線接続構造 |
JP4369684B2 (ja) * | 2003-05-26 | 2009-11-25 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
JP4537753B2 (ja) * | 2003-06-10 | 2010-09-08 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
JP2005183888A (ja) * | 2003-12-24 | 2005-07-07 | Ricoh Co Ltd | 半導体装置及び半導体装置の製造方法 |
-
2010
- 2010-05-25 JP JP2010119851A patent/JP5565095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249483A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6908090B2 (ja) | 配線構造体 | |
JP5686768B2 (ja) | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア | |
US20170110369A1 (en) | Electronic device and method for producing same | |
US9263326B2 (en) | Interconnection structure and method of forming the same | |
JP2006278551A (ja) | 半導体装置及びその製造方法 | |
JP3567377B2 (ja) | 半導体集積回路装置の製造方法 | |
JP6186780B2 (ja) | 半導体装置およびその製造方法 | |
JP2007208181A (ja) | 金属配線の形成方法 | |
TWI453806B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
JP5565095B2 (ja) | 配線回路基板の製造方法 | |
JP4906417B2 (ja) | 半導体装置の製造方法 | |
JP5942867B2 (ja) | 半導体装置の製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP2014135385A (ja) | 配線構造、配線の形成方法及び再構築ウェーハ | |
JP5824808B2 (ja) | 半導体装置及びその製造方法 | |
KR101150605B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP6303400B2 (ja) | 配線構造の製造方法及び配線構造 | |
KR100478487B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |