JP5565095B2 - 配線回路基板の製造方法 - Google Patents

配線回路基板の製造方法 Download PDF

Info

Publication number
JP5565095B2
JP5565095B2 JP2010119851A JP2010119851A JP5565095B2 JP 5565095 B2 JP5565095 B2 JP 5565095B2 JP 2010119851 A JP2010119851 A JP 2010119851A JP 2010119851 A JP2010119851 A JP 2010119851A JP 5565095 B2 JP5565095 B2 JP 5565095B2
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring layer
contact
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010119851A
Other languages
English (en)
Other versions
JP2011249483A (ja
Inventor
剛司 神吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010119851A priority Critical patent/JP5565095B2/ja
Publication of JP2011249483A publication Critical patent/JP2011249483A/ja
Application granted granted Critical
Publication of JP5565095B2 publication Critical patent/JP5565095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線回路基板とその製造方法に関する。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、半導体チップの微細化や多端子化とともに、半導体チップを搭載する回路基板の微細化、多層化、及び回路基板上での電子部品の高密度実装化が進められている。半導体チップの多端子化、これら端子の狭ピッチ化にともない、多層回路基板にも微細配線化が求められている。
多層回路基板には、パッケージ基板、ウエハレベルパッケージ(WLP)、シリコンインタポーザ等、種々の形態が知られている。一般的に、パッケージ基板に用いられるビルドアップ基板の配線層やウエハレベルパッケージの再配線層等においては、サブトラクティブ法よりも微細配線化が可能なセミアディティブ(SAP)法が適用されている。多層配線を形成する場合、セミアディティブ法で配線を積み上げていく方法と、フォトビア法あるいはダマシン法により配線同士をビアプラグでコンタクト接続する方法がある。
図1及び図2は、それぞれSAP法とフォトビア又はダマシン法による従来のコンタクト接続部の構造を示す図である。SAP法の場合、図1(A)のサークルA1で示すように、下地絶縁層102上に、Ti密着バリア層とCuシード層の積層膜103を介して、第1配線層M1とビア層V1が連続して積み上げられている。一方、ビア層V1と層間絶縁層104上には、Ti密着バリア層とCuシード層の積層膜107を介して、第2配線層M2が形成されている。M1とV1の間では、Cuの拡散により界面は存在しないが、V1とM2の間にはTi密着バリア層が挿入されている。V1とM2の間のコンタクト接合部が、CuとTiという異種金属接合になっているため、熱応力がかかると、Ti密着バリア層の金属材料に比べて動き易いCuがビア内でマイグレーションを引き起こす。その結果、図1(B)のサークルB1で示すように、M2とV1の界面のコンタクト部分にボイドが集中して、断線110が発生する。
図2の場合は、M1上の絶縁層104に、フォトビア又はダマシン法でビアプラグV1と第2配線層M2を連続して形成する。そのため、図2(A)のサークルA2に示すように、V1とM2の間に界面はないが、M1とV1との間に、Ti密着バリア層とCuシード層の積層膜207が挿入されることになる。熱応力がかかると、引っ張り応力によりV1内のCuがM2の方向に引っ張られる。その結果、図2(B)に示すように、異種金属接合となるM1とV1の界面にボイドが集中して、断線210が発生する。
図1(B)及び図2(B)に示す現象は、配線がAg、Au、Al等の場合や、密着バリア層がW等の場合にも生じ得る。図1(B)及び図2(B)で断線110、210が発生するのは、ビアプラグの上部又は下部で、配線層と同じ金属材料が界面無しに連続していることが原因の一つと考えられる。
なお、コンタクトホールを形成する際に露出する下層のCu配線の酸化を防止し、絶縁層へのCu拡散を防止するために、配線溝内にCu配線を形成した後に、Cu配線表面をバリアメタルで被覆する構成が知られている(たとえば、特許文献1参照)。
特開平11−260967号公報
ビア接続においてコンタクト接合部の断線を防止することが望まれる。これを実現するために、本発明に至る過程で、図3に示す構成がまず考えられる。図3(A)では、第1配線層M1を構成する金属材料、たとえばCuが絶縁層(不図示)中に拡散するのを防止するために、Cu表面をバリアメタルm1で被覆する。また、第2配線層M2の金属材料、たとえばCuが絶縁層中に拡散するのを防止するため、及び絶縁層への密着性を確保するために、M2の底面に密着層バリアメタルm1を形成する。この構成で、ビア層V1がバリアメタルm1と異なる金属材料m2で構成された場合、コンタクト接続部において、M2(Cu)/バリアメタルm1/ビアm2/バリアメタルm1/M1(Cu)という多数の異種金属界面が存在することになり、コンタクト抵抗が大きくなる。
そこで、図3(B)に示すように、バリアメタルの一方とビア層の金属材料を同じにして異種金属の界面数を減らし、コンタクト抵抗の上昇を抑制することが考えられる。しかし、ビア層V1の他方の側はm1/m2という異なる金属で接するため、結局は図1(B)と同じ状態になり、熱による引っ張り応力が働いた場合に図3(C)のようにビア部の抜け断線310が発生してしまう。
本発明は、コンタクト抵抗の上昇を回避し、引っ張り応力によるストレス断線を防止することのできるコンタクト構造を有する配線回路基板とその製造方法を提供することを課題とする。
上記課題を解決するために、本発明の第1の側面では、配線回路基板は、第1配線層、第2配線層、及び前記第1配線層と前記第2配線層を電気的に接続するコンタクト配線を有する配線回路基板であって、
前記コンタクト配線は、前記第1配線層のコンタクト面を被覆する第1被覆部と、前記第2配線層のコンタクト面を被覆する第2被覆部と、前記第1被覆部と前記第2被覆部の間に延びるプラグ部を有し、
前記第1被覆部、前記プラグ部、及び前記第2被覆部は、同一の導電性材料で一体的に形成された内部に界面のないコンタクト配線である。
本発明の第2の側面では、配線回路基板の製造方法を提供する。配線回路基板の製造方法は、
基板上に第1配線層を形成し、
前記第1配線層の表面を被覆する導電性の第1被覆膜を形成し、
前記第1配線層と前記基板の全面を覆う層間絶縁層を形成し、
前記層間絶縁層に開口を形成して、前記開口内に前記第1被覆膜を露出させ、
前記開口内に、前記第1被覆膜から連続して前記第1被覆膜と同一材料の導体膜を成長して前記層間絶縁層上に所定の量だけオーバーフローさせ、
前記層間絶縁層上に、前記オーバーフローした導体膜と電気的に接続する第2配線層を形成する、
工程を含む。
上記の構成および手法により、配線回路基板において、コンタクト抵抗の上昇を抑制し熱応力による断線を防止するコンタクト構造を実現することができる。
従来のSAP法で形成されるコンタクト接続部の問題点を説明するための図である。 従来のフォトビア法又はダマシン法で形成されるコンタクト接続部の問題点を説明するための図である。 本発明に至る過程で考案される構成を示す図である。 本発明に適用されるコンタクト接続部の基本構成を示す概略断面図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をSAP方式で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 図4のコンタクト構造を有する配線回路基板をダマシン法で形成する製造工程図である。 実施例の配線回路基板の断面構成図である。 図7のコンタクト構造を有する回路配線の検証用デイジーチェイン構造の模式図である。 実施例のコンタクト構造を有する回路配線と図1の従来のコンタクト構造を有する回路配線の不良発生率を比較したグラフである。
図4は、本発明の配線回路基板に適用されるコンタクト接続部の基本構成を示す概略断面図である。コンタクト構造1は、第1配線層5と、第2配線層7と、これらの配線層を電気的に接続するコンタクト配線(ビアプラグ)6とを含む。コンタクト配線6は、第1配線層5及び第2配線層7とは異なる金属材料で形成されており、その断面形状はI字型又は「エ」の形状をしている。
コンタクト配線6は、第1配線層5のコンタクト面(上部表面)を覆う第1被覆部6aと、第2配線層7のコンタクト面(底面)を覆う第2被覆部6cと、第1被覆部6aと第2被覆部6cの間に延びるプラグ部6bとを有し、これらは同一の導体材料で連続して一体的に形成されている。ここで「コンタクト面」とは、第1配線層5とコンタクト配線6が接触する面、及びコンタクト配線層6と第2配線層7が接触する面を指す。
コンタクト配線6の導体材料は、ビア部における選択成長が可能な(埋め込み可能な)材料であって、電気抵抗が比抵抗でCuの10倍よりも小さい材料である。コンタクト抵抗の上昇を抑制するという観点からは、比抵抗がCuに近いものが好ましい。そのような金属材料として、Au、Ag、Co、Ni、Co−W系合金、Ni−W系合金、Pt、Pd、Al等が挙げられる。ビア部での選択成長を無電界めっき法で行う場合は、Au、Ag、Co、Ni、Co−W系合金、Ni−W系合金、Pd等を用いるが、CVD法、PVD法、MOCVD法等によりAlを埋め込んでもよい。これらの金属材料の原子はプロセス温度で拡散し、断面I字形状のコンタクト配線6の内部に界面を残さない。一般に、界面を起点として応力がかかり断線が生じるが、第1被覆部6aと第2被覆部6cは、界面のない状態でプラグ部6bから連続して外側に張り出すフランジとなっているため、引っ張り応力に対するアンカー効果を発揮する。第1被覆部6aと第2被覆部6cはまた、第1配線層5及び第2配線層7の表面の酸化を防止し、配線材料が層間絶縁層(不図示)中に拡散することを防止するバリア層としても機能する。
コンタクト構造1の界面構成は、M1/m2/M2となる。異種金属の界面は、第1配線層5と第1被覆部6aの界面、及び第2配線層7と第2被覆部6cの界面の2つだけなので、全体としてコンタクト抵抗の上昇を抑制することができる。また、第1被覆部6aと第1配線層5の間の接触面積、及び第2被覆部6cと第2配線層7の間の接触面積を広くとることによって、異種金属間の界面を大きくしている。これにより、引っ張り応力が働いた場合でも、応力を分散させ、狭い接触面にボイドが集中することを回避することができる。その結果、コンタクト接続部での抜け断線を防止することができる。
<第1実施形態>
図5Aから図5Gは、図4のコンタクト構造を有する配線回路基板を、SPA法により作製する場合のプロセスフローである。まず、図5Aに示すように、基板11上の下地絶縁層12上に、密着バリア層とめっきシード層との積層膜13を介して、第1配線14を形成する。密着バリア層として、たとえばTiやTi化合物を全面にスパッタリングして成膜する。めっきシード層として、Ti密着バリア層上の全面にCuシード膜をスパッタリングにより成膜して、積層膜13を形成する。積層膜13の全面にレジスト膜(不図示)を塗布し、第1配線の形状に対応する開口を有するように露光、現像処理する。これにより所定の開口パターンを有するレジストマスク(不図示)が形成される。レジストマスクの開口内に、積層膜13のCuシード層が露出する。電界めっきにより、開口内に金属配線層、たとえばCu層を成長する。所定の高さまでCu層を成長させた後、レジスト膜を除去し、下地絶縁層12上の余分な積層膜(Cuシード層とTi密着バリア層)13をエッチング除去する。レジストマスクの開口幅とめっき成長膜厚は、あらかじめCuシード層のエッチング除去による減少を見込んだ値に設定しておくのが望ましい。これにより、第1配線層としてのCu配線層14が形成される。
次に、図5Bに示すように、Cu配線層14の露出した表面全体(側面及び上面)を覆う被覆膜15を形成する。被覆膜15の形成は、まず、Cu配線層14の露出した表面を硫酸水溶液等により酸洗浄して、Cu配線層14の表面を活性処理する。続いて、有機化合物を含む水溶液(イミダゾール系水溶液等)に浸漬して表面保護被膜(不図示)を形成し、その後所定のpH値のアルカリ洗浄液、たとえばpHが8.0〜10.0のKHO溶液でアルカリ洗浄して保護被膜を除去する。その後さらに、たとえばPdを含有する活性処理液に浸漬して、Cu配線層14の表面を活性化する。この一連の活性処理により、Cu配線層14の表面の不動態が破壊される。この状態で、無電界めっき法により、Cu配線層14の上面と側面に、Co系、Ni系等の被覆膜15を形成する。被覆膜15は、一例としてCoWP膜であり、この場合のCoの原子濃度は例えば95at%以上である。CoWP被覆膜15は、Cu配線層14の酸化・拡散を防止するメタルキャップとして機能するとともに、後述するコンタクト配線の一部となる。CoWP被覆膜15のうち、Cu配線層14の上面を覆う部分を便宜上、第1被覆部15と称する。
次に、図5Cに示すように、全面に層間絶縁層21を形成し、表面を平坦化してビアホール22を形成する。ビアホール22内に、Cu配線層14を被覆するCoWP被覆膜15の一部が露出する。層間絶縁層21は、たとえばフェノール系等の感光性の永久レジストであり、剥離せずにそのまま層間絶縁層21として用いる。
次に、図5Dに示すように、無電界めっき法により、ビアホール22内にCoWPをそのまま成長させ、オーバーフローさせる。これにより、プラグ部16と第2被覆部17が形成される。プラグ部16と第2被覆部17は、下地が同じCoWP膜15なので連続して成長し、間に界面は存在しない。オーバーフローの量は、無電界めっきの処理時間を制御することによって制御できる。具体的には、隣接のビアホール22からオーバーフローするCoWP膜(第2被覆膜)と接触せず、かつ、オーバーフローにより形成される第2被覆部17の膜厚が、上層に形成される第2配線層の膜厚の2〜15%、より好ましくは5〜10%になるように制御する。オーバーフローする膜厚の割合が2%以下だと、プラグ部16の引っ張り応力に起因する異種金属界面でのボイドの集中や抜け断線を十分に防止することができない。膜厚比が15%以上になると、ボイド集中や断線は十分に防止できるが、第2配線の電気特性への影響が大きくなる。一実施例では、後述するように、第2被覆部17の膜厚を上層の第2配線層の膜厚の10%となるように制御する。第1被覆部15、プラグ部16、第2被覆部17で、コンタクト配線20を構成する。このコンタクト配線20は全体がCoWPで構成され、内部に界面のない断面I字型(又はエの字型)の構成である。
次に、図5Eに示すように、第2被覆膜17と層間絶縁層21の全面を覆って、密着バリア層とめっきシード層を順次形成して積層膜29を形成する。密着/バリア層はたとえばTi又はTi化合物のスパッタ膜である。めっきシード層はたとえばCuシード層とする。積層膜29上に、レジスト膜31を形成し、所定の配線形状に対応する開口32を有するように露光及び現像処理してパターニングする。
次に、図5Fに示すように、開口32内に、電界めっきによりCu配線層33を成長する。Cu配線層33は、コンタクト配線20により下層の第配線層14に電気的に接続される第2配線層である。
次に、図5Fに示すように、レジスト膜31を除去し、層間絶縁層21上に残る余分な積層膜29を除去し、第2配線層33のみを残す。図5Bの工程と同様に、第2配線層33の上面及び側面を活性処理してから、無電界めっき法により第2配線層33の上面及び側面にCoWPの被覆膜35を形成する。これにより、断面形状がI字型(エの字型)の界面のないコンタクト配線20を含む回路配線が完成する。
<第2実施形態>
図6Aから図6Gは、図4のコンタクト構造を有する配線回路基板を、ダマシン法により作製する場合のプロセスフローである。まず、図6Aに示すように、基板11上の下地絶縁層12の全面に、層間絶縁層41を形成し、所定の配線形状を有する配線溝42を形成する。層間絶縁層41はたとえば感光性永久レジスト膜とし、露光及び現像により配線溝42を形成する。配線溝42の内壁と層間絶縁層41の表面の全面に、たとえばTi又はTi化合物により密着バリア層をスパッタリングし、次いでめっきシード層をスパッタリングして積層膜53を形成する。
次に、図6Bに示すように、開口42内をCu等の金属材料で埋め込んだ後、層間絶縁層41が露出するまで表面を研磨して平坦化する。これにより、開口42内にたとえばCuの埋め込み配線層54が形成される。その後、酸洗浄、有機水溶液への浸漬、アルカリ洗浄、活性処理液への浸漬という一連の活性処理を行い、Cu等の埋め込み配線層54の表面を活性化する。その後、無電界めっき法により、Cu配線層54上にCoWP被覆膜55を形成する。このCoWP被覆膜55は、Cu配線層54の酸化・拡散防止のためのキャップ層として機能するとともに、第1被覆膜55として、後述するコンタクト配線の一部となる。
次に、図6Cに示すように、全面に層間絶縁層51を形成し、第1被覆膜(CoWP被覆膜)55に到達するビアホール52を形成する。層間絶縁層51はたとえばフェノール系の感光性永久レジストであり、露光及び現像によりビアホール52を形成する。
次に、図6Dに示すように、無電界めっき法により、開口(ビアホール)52内にCoWP膜をそのまま成長させてオーバーフローさせる。CoWPのCo割合は95%以上である。この場合も、下地が第1被覆膜としてのCoWP膜55なので、連続して成長することができ、界面のない状態でプラグ部56と第2被覆部57を形成することができる。第2被覆部57の膜厚は、後述する工程で形成される第2配線層の膜厚の2〜15%、好ましくは5〜10%の厚さであり、無電界めっきの処理時間を制御してオーバーフロー量を調整する。第1被覆膜55、プラグ部56、及び第2被覆膜57で、内部に界面のない断面がI字形状のコンタクト配線60が形成される。
次に、図6Eに示すように、全面に層間絶縁層としてたとえば感光性永久レジスト膜61を塗布して、所定の形状の配線溝62を有するパターンを形成する。配線溝62の内壁及び絶縁層61の表面の全面を覆って、Ti又はTi化合物の密着バリア層とめっきシード層(たとえばCuシード層)の積層膜63を形成する。
次に、図6Fに示すように、電界めっきによりたとえばCu層64を成長する。
最後に、図6Gに示すように、Cu層64をCMPにより所定の膜厚まで研磨して平坦化する。これにより第2配線層65が形成される。第2配線層65は、断面形状I字型の界面のないコンタクト配線60により、下層の第1配線層54に電気的に接続される。
図7は、図5A〜図5GのSAP法により形成したコンタクト構造を含む配線回路基板70の断面構成図である。配線回路基板70は、層間絶縁層21を介して、下層の第1配線層14と、上層の第2配線層33を有する。第1配線層14は、膜厚2μm、配線幅2μmのCu配線層である。第2配線層も、膜厚2μm、配線幅2μmのCu配線層である。第1配線層14は、基板11上の下地絶縁層12上に、密着バリア層として膜厚20nmのTi膜13aを介して形成されており、第2配線層33と層間絶縁層21の間にも、膜厚20nmのTi密着バリア層が挿入されている。
第1配線層14と第2配線層33は、断面形状がI字形状のコンタクト配線20で電気的に接続されている。コンタクト配線20は、第1配線層14のコンタクト面(上面)を覆う第1被覆部15と、第2配線33のコンタクト面(底面)を覆う第2被覆部17と、第1被覆部15と第2被覆部17の間に延びるプラグ部16を有し、これらは同一材料で界面のない状態で一体的に形成されている。
具体的には、第1被覆部15は膜厚100nmのCoWP膜である。第1被覆部15は、第1配線層(下部Cu配線層)14の側面と上面を覆うCoWPバリア層15のうち、上面を覆う部分を便宜的に指し示すものである。プラグ部16と第2被覆部17は、第1被覆部15から同じ材料であるCoWPで連続成長している。プラグ部16の直径は5μm、高さは3μmである。第2被覆部17の膜厚は200nmである。この例では、CoWP無電界めっきのオーバーフロー量(200nm)は、第2配線層である上部Cu配線層33の膜厚(2μm)の10%になるように制御されているが、40nm〜300nm(第2配線層33の膜厚の2〜15%)の範囲で適宜設定することができる。第2被覆部17の膜厚をこの割合に設定することで、コンタクト配線20と第2配線層33との間のストレス断線を効果的に防止するとともに、第2配線層33の電気特性に対する影響を抑制することができる。
図8は、図7の実施例に基づいて作製した検証用のデイジーチェイン配線の模式図である。第1配線層(下部配線層)14はランド25においてコンタクト配線(ビアプラグ)20により第2配線層(上部配線層)33と電気的に接続される。実際の配線では、図7に示すように、第1配線層14の上面を覆う第1被覆部15と第2配線層33の底面を覆う第2被覆部17とプラグ部16が、同一材料(CoWP)で界面のない状態で一体的に形成されている。また第1配線14の全体がCoWP被覆膜15で覆われ、第2配線層33の上面及び側面もCoWP膜35で被覆されている。
一方、比較例として同じデイジーチェイン配線であるが、図1(B)のコンタクト構造を有する検証用の配線を作製した。比較例のデイジーチェイン配線も、下部配線(第1配線層)と上部配線(第2配線層)を膜厚2μm、配線幅2μmのCu配線とし、コンタクト配線としてのビアプラグの直径を5μm、高さを3μmとしたが、下部配線とビアプラグが同じ材料(Cu)で形成され、ビアプラグと上部Cu配線の間にTi密着バリア層が挿入されている点で、実施例の配線構成と異なる。
実施例と比較例のデイジーチェイン配線を有するサンプルをそれぞれ50個用意して、熱応力を加える信頼性試験を行った。各サンプルにおいて、1個のチェインに含まれるビアプラグの数は3000個とし、−55℃〜135℃のサーマルサイクルで1000サイクル繰り返した。その後、各サンプルの抵抗値を測定して、断線不良の発生の有無を確認した。
図9は、信頼性試験後の抵抗値測定による断線不良率を比較するグラフである。従来の図1(B)の構成では、1000回のサーマルサイクルを経た後では、不良発生率が30%近くまで達している。一方、実施例のコンタクト構造を有する検証用配線では、不良発生率が数パーセントにとどまる。このことから、実施形態の構成および製造方法を採用することで、断線不良発生率を大幅に低減できることが確認された。
本発明はSAP法とダマシン法のいずれにも適用可能であるが、ダマシン法を使用すると配線部分のスケールダウンが可能なので、LSI微細配線にも適用することができる。
なお、上述した実施例では、層間絶縁層に感光性永久レジストを用い、露光及び現像によりビアホールを形成したが、SiO2やLow−k膜のような無機絶縁膜を形成しドライエッチングによりビアホールを形成してもよい。また、密着バリア層とめっきシード層の形成はCVD法等、当業者が適宜なし得る成膜方法を用いることができる。余分なめっきシード層と密着バリア層の除去はウェットエッチングでもドライエッチングでもよい。また、上部配線と層間絶縁層の間に挿入される密着バリア層は、コンタクト配線(プラグ部及び第1、第2被覆部)と同じ材料で形成してもよい。第1配線層及び第2配線層は、Cu以外にもAu、Ag等適切な材料を用いることができる。また、PVD法等によりAlをダマシン溝に埋め込んで配線層としてもよい。前者の場合は、無電界めっき法により、Co―W系、Ni−W系、Pd等の材料で断面I字形状のコンタクト配線を形成することができる。後者の場合は、Au、Ag、Co−W系、Ni−W系、Pd等の材料で断面I字形状(又は「エ」の字型)のコンタクト配線を形成することができる。
ビア接続部と配線を有する配線回路基板に適用することができる。
1 コンタクト構造
6、20、60 コンタクト配線
5、14、54 第1配線層
6a、15、55 第1被覆膜
6b、16、56 プラグ部
6c、17、57 第2被覆部
7、33、65 第2配線層
11 半導体基板
12 下地絶縁層
13、29、53、63 めっきシード/密着バリアの積層膜
21、41,51,61 層間絶縁層

Claims (3)

  1. 基板上に第1配線層を形成し、
    前記第1配線層の表面を被覆する導電性の第1被覆膜を形成し、
    前記第1配線層と前記基板の全面を覆う層間絶縁層を形成し、
    前記層間絶縁層に開口を形成して、前記開口内に前記第1被覆膜を露出させ、
    前記開口内に、前記第1被覆膜から連続して前記第1被覆膜と同一材料の導体膜を成長して前記層間絶縁層上に所定の量だけオーバーフローさせ、
    前記層間絶縁層上に、前記オーバーフローした導体膜と電気的に接続する第2配線層を形成する、
    工程を含むことを特徴とする配線回路基板の製造方法。
  2. 前記オーバーフローする量は、前記層間絶縁層に形成された隣接する開口からオーバーフローする導体膜と接触せず、かつ前記オーバーフローする導体膜の膜厚が前記第2配線層の膜厚の2〜15%となるように制御されることを特徴とする請求項に記載の配線回路基板の製造方法。
  3. 前記導体膜は、前記第1被覆膜から無電界めっき法により成長することを特徴とする請求項に記載の配線回路基板の製造方法。
JP2010119851A 2010-05-25 2010-05-25 配線回路基板の製造方法 Expired - Fee Related JP5565095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010119851A JP5565095B2 (ja) 2010-05-25 2010-05-25 配線回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010119851A JP5565095B2 (ja) 2010-05-25 2010-05-25 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011249483A JP2011249483A (ja) 2011-12-08
JP5565095B2 true JP5565095B2 (ja) 2014-08-06

Family

ID=45414408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010119851A Expired - Fee Related JP5565095B2 (ja) 2010-05-25 2010-05-25 配線回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5565095B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743110B2 (ja) * 1990-05-17 1998-04-22 株式会社日立製作所 多層配線板の製造方法
JPH0582970A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 混成回路基板
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
JPH11330236A (ja) * 1998-05-12 1999-11-30 Matsushita Electron Corp 多層配線を有する電子装置及びその製造方法
JP2000332106A (ja) * 1999-05-19 2000-11-30 Sony Corp 半導体装置およびその製造方法
JP4122792B2 (ja) * 2002-02-15 2008-07-23 ソニー株式会社 半導体素子の製造方法
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP4369684B2 (ja) * 2003-05-26 2009-11-25 大日本印刷株式会社 多層配線基板およびその製造方法
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
JP2005183888A (ja) * 2003-12-24 2005-07-07 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011249483A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP6908090B2 (ja) 配線構造体
JP5686768B2 (ja) 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア
US20170110369A1 (en) Electronic device and method for producing same
US9263326B2 (en) Interconnection structure and method of forming the same
JP2006278551A (ja) 半導体装置及びその製造方法
JP3567377B2 (ja) 半導体集積回路装置の製造方法
JP6186780B2 (ja) 半導体装置およびその製造方法
JP2007208181A (ja) 金属配線の形成方法
TWI453806B (zh) Semiconductor device and method for manufacturing semiconductor device
JP5565095B2 (ja) 配線回路基板の製造方法
JP4906417B2 (ja) 半導体装置の製造方法
JP5942867B2 (ja) 半導体装置の製造方法
JP2007335578A (ja) 半導体装置及びその製造方法
JP2014135385A (ja) 配線構造、配線の形成方法及び再構築ウェーハ
JP5824808B2 (ja) 半導体装置及びその製造方法
KR101150605B1 (ko) 반도체 소자 및 그 제조 방법
JP6303400B2 (ja) 配線構造の製造方法及び配線構造
KR100478487B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5565095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees