JPH0582970A - 混成回路基板 - Google Patents
混成回路基板Info
- Publication number
- JPH0582970A JPH0582970A JP24311491A JP24311491A JPH0582970A JP H0582970 A JPH0582970 A JP H0582970A JP 24311491 A JP24311491 A JP 24311491A JP 24311491 A JP24311491 A JP 24311491A JP H0582970 A JPH0582970 A JP H0582970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- film
- films
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】厚膜・薄膜混成基板における薄膜多層回路の層
間接続導体部を低抵抗化及び接続の高信頼度化を図る。 【構成】選択電気めっき法により製造する銅配線を用い
た混成回路基板において、層間で接続した銅導体の界面
にある別種の金属膜の一部を除去し、銅導体と銅導体が
直接接続した構造。
間接続導体部を低抵抗化及び接続の高信頼度化を図る。 【構成】選択電気めっき法により製造する銅配線を用い
た混成回路基板において、層間で接続した銅導体の界面
にある別種の金属膜の一部を除去し、銅導体と銅導体が
直接接続した構造。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜・薄膜混成回路基
板に係り、特に、薄膜回路での配線の接続抵抗値が低い
基板に関する。
板に係り、特に、薄膜回路での配線の接続抵抗値が低い
基板に関する。
【０００２】
【従来の技術】薄膜回路を形成する一方法として、特開
昭57-50489号公報に示す選択電気めっき法がある。この
方法では、下の層の導体と上の層の導体を接続するに
は、上の層を形成する際に成膜しためっき下地膜である
導体材料とは異なる金属膜が介在する。この膜は通常薄
く、電気抵抗の上からは問題ないように考えられる。し
かし、この異種の金属膜を形成する際の下部導体の表面
状態や成膜条件により、導体と異種金属の間で抵抗が発
生したり、接着強度が不足したりする場合がある。ま
た、上の層の形成時に、下地膜を除去する際に異種金属
エッチング液でこの界面の異種金属の一部がエッチング
され、上述と同様の不具合が生じる。これは、その後の
薄膜形成時に発生する内部応力により、接続抵抗の増大
や断線を招く要因となる。
昭57-50489号公報に示す選択電気めっき法がある。この
方法では、下の層の導体と上の層の導体を接続するに
は、上の層を形成する際に成膜しためっき下地膜である
導体材料とは異なる金属膜が介在する。この膜は通常薄
く、電気抵抗の上からは問題ないように考えられる。し
かし、この異種の金属膜を形成する際の下部導体の表面
状態や成膜条件により、導体と異種金属の間で抵抗が発
生したり、接着強度が不足したりする場合がある。ま
た、上の層の形成時に、下地膜を除去する際に異種金属
エッチング液でこの界面の異種金属の一部がエッチング
され、上述と同様の不具合が生じる。これは、その後の
薄膜形成時に発生する内部応力により、接続抵抗の増大
や断線を招く要因となる。
【０００３】
【発明が解決しようとする課題】この様な状況下で、上
下層の導体の接続抵抗の低減及び接続信頼性の確保が必
要である。
下層の導体の接続抵抗の低減及び接続信頼性の確保が必
要である。
【０００４】
【課題を解決するための手段】この欠点を改善するた
め、上層の導体を電気めっきで形成する時に、下層の導
体と接続する部分にある異種金属膜をレーザ、原子ある
いはイオンを照射することまたはホトリソグラフィ技術
を用いた露光・現像方式により除去する。
め、上層の導体を電気めっきで形成する時に、下層の導
体と接続する部分にある異種金属膜をレーザ、原子ある
いはイオンを照射することまたはホトリソグラフィ技術
を用いた露光・現像方式により除去する。
【０００５】
【作用】導体間に介在した異種金属膜を除去することに
より、導体同士の接続が確保され、上下層の導体の接続
抵抗の低減及び接続信頼性が確保される。
より、導体同士の接続が確保され、上下層の導体の接続
抵抗の低減及び接続信頼性が確保される。
【０００６】
【実施例】以下、実施例により本発明を具体的に説明す
る。
る。
【０００７】＜実施例１（混成回路基板）＞図１は厚膜
基板１の表面に薄膜回路２と薄膜回路３とを形成した混
成回路基板の構造を示した断面図である。
基板１の表面に薄膜回路２と薄膜回路３とを形成した混
成回路基板の構造を示した断面図である。
【０００８】各層とも形成方法は同じであるので、第二
層目の形成方法を説明する。形成方法は下記の通りであ
る。
層目の形成方法を説明する。形成方法は下記の通りであ
る。
【０００９】（１）第一層の薄膜回路２の上にＣｒとＣ
ｕの膜をスパッタ法を用いて成膜し、めっきの下地膜を
形成する。
ｕの膜をスパッタ法を用いて成膜し、めっきの下地膜を
形成する。
【００１０】（２）この上にめっきレジスト膜として感
光性のホトレジスト膜を塗布する。
光性のホトレジスト膜を塗布する。
【００１１】（３）露光と現像によりめっきレジスト膜
をパターニングする。
をパターニングする。
【００１２】（４）上下層の導体配線が接続する部分１
０にＹＡＧレーザを照射して、ＣｕとＣｒを除去する。
０にＹＡＧレーザを照射して、ＣｕとＣｒを除去する。
【００１３】（５）めっき下地膜を負電極として、電気
めっきにより、銅配線９を形成する。
めっきにより、銅配線９を形成する。
【００１４】（６）めっきレジストを除去する。
【００１５】（７）銅配線９の間にあるめっき下地膜の
ＣｕとＣｒをエッチング除去する。
ＣｕとＣｒをエッチング除去する。
【００１６】（８）絶縁膜となるポリイミド材料をめっ
きレジストの代わりに充填する。
きレジストの代わりに充填する。
【００１７】以上の工程を繰り返すことにより、更に多
層化を実施する。
層化を実施する。
【００１８】Ｃｒ膜の除去にＹＡＧレーザを用いている
が、エキシマレーザでも可能であるし、ドライエッチ、
イオンミリング等でも実現できる。また、当然ながら、
ホトリソグラフィ技術を用いて、露光・現像でも実現で
きる。
が、エキシマレーザでも可能であるし、ドライエッチ、
イオンミリング等でも実現できる。また、当然ながら、
ホトリソグラフィ技術を用いて、露光・現像でも実現で
きる。
【００１９】また、めっきレジストを一層毎でなく、複
数層形成して、銅めっき配線を形成する場合にも、更に
その上に形成する薄膜回路形成で同方法を適用すること
もできる。また、めっき下地膜として、配線の銅と異な
る金属として、実施例では、Ｃｒのみを挙げたが、Ｔｉ
や他の金属でも適用可能である。
数層形成して、銅めっき配線を形成する場合にも、更に
その上に形成する薄膜回路形成で同方法を適用すること
もできる。また、めっき下地膜として、配線の銅と異な
る金属として、実施例では、Ｃｒのみを挙げたが、Ｔｉ
や他の金属でも適用可能である。
【００２０】
【発明の効果】本発明によれば、 （１）導体間に異種金属膜が介在しないため、導体同士
の接続が確保され、上下層の導体の接続抵抗が低い。
の接続が確保され、上下層の導体の接続抵抗が低い。
【００２１】（２）導体間に異種金属膜が介在しないた
め、銅導体のみで配線が形成され、接続信頼性が確保さ
れる。
め、銅導体のみで配線が形成され、接続信頼性が確保さ
れる。
【００２２】（３）抵抗値及び接続の不良が低減するた
め、基板の製造歩留りを向上することができる。
め、基板の製造歩留りを向上することができる。
【図１】厚膜基板の表面に薄膜配線回路を形成した本発
明の一実施例の混成回路基板の断面図。
明の一実施例の混成回路基板の断面図。
１…厚膜基板、２…第一層目の薄膜回路、３…第二層目
の薄膜回路、４…厚膜導体、５…銅薄膜（第一層）、６
…電気めっき銅（第一層）、７…Ｃｒ薄膜、８…銅薄膜
（第二層）、９…電気めっき銅（第二層）、１０…上下
層導体接続部。
の薄膜回路、４…厚膜導体、５…銅薄膜（第一層）、６
…電気めっき銅（第一層）、７…Ｃｒ薄膜、８…銅薄膜
（第二層）、９…電気めっき銅（第二層）、１０…上下
層導体接続部。
Claims (1)
- 【請求項１】選択電気めっき法により製造する銅配線を
用いた混成回路基板において、 層間で接続した銅導体の界面にある別種の金属膜の一部
を除去し、銅導体と銅導体が直接接続した構造をとるこ
とを特徴とする厚膜・薄膜混成回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24311491A JPH0582970A (ja) | 1991-09-24 | 1991-09-24 | 混成回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24311491A JPH0582970A (ja) | 1991-09-24 | 1991-09-24 | 混成回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582970A true JPH0582970A (ja) | 1993-04-02 |
Family
ID=17099009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24311491A Pending JPH0582970A (ja) | 1991-09-24 | 1991-09-24 | 混成回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582970A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731547A (en) * | 1996-02-20 | 1998-03-24 | International Business Machines Corporation | Circuitized substrate with material containment means and method of making same |
| JP2011249483A (ja) * | 2010-05-25 | 2011-12-08 | Fujitsu Ltd | 配線回路基板及びその製造方法 |
| CN111210988A (zh) * | 2014-11-28 | 2020-05-29 | Tdk株式会社 | 线圈部件及其制造方法 |
-
1991
- 1991-09-24 JP JP24311491A patent/JPH0582970A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731547A (en) * | 1996-02-20 | 1998-03-24 | International Business Machines Corporation | Circuitized substrate with material containment means and method of making same |
| JP2011249483A (ja) * | 2010-05-25 | 2011-12-08 | Fujitsu Ltd | 配線回路基板及びその製造方法 |
| CN111210988A (zh) * | 2014-11-28 | 2020-05-29 | Tdk株式会社 | 线圈部件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3771867B2 (ja) | 同一平面回路フィーチャを有する構造およびその製法 | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| US4054484A (en) | Method of forming crossover connections | |
| EP0362161B1 (en) | Method of manufacturing a substrate for microwave integrated circuits | |
| JPH08307028A (ja) | 回路カード及びその製造方法 | |
| US20080302564A1 (en) | Circuit assembly including a metal core substrate and process for preparing the same | |
| JPH11298104A (ja) | 半導体搭載用回路基板 | |
| JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
| US6057027A (en) | Method of making peripheral low inductance interconnects with reduced contamination | |
| KR20000047626A (ko) | 반도체 장치의 제조 방법 | |
| JPH0582970A (ja) | 混成回路基板 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2004103911A (ja) | 配線形成方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JPH09116255A (ja) | 回路パターンの形成方法 | |
| JPH03245593A (ja) | プリント配線板の製造方法 | |
| JPH1187886A (ja) | プリント配線板の製造方法 | |
| JPH118249A (ja) | 配線の製法 | |
| JPH10335826A (ja) | 多層配線回路基板及びその製造方法 | |
| JPH0481877B2 (ja) | ||
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPH0745950A (ja) | 薄膜多層回路基板 |